JPS62108619A - デイジタル信号位相同期回路 - Google Patents
デイジタル信号位相同期回路Info
- Publication number
- JPS62108619A JPS62108619A JP60247051A JP24705185A JPS62108619A JP S62108619 A JPS62108619 A JP S62108619A JP 60247051 A JP60247051 A JP 60247051A JP 24705185 A JP24705185 A JP 24705185A JP S62108619 A JPS62108619 A JP S62108619A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- pull
- frequency division
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野Ｊ
本発明はディジタル信号位相同期回路に係９、特に、デ
ィジタル電話機等の装置の高速化を図るのに好適なディ
ジタル信号位相同期回路に関する。
ィジタル電話機等の装置の高速化を図るのに好適なディ
ジタル信号位相同期回路に関する。
従来のディジタル信号位相同期回路は、例えば特開昭ｄ
Ｏ−７０２！＄４５号公報に記載のように、位相比較器
とループフィルタと周波数分周器をループ状に接続し、
入力信号を位相比較器に入力し、発振器からの出力パル
スを周波数分周器に入力し、周波数分周器の出力を出力
パルスとしている。そして、ループフィルタの出力によ
シ周波数分周器の分局比ＮをＮ＋１またはＮ−ＩＫ変え
て位相同期を行なっている。
Ｏ−７０２！＄４５号公報に記載のように、位相比較器
とループフィルタと周波数分周器をループ状に接続し、
入力信号を位相比較器に入力し、発振器からの出力パル
スを周波数分周器に入力し、周波数分周器の出力を出力
パルスとしている。そして、ループフィルタの出力によ
シ周波数分周器の分局比ＮをＮ＋１またはＮ−ＩＫ変え
て位相同期を行なっている。
斯かるディジタル信号位相同期回路は、ループフィルタ
の段数をＭとすると、１回の位相比較による位相修正蓋
ΔがΔ＝２π／（ＮＸＭ）であるため、初期位相が最悪
値としてπだけずれていた時には、位相引込みまでに′
ｒ／Δ＝ Ｎ Ｘ Ｍ／２回の位相比較が必要で、位相
引込みまでに時間ががかっている。つマ夛、高速機器に
使用するのに不向きであるという不都合がある。
の段数をＭとすると、１回の位相比較による位相修正蓋
ΔがΔ＝２π／（ＮＸＭ）であるため、初期位相が最悪
値としてπだけずれていた時には、位相引込みまでに′
ｒ／Δ＝ Ｎ Ｘ Ｍ／２回の位相比較が必要で、位相
引込みまでに時間ががかっている。つマ夛、高速機器に
使用するのに不向きであるという不都合がある。
〔発明の目的）
本発明の目的は、上記の欠点を取り除き、引き込み時間
の早バディジタル信号位相同期回路を提供することにあ
る。
の早バディジタル信号位相同期回路を提供することにあ
る。
〔発明の概要Ｊ
上記目的を達成するため、本発明では、位相引込みの初
期動作においては位相修正幅を大きくして引込み時間を
早くし、位相引込み後は位相修正幅を元のΔに戻して位
相ジッタ等の他の性能を保持するようにする。そこで、
ループフィルタと分周比可変周波数分周器との間に分周
比可変幅切替器を設け、位相引込み検出器で位相比較器
の出力が切シ替ったことを検出して前記分周比可変幅切
替器を切替える構成とする。
期動作においては位相修正幅を大きくして引込み時間を
早くし、位相引込み後は位相修正幅を元のΔに戻して位
相ジッタ等の他の性能を保持するようにする。そこで、
ループフィルタと分周比可変周波数分周器との間に分周
比可変幅切替器を設け、位相引込み検出器で位相比較器
の出力が切シ替ったことを検出して前記分周比可変幅切
替器を切替える構成とする。
以下、本発明の一実施例を図面を参照して説明する。
図は、ディジタル信号位相同期回路のブロック図である
０図において、位相比較器１の出力はアップダウンカウ
ンタで構成したループフィルタ２に入力し、ループフィ
ルタ２の出力は分周比可変幅セレクタ３に入力する。こ
の分周比可変幅セレクタ３は、１＝１とｉ ＝ ｎ （
ｎ ： ２〜Ｎ／４ Ｏ整数）のうちｈずれか一方を選
択できる。分周比可変幅セレクタ５け分周する分周比可
変分周器４（通常の分局比は１／Ｎ ） Ｋ接続され、
この分周する分周比可変分周器４に発振器６からのパル
スが入力する。位相比較器１の出力は位相引込み検出器
５にも入力し、位相引込み検出器５け位相比較器１の出
力によって前記分周比可変幅セレクタ５を切替えるよう
になっている。そして、分周比可変分周器４の出力が本
構成のディジタル位相同期引込の出力になると共に、位
相比較器１に戻され、入力信号ＩＮと位相比較される。
０図において、位相比較器１の出力はアップダウンカウ
ンタで構成したループフィルタ２に入力し、ループフィ
ルタ２の出力は分周比可変幅セレクタ３に入力する。こ
の分周比可変幅セレクタ３は、１＝１とｉ ＝ ｎ （
ｎ ： ２〜Ｎ／４ Ｏ整数）のうちｈずれか一方を選
択できる。分周比可変幅セレクタ５け分周する分周比可
変分周器４（通常の分局比は１／Ｎ ） Ｋ接続され、
この分周する分周比可変分周器４に発振器６からのパル
スが入力する。位相比較器１の出力は位相引込み検出器
５にも入力し、位相引込み検出器５け位相比較器１の出
力によって前記分周比可変幅セレクタ５を切替えるよう
になっている。そして、分周比可変分周器４の出力が本
構成のディジタル位相同期引込の出力になると共に、位
相比較器１に戻され、入力信号ＩＮと位相比較される。
分周比可変幅セレクタ３け、初期時にはｉ＝ｎが選択さ
れており、ループフィルタ２の出力によって、分周器４
け、Ｎ分周を（Ｎ十ｎ）分周又は（Ｎ−ｎ）分局とする
ことにより位相修正する。
れており、ループフィルタ２の出力によって、分周器４
け、Ｎ分周を（Ｎ十ｎ）分周又は（Ｎ−ｎ）分局とする
ことにより位相修正する。
この時の位相修正幅は、クロックのｎパル２分であるた
め ２ｇ×骨である。ループフィルタ２の段数を十Ｍと
した時、最小でＭ回の位相比較後にアップダウンカウン
タにあぶれが生じてループフィルタ２に出力が出て、１
回の位相修正が行なわれる。この為、１回の位相比較に
よる位相修正量ｔｘｎ は］ｉ−となる。これは、従来のΔ＝ ｉ−Ｍのｎ倍に
相当する。すなわち、従来よりｎ倍の速度で位相を引込
むことができる。
め ２ｇ×骨である。ループフィルタ２の段数を十Ｍと
した時、最小でＭ回の位相比較後にアップダウンカウン
タにあぶれが生じてループフィルタ２に出力が出て、１
回の位相修正が行なわれる。この為、１回の位相比較に
よる位相修正量ｔｘｎ は］ｉ−となる。これは、従来のΔ＝ ｉ−Ｍのｎ倍に
相当する。すなわち、従来よりｎ倍の速度で位相を引込
むことができる。
位相引込み後は、位相比較器１の出力が位相遅れから位
相進みに、又はその逆に切シ替わるので、この出力切替
わ９を検出器５により検出して、セレクタ３の可変幅ｉ
＝ｎを１＝１に変える。この結果、分局比ＮはＮ＋１ま
たはＮ−ｌに制御され、位相同期引込み後のジッタ等の
性能が従来と同等に保持される。
相進みに、又はその逆に切シ替わるので、この出力切替
わ９を検出器５により検出して、セレクタ３の可変幅ｉ
＝ｎを１＝１に変える。この結果、分局比ＮはＮ＋１ま
たはＮ−ｌに制御され、位相同期引込み後のジッタ等の
性能が従来と同等に保持される。
〔発明の効果」
本発明によれば、引き込み時間を従来よｐｎ分の１に短
縮でき、しかも、他の性能が従来と同等のディジタル信
号位相同期回路を得ることができる。
縮でき、しかも、他の性能が従来と同等のディジタル信
号位相同期回路を得ることができる。
図は、本発明の一実施例に係るディジタル信号位相同期
回路のブロック図である。 １・・位相比較器、 ２・・・ループフィルタ、３・
・・分周比可変幅セレクタ、 ４・・・分周する分周比可変分周器、
回路のブロック図である。 １・・位相比較器、 ２・・・ループフィルタ、３・
・・分周比可変幅セレクタ、 ４・・・分周する分周比可変分周器、
Claims (1)
- 出力信号と入力信号の位相を比較する位相比較器と、発
振器の出力を分周する分周比可変分周器と、前記位相比
較器と前記分周比可変分周器との間に設けたループフィ
ルタ及び分周比可変幅セレクタと、前記位相比較器の出
力切替りを検出して前記分周比可変幅セレクタを切替え
る位相引込み検出器から成るディジタル信号位相同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247051A JPS62108619A (ja) | 1985-11-06 | 1985-11-06 | デイジタル信号位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247051A JPS62108619A (ja) | 1985-11-06 | 1985-11-06 | デイジタル信号位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62108619A true JPS62108619A (ja) | 1987-05-19 |
Family
ID=17157681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60247051A Pending JPS62108619A (ja) | 1985-11-06 | 1985-11-06 | デイジタル信号位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62108619A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232219A (ja) * | 1986-04-01 | 1987-10-12 | Sanyo Electric Co Ltd | デジタル位相同期回路 |
-
1985
- 1985-11-06 JP JP60247051A patent/JPS62108619A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232219A (ja) * | 1986-04-01 | 1987-10-12 | Sanyo Electric Co Ltd | デジタル位相同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633194A (en) | Digital frequency divider suitable for a frequency synthesizer | |
| US4574243A (en) | Multiple frequency digital phase locked loop | |
| US3852681A (en) | Variable frequency oscillator systems | |
| US4668917A (en) | Phase comparator for use with a digital phase locked loop or other phase sensitive device | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| JPS5957530A (ja) | 位相同期回路 | |
| CA1045688A (en) | Adaptive synchronization system | |
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| JPS62108619A (ja) | デイジタル信号位相同期回路 | |
| EP0490178A1 (en) | Lock detector for a digital phase locked loop | |
| JPS59143444A (ja) | デイジタルフエ−ズロツクドル−プ回路 | |
| US6058151A (en) | Digital phase shift phase-locked loop for data and clock recovery | |
| GB2288086A (en) | Digital phase-locked loop using a numerically-controlled oscillator | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPH05227017A (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| RU2167493C1 (ru) | Устройство синхронизации | |
| JPH01228325A (ja) | ディジタル位相周期ループ回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP2994021B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| SU1259507A1 (ru) | Частотный манипул тор | |
| JPH02272914A (ja) | Ｐｌｌ周波数シンセサイザの引き込み方法 | |
| JPS6011853B2 (ja) | 位相同期回路 | |
| JPH0323718A (ja) | 位相同期ループ回路 |