JPH01228325A - ディジタル位相周期ループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　要 ディジタル的に位相の補正を行うディジタル位相同期ル
ープ回路に関し、 固定周波数信号を変化させずに位相補正時の位相変化ス
テップを小さくすることを目的とし、入力信号と出力信
号の位相を位相比較器により比較して、その両者間の位
相が相違するときは分周器により補正するディジタル位
相同期ループ回路において、分周器の動作クロックであ
る固定周波数信号の位相を反転させる位相反転回路と、
位相進み又は位相遅れに応じて分周器と位相反転回路へ
制御信号を送出する制御回路とを設け、位相進み又は位
相遅れ時に固定周波数信号の位相を反転させることによ
り位相補正の位相変化ステップを固定周波数信号の１／
２周期とするように構成する。

産業上の利用分野 本発明はディジタル的に位相の補正を行うディジタル位
相同期ループ回路に関する。

位相同期ループ回路の応用分野としては、テレビの同期
信号発生回路、カラー処理回路や、衛星放送の音声復調
、ＦＭ検波等があり、幅広く利用されている。また、位
相同期ループ回路は、大別するとアナログ形と信号の処
理方法をディジタル化したディジタル形に分けられ、デ
ィジタル位相同期ループ回路はアナログ形に対して動作
の安定性、信頼性を向上させたものであり、主に宇宙通
信やディジタル通信分野で利用されている。

ディジタル位相同期ループ回路では、固定周波数発振器
の出力にパルスの挿入や削除を行って周波数を変化させ
たり、分周器の分周比を変化させたりして信号の同期を
計るようにしている。このように、′位相の補正がディ
ジタル的に行われるため、位相同期ループの用途によっ
ては位相補正時の位相変化ステップを効率良く小さくで
きるディジタル位相同期ループ回路が要望されている。

従ＩＬ艮昼 第４図は従来のディジタル位相同期ループ回路のブロッ
ク図を示している。

１０は位相比較器、１９は制御回路、１１は分周器（デ
ィジタルＶＣＯ＞である。分周器１１の動作クロックで
ある固定周波数信号の周波数ｆ。は−殻内に、ｆ　シ２
Ｎｆ、ｏ（Ｎは２以上の整数、ｆ、は入力信号の周波数
）である。

ｎ 入力信号の周波数ｆ、と出力信号の周波数ｆ。。

ｎ １は位相比較器１０により、位相の前後関係を１周期毎
に比較され、その比較結果は、位相比較器１０から制御
回路１９へ位相進み出力又は位相遅れ出力として送出さ
れる。制御回路１９は、位相比較器１０からの位相進み
出力又は位相遅れ出力に応じて、制御信号を分周器１１
へ送出する。そして、分周器１１は、制御信号の指示に
より出力しようとしている信号の位相をディジタル的に
補正する。補正された出力信号は、再度、位相比較器１
０にて入力信号と位相比較されるというぐあいに、この
ような一連の動作を繰返し行うことにより、入力信号と
出力信号の同期が確立して周波数ｆ、とｆ　　は等しく
なる。

＋ｎ　　　ｏｕｔ また、第５図は従来の制御回路と分周器の構成図、第６
図は従来例のタイミングチャートを示しており、以下そ
の構成と動作について説明する。

制御回路１９は、計数回路２０と分周比制御回路２１か
ら構成され、分周器１１は分周回路１２と２分周回路１
３から構成されている。計数回路２０は、ＯＲ回路３１
．３２、ｋ段シフトレジスタ２８．３０及びｍ段シフト
レジスタ２９により構成され、位相比較器１０が出力し
た位相進み出力又は位相遅れ出力の信号を数えて、その
回数があらかじめ定められた回数に達すると位相進み信
号又は位相遅れ信号として分周比制御回路２１へ送出す
る。分周比制御回路２１は、位相進み信号又は位相遅れ
信号に応じて分周比を設定し、その設定した分周比を制
御信号として分周回路１２へ送出する。分周回路１２は
、プリセット端子を備えたカウンタにて構成し、分周比
がＮのときは、入力されたクロックをＮカウントすると
同時にＮ分周出力を出力する（第６図、ａ点参照）。

２分周回路１３は、フリップフロップにより構成されて
いる。尚、分周回路１２．２分周回路１３は、動作クロ
ックの立ち上がりで動作するようになっている。

位相比較器１０からの位相進み出力は、ｋ段シフトレジ
スタ２８へ送出されると共に、ＯＲ回路３１を介してｍ
段シフトレジスタ２９へ送出される。位相遅れ出力はに
段シフトレジスタ３０へ送出されると共に、ＯＲ回路３
１を介してｍ段シフトレジスタ２９へ送出される。ここ
で、ｋ段シフトレジスタ２８．３０とｍ段シフトレジス
タ２９のに１ｍの値は、ｋ＜ｍ≦２に−２の関係にある
整数である。これにより、位相進み又は位相遅れかに回
発生すると、位相進み信号又は位相遅れ信号として分周
比制御回路２１へ送出される。これと同時に、ＯＲ回路
３２からレジスタクリア信号が発生し、ｋ段シフトレジ
スタ２８．３０、ｍ段シフトレジスタ２９はクリアされ
る。また、位相進み又は位相遅れかに回発生する前に位
相進みと位相遅れの和がｍ回に達すると、ＯＲ回路３２
がらレジスタクリア信号が発生し、ｋ段シフトレジスタ
２８．３０．ｍ段シフトレジスタ２９はクリアされる。

位相進み信号、位相遅れ信号のいずれも発生していない
時、分周比υＪｌ！１回路２１は、分周回路１２側へ固
定周波数信号の周波数ｆＣを２Ｎ分周するように制御信
号を送出する。これにより、分周回路１２は、固定周波
数信号の周波数で。をＮ分周し、このＮ分周された信号
を、さらに２分周回路１３にて２分周して出力信号とす
る。２分周回路１３は出力信号ｆｃのデユーティ比を５
０％にしている。

位相進み信号が、分周比制御回路２１に入力されると、
分周比制御回路２１は、分周回路１２側へ２（Ｎ＋１）
分周するように制御信号を送出することにより、出力信
号の位相は２π／Ｎ（ｒａｄ）遅れるようになる（第６
図、ｂ点参照）。また位相遅れ信号の時は、２（Ｎ−１
）分周するように制御信号を送出するため、出力信号の
位相は、２ｙｒ／Ｎ　（ｒａｄ）進むことになる（第６
図、０点参照）。

このように、分周比制御回路２１に位相進み信号又は位
相遅れ信号が入力されると、出力信号に対して２π／Ｎ
　（ｒａｄ）の位相操作が行われ、その位相補正時の位
相変化ステップは固定周波数信号の１周期となる。

発明が解決しようとする課題 しかし、上述したような従来のディジタル位相同期ルー
プ回路では、位相補正時の位相変化ステップが出力信号
に対して２π／Ｎとなる。そこで、位相変化ステップを
さらに小さくしようする場合、分周回路の分周比Ｎをさ
らに大きくする必要があるが、固定周波数信号の周波数
ｆ、は、ｆｏシ２Ｎｆ、、であり、分周比Ｎを大きくし
た場合は、固定周波数信号の周波数ｆ。も高くなり、相
当に高い周波数の固定周波数信号器が必要となる。ある
いは、分周回路に使用しているカウンタ等の素子の動作
速度の制限を越えてしまう場合がある。このように、分
周比Ｎを大きくして位相変化ステップを小さくするには
、物理的な限界があるという問題があった。

本発明はこのような点に鑑みなされたものであり、その
目的とするところは、固定周波数信号を変化させずに位
相補正時の位相変化ステップを小さくするディジタル位
相同期ループ回路を提供することである。

課題を解決するための手段 第１図は本発明の原理ブロック図を示す。

入力信号と出力信号の位相を位相比較器１０により比較
して、その両者間の位相が相違するときは分周器１１に
より補正するディジタル位相同期ループ回路において、
分周器１１の動作クロックである固定周波数信号の位相
を反転させる位相反転回路１４と、位相進み又は位相遅
れに応じて分周器１１と位相反転回路１４へ制御信号を
送出する制御回路１８とを設ける。

この構成により、位相進み又は位相遅れ時に固定周波数
信号の位相を反転させることにより、位相補正の位相変
化ステップが固定周波数信号の１／２周期となるように
する。

作　　　用 入力信号と出力信号の位相が位相比較器１０にて比較さ
れ、その結果として位相進み出力又は位相遅れ出力が制
御回路１８へ送出される。固定周波数信号は、バッファ
２６、インバータバッフ？２７を介して位相反転回路１
４へ送出されており、その位相は位相反転回路１４にて
選択される。そして、制御回路１８は、位相進み又は位
相遅れに応じて分周比を設定し、これを分周器１１へ送
出する。これと同時に、位相反転回路１４へも制御゛信
号を送出して、分周器１１に送りこまれでいる固定周波
数信号の位相を位相反転回路１４により反転させる。

分周器１１が取り込む固定周波数信号は、１／２周期進
み又は遅れとなり、見掛は上、分周器１１内の分周比又
は固定周波数信号を２倍したのと同様となる。

実　　施　　例 以下本発明のディジタル位相同期ループ回路を図面に示
す実施例に基づいて詳細に説明することにする。

第２図は本発明によるディジタル位相同期ループ回路の
一実施例図を示している。

本実施例の説明において、第４図、及び第５図と同一構
成部分については同一符号を付して説明する。

１０は位相比較器、１１は分周器で分周回路１２と２分
周回路１３により構成され、１４は位相反転回路でＡＮ
Ｄ回路１５．１６とＯＲ回路１７により構成されている
。１８は制御回路で、計数回路２０、分周比制御回路２
１、排他的論理和回路（以下ＥＸ−ＯＲ回路と称す）２
２、ＡＮＤ回路２３、及びＪＫフリップ７０ツブ２４に
より構成されている。２５は分周器１１の動作クロック
である固定周波数信号を発信する固定周波数発振器、２
６はバッファ、２７はインバータバッファである。

位相比較器１０は入力信号と出力信号の位相を比較し、
計数回路２０は位相進み又は位相遅れの回数を数えてあ
らかじめ定めた回数に達すると、位相進み信号又は位相
遅れ信号を分周比制御回路２１とＥＸ−ＯＲ回路２２へ
送出する。分周比制御回路２１は位相進み信号又は位相
遅れ信号に応じて分周比を設定し、ＪＫフリップフロッ
プ２４は位相反転回路１４から出力されているクロック
信号の位相を反転させるための制御信号を送出している
。分周回路１２はプリセット端子を備えたカウンタにて
構成し、分周比制御回路２１からの制御信号はこのプリ
セット端子へ入力されて分周比を可変できるようにして
いる。また入力クロックを分周比の数だけカウントする
と分周出力パルスを出力するようになっている。２分周
回路１３はノリツブフロツブ回路により構成されている
。

第３図は、第２図の実施例によるタイミングチャートを
示しており、以下第３図のタイミングチャートを参照し
て第２図の実施例の動作について説明する。

分周回路１２．２分周回路１３及びＪＫフリップフロッ
プ２４は、動作りＯツクの立ち上がりで動作するように
なっている。

ＪＫフリップフロップ２４の出力が、Ｑ−１（ローレベ
ル）、Ｑ＝Ｈ（ハイレベル）の状態にあるとすると、分
周器１１の動作クロックは固定周波数発振器２５が発振
している固定周波数信号と位相が等しい。また、定常時
の分周回路１２の分局比Ｎを例えば８に設定すると、分
周出力パルスは、分周回路１２にてりＯツクを８カウン
ト（リセットの０を含む）した時にＨになる。

分周出力パルスが出力されているとき、位相進み信号が
Ｈになっていると、分周比制御回路２１は分周比Ｎとし
て９を分周回路１２へ送出して、次の動作クロックの立
ち上がりエツジ（第３図、ａ点参照）で分周回路１２の
分周比が９に設定される。これと同時に、位相進み信号
はＥＸ−ＯＲ回路２２を介し、ＡＮＤ回路２３へ送出さ
れて、ＡＮＤ回路２３の出力がＨになる。この時に動作
クロックの信号がクロック端子に入力されると、ＪＫフ
リップフロップ２４のＪ、に端子共にＨになり、出力Ｑ
、Ｑが反転する。これにより、位相反転回路１４で動作
クロックの位相が反転して（第３図ａ点のクロック参照
）、次の動作クロックでの立ち上がりのときπ（ｒａｄ
）進むことになる。なお、動作クロックの位相が反転す
る時の立ち上がりで、２分周回路１３の出力レベルも切
り換わる。

分周比Ｎが９に設定されているため、次の分周出力パル
スは、９カウント目をカウントする時に出力される。そ
して、次の分周比が設定されるタイミング（ｂ点）まで
の実際の分周比は、８．５となる。２分周回路１３の出
力レベルは、ｂ点の動作クロックの立ち上がりで切り換
わる。

位相遅れ信号が出力されている時は、分周比制御回路２
１は分周比Ｎとして８を出力する。そして、位相進み時
と同様の動作で位相が反転し、動作クロックの位相がπ
（ｒａｄ）進む。またこのときの分周比は８であるため
、分周出力パルスが立ち上がった後の最初の動作クロッ
クで（第３図、０点参照）、分周回路１２に分周比Ｎ＝
８が設定されて、次に分周比が設定されるまでの間の実
際の分周比は７．５となる。

本実施例は、以上のように動作することにより、分周器
１１に入力される固定周波数信号は、位相進み時に１７
分周、位相遅れ時に１５分周、定常時に１６分周される
ことになる。従来例では、出力信号の位相を分周器１１
により、固定周波数信号の１周期のステップで制御して
いたのに対し、本実施例では、固定周波数信号の１／２
周期、つまり２π／１６（ｒａｄ）のステップで制御で
きる。

発明の効果 本発明のディジタル位相同期ループ回路は、以上詳述し
たように構成したので、固定周波数信号の周波数を変化
させずに、位相補正時の位相変化ステップを従来の１／
２に小さくすることができる。このため、固定周波数発
振器の発揚周波数を高くすることなく、あるいは分周器
の構成素子の動作速度要求を上げることなく、位相変化
ステップを小さくして使用できるため、ディジタル位相
同期ループ回路の適用周波数範囲が拡大されるという効
果を奏する。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明によるディジタル位相同期ループ回路の
一実施例図、 第３図は第２図の実施例によるタイミングチャート、 第４図は従来のディジタル位相同期ループ回路の回路図
、 第５図は従来の制御回路と分周回路の構成図、第６図は
従来例によるタイミングチャートを示している。 １０・・・位相比較器、 １１・・・分周器、 １２・・・分周回路、 １３・・・２分周回路、 １４・・・位相反転回路、 １５．１６．２３・・・ＡＮＤ回路、 １７．３１．３２・・・ＯＲ回路、 １８．１９・・・制御回路、 ２０・・・計数回路、 ２１・・・分周比制御回路、 ２２　・Ｅ　Ｘ　−ＯＲ回路、 ２４・・・ＪＫフリップフロップ、 ２５・・・固定周波数発振器、 ２６・・・バッファ、 ２７・・・インバータバッフ？、 ２８．３０・・・ｋ段シフトレジスタ、２９・・・ｍ段
シフトレジスタ。 イ疋来ｆ）丁イシ゛タル佳ネ＠門莢月ルーフ゛匝ＩＷ、
ｌのフ゛ロブク圓第４図

Claims (1)

1. 【特許請求の範囲】 入力信号と出力信号の位相を位相比較器（１０）により
   比較して、その両者間の位相が相違するときは分周器（
   １１）により補正するディジタル位相同期ループ回路に
   おいて、 分周器（１１）の動作クロックである固定周波数信号の
   位相を反転させる位相反転回路（１４）と、位相進み又
   は位相遅れに応じて分周器（１１）と位相反転回路（１
   ４）へ制御信号を送出する制御回路（１８）とを設け、 位相進み又は位相遅れ時に固定周波数信号の位相を反転
   させることにより位相補正の位相変化ステップを固定周
   波数信号の１／２周期としたことを特徴とするディジタ
   ル位相同期ループ回路。