JPS62105474A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば７クテイプマトリツクス駆動方式の
液晶表示装置などにおいて、各画素毎のスイッチング手
段として好適に用いられる薄膜トランジスタなどの半導
体装置に関する。

背景技術 近年、液晶表示装置の大面積化が進み、これまでの時分
割駆動方式に替えて、スイッチング素子を利用したいわ
ゆるアクティブマトリックス駆動方式が採用されている
。その結果、いわゆル液晶テレビジョン受信機などのよ
うに、数万画素を超える画素数を有する表示装置が可能
となっている。

このようなアクティブマトリックス駆動方式では、各画
素毎に、たとえばトランジスタなどのスイッチング素子
を形成する必要があり、特にたとえばツィステッドネマ
ティック型の液晶材料を利用するような透過型の表示装
置では、ガラスまたは溶融石英などの透明非晶質基板上
に、薄膜スイッチング手段を形成する必要がある。

従来では、このような薄膜スイッチング素子として薄膜
トランジスタを用いる場合、その活性層を形成する材料
として、酸素族化合物（カルコブナイド）、水素化非晶
質シリコン、多結晶シリコンなどが考えられている。こ
のような材料の中で、いわゆるトランジスタ特性や動作
の安定性などの面で、多結晶シリコンが優っていること
が知られている。特に、前述したように、アクティブマ
トリックス駆動方式の液晶表示装置などにおいて、スイ
ッチングトランジスタの駆動回路を含んで薄膜回路とし
て形成する場合には、動作速度の優れている多結晶シリ
コンが重要視されている。すなわち多結晶シリコンは、
たとえば非晶質シリコンと比べて約１０倍以」二のｍｈ
作速度を有するからである。

一方、多結晶シリコンの薄膜トランジスタ形成技術とし
ては、従来では金属−酸化膜一半導体型大規模集積回路
（以下Ｍ　ＯＳ　−Ｌ、　Ｓ　Ｉと略称する）製造技術
が応用されていたため、多結晶シリコンの薄膜トランノ
スタ製ｉ過程における最高温度は約１０００℃に達し、
そのため非晶質基板とじて高価な溶融石英を使わざるを
得ず、より安価で大面積化が容易なガラス基板を用いる
ために、たとえば６００°Ｃ以下の低温域で実現可能な
薄膜トランノスタ製造技術が希望されていた。

発明が解決しようとする問題点 多結晶シリコン薄膜トランジスタを、上述したような低
温域で形成する場合に発生する問題点について以下に述
べる。多結晶シリコン薄膜トランジスタを製造するにあ
たって、前述のようなＭＯＳ　−Ｌ　Ｓ　Ｉ製造技術を
用いる場合、多結晶シリコンによってデート電極を形成
するために、ドーピングすべき不純物を、拡散法または
イオン注入法によって多結晶シリコンに注入し、これに
よってデート電極として用いる多結晶シリコンの低抵抗
化を図っていた。

一方、前述したように、希望されている低温域製造技術
では、約１０００°Ｃ前後の熱処理を必要とする拡散法
を用いることはできない。また、イオン注入法を用いれ
ば、約６００℃以下の温度域における熱処理によって、
注入不純物の活性化を行なう必要がある。しかしながら
、６００℃以下の熱処理では、注入された不純物の活性
化の効率が充分大きくできず、デート電極の低抵抗化に
は限界がある。

また上述のような低温域熱処理では、イオン注入時に発
生するゲート絶縁膜と活性層多結晶シリコンへのたとえ
ば放射損傷を、完全に回復することが困難であった。こ
のような理由によって、多結晶シリコンを用いたデート
電極を、低温域で実現することは困難であった。一方、
低温域熱処理においでは、゛電極材料の選択範囲が拡大
されるので、デート電極として金属、金属−シリコン合
金および金属−シリコン化合物などの低抵抗値の導電体
を利用することが考えられている。

これらの導電体材料は、デート電極と前記活性層との間
に形成されるデート絶縁膜との良好な密着性、加工性、
またデート絶縁膜に対する選択的な加工性などが良好で
あることが求められている。

また、トランジスタ特性を向上し、製造に伴う歩留まり
を向上する上で、いわゆるセルファラインメント方式の
製造技術、すなわち薄膜トランジスタを製造する際に、
最初にデート電極を形成し、この形成されたデート電極
をマスクとしで、ソース電極およびドレイン電極を形成
する技術が適しており、したがってイオン注入によって
形成されたソース領域およびドレイン領域に関して、不
純物活性化時の熱処理に対する耐性が求められている。

したがって本発明の目的は、上述の問題点を解決し、比
較的低温域の製造技術で製造されることができ、製造が
容易かつ安価であって、使用に伴う信頼性が向上された
半導体装置を提供することである。

問題点を解決するための手段 本発明は、電気絶縁性材料から成る基材の一表　　′面
上に形成され、多結晶材料から成る半導体活性層であっ
て、半導体活性層を形成する元素とは価電子数の異なる
元素がイオン化して注入された、そのような半導体活性
層と、 基材の前記一表面で半導体活性層を被覆する第１電気絶
縁層と、 ＠１電気絶縁層」二の前記半導体活性層と対応する位置
に選択的に形ｒ＆され、第１電気絶縁層側から少なくと
も多結晶半導体と導電体層とから成る電極層と、 第１電気絶縁層上で、前記電極層を被覆する第２電気絶
縁層と、 前記半導体活性層と電気的に導通する電極を形成したこ
とを特徴とする半導体装置である。

作　　用 本発明になる半導体装置は、電気絶縁性材料から成る基
材の一表面」二に、多結晶材料から成る活性層を形成し
、基材の前記一表面上で活性層を被覆して第１電気絶縁
層を形成する。この第１電気絶縁層上の前記活性層と対
応する位置に、ｔ！Ｓ１電気絶縁層側から、少なくとも
多結晶半導体層と導電体層とから成る電極層が形成され
る。前記活性層には、活性層を形成する元素とは価電子
数の異なる元素が、イオン化して注入され、前記第１絶
縁層上で前記電極層を被覆する第２電気絶縁層を形成し
、この第２電気絶縁層を介して、前記活性層と電気的に
導通する電極を形成するようにした。

前記電極を構成する導電体層には、イオンが注入されて
低抵抗化される。このようなドーピング操作は、たとえ
ば６００℃以下の比較的低温度域で行なうことができる
。このように低温度域で処理を行なった場合であっても
、電極層に導電体層を含んで形成しているので、電極層
全体の抵抗を抑制することができるとともに、製造工程
も簡略化され、使用に伴なう信頼性も向上することがで
きる。

実施例 本発明の要点は、基材であるたとえばプラス基板上の金
属−絶縁膜一半導体（以下ＭＩＳと略称する）電界効果
形トランツスタなどの半導体装置において、たとえばデ
ート電極として金属または金属−シリコン合金または金
属−シリコン化合物などの導電体と多結晶シリコンとの
２層構造によって実現することである。以下に、このよ
うな２層構造を実現できる原理について説明する。

上述したようにＭＩＳ電児効果形トランジスタなどのい
わゆる薄膜トランツスタを製造する場合、通常ゲート絶
縁膜として二酸化シリコンＳｉＯ２膜が用いられる。こ
のとき、一般に二酸化シリコンと反応性の高い金属はど
、二酸化シリコンとの密着性が良好である。たとえばア
ルミニウムＡノまたはアルミニウムーシリコン合金は、
二酸化シリコンに対して極めて良好な密着性を示すけれ
ども、これらはたとえば約５００°Ｃ以」二の温度で反
応してしまう。したがってこのような金属または合金の
単一材料から成るデート電極では、熱処理などに対する
耐性が低く、いわゆるセルアラインメント方式（すなわ
ちまずデー１電極を形成し、この形成されたデート電極
をマスクとしてドレイン電極およびソース電極などを形
成する製造方式）を用いた薄膜トランツスタの形成過程
では、用いることができない。

一方、モリブデンＭＯおよびタングステンＷなどの高融
点金属は、二酸化シリコンとの反応性が低いけれども二
酸化シリコンに対する密着性が低い。したがってこれら
の導電体層と絶縁膜との間に、多結晶シリコン薄膜を介
在させることによって、一方では前記導電体と絶縁膜と
の密着性を向上し、他方では導電体と絶縁膜との前記熱
処理過程などにおける反応を抑制し、安定して動作する
デート電極を構成することが目的である。

第１図は本発明の詳細な説明する薄膜トランジスタ１の
断面図である。薄膜トランジスタ１は、たとえばガラス
基板２上に多結晶シリコンなどから形成される半導体活
性層である活性層３を有する。活性Ｎ３を被覆して、二
酸化シリコンなどから成る第１電気絶縁層であるデート
絶縁膜４を形成する。デート絶縁膜４」二の前記活性層
３に対応する位置には、多結晶シリコン層５、および金
属または金属−シリコン合金または金属−シリコン化合
物などの導電体ＷＩ６から成る電極Ｎ７が形成される。

この電極層７を被覆して、第２電気絶縁層である絶縁膜
８が形成され、この絶縁膜８に関連して前記活性層３と
電気的に導通されるソース電極９およびドレイン電極１
０が形成される。

このような構成を有する薄膜トランジスタ１においで、
形成する多結晶シリコンから成る活性層３および多結晶
シリコン屑５を低温度域で製造する場合、高濃度の不純
物が添加された多結晶シリコンの利用は極めて困難、で
ある。すなわち前述したように、低温度域の熱処理では
、活性化効率が充分大きくできず、デート電極層７の低
抵抗化には限界があり、またイオン注入に伴なうデート
絶縁膜４および活性層３の放射損傷の発生などの損害を
充分に回復することが困難であった。このような不純物
が添加されていない多結晶シリコンは、通常１０６Ωｅ
ｌｌ１以上の比抵抗を有し、比較的高抵抗であることか
ら、このような薄膜トランジスタの動作速度を低下させ
ることが考えられる。

すなわち不純物をドーピングした多結晶シリコンは、た
とえば２〜５Ωｃａｎの比抵抗を有するにすぎない。ま
た多結晶シリコン屑が空乏化し、デート絶縁膜４に加え
られる電位差が小さくなるおそれがある。この場合、デ
ート絶縁ｖ！、４において、電圧印加に伴なって発生す
るキャリアの密度が減少し、したがって動作速度が低下
してしまう恐れがある。

このような危険性は、前記多結晶シリコン層５の膜厚を
適切に選択することによって回避することができる。す
なわち多結晶シリコンＭ５の静電容量が、デート絶縁膜
４の静電容量に比べて充分大きいならば、デート電極層
７に印加される電圧のほとんどは、ゲート絶縁膜４に加
えられることになる。すなわち電極層７１こ与えられる
電圧に関して、多結晶シリコン層５およびデート絶縁膜
４の各分圧電圧は、それぞれの容量と反比例するからで
ある。

ここで多結晶シリコン層５の膜厚および誘電率をそれぞ
れｄｌ）、εｐとすれば、多結晶シリコン層５の最小の
容量は、単位面積当たりεｐ／ｄｐであり、またデート
絶縁膜４の膜厚および誘電率をそれぞれｄｉ、εｊとす
ると、デート絶縁膜４の単位面積当たりの容量はεｉ　
／　ｄ　ｉである。したがってこれらの単位面積当たり
の容量の間に、下式の関係が成立すればよい。

εｐ／ｄｐ＞＞　　ε　ｉ　／　ｄ　ｉ　　　　　　　
　　　　・・・（１）第１式において膜厚（３１）　、
　ｄ　ｉ　’ｒ：着口すれば、下式が得られる。

（εｐ／ε１）ｄｉ＞＞ｃｌｐ　　　　　　　　・・・
（２）また、デート絶縁膜４の容量充電時では、デート
絶縁膜４と多結晶シリコン層５との容量と、多結晶シリ
コン層５の抵抗とによって定まる時定数を有する電圧変
動の程度は、多結晶シリコンＮ５に印加される電圧程度
であり、したがって第２式が成立する条件の下では、こ
の電圧変動の程度は充分小さいので、実際上無視できる
程度となる。

一方、ゲート容量放電時の時定数は、デート絶縁膜４の
容量と多結晶シリコン層５の抵抗とで決定され、下式の
τで表される。

τ＝（εｉ／ｄｉ）（ｄｐ／σ１）） ＝　（ｄｐ／　ｄｉ）（εｉ／σ１））　　　　　・・
・（３）σｐ；　多結晶シリコン層５の導電率。

ここで前記＠１式が成立すれば、時定数τはεｐ／σｐ
よりも充分小さいことになる。すなわち不純物が添加さ
れていない多結晶シリコンＮ５の導電率σｐは１Ｏ−６
（９ｃｍ）−２程度であり、多結晶シリコンの比誘電率
を単結晶シリコンと同じく１１．９　とすれば、ε１〕
／σｐは１μｓｅｃとなり、充分高速応答を行なうこと
ができる。

また周波数がσｐ／ε１）以上の動作では、−殻に多結
晶シリコン膜゛の抵抗成分は容量成分に比べて無視でき
るようになる。これは抵抗成分と容量成分とのコンダク
タンスを考えれば、容量成分は印加される電圧の周波数
に比例するコンダクタンスを有し、抵抗成分のコンダク
タンスは周波数に依存しないからである。すなわち容量
成分のコンダクタンスが大きくなるに従い、一定値を維
持する抵抗成分の値が相対的に減少し、無視できること
になる。したがって多結晶シリコン層５をむしろ絶縁体
とみなすことができ、前記第１式が充足されている限り
、動作上何隻支障となることはない。

以上のように第１図に示した薄膜トランジスタ１におい
て、電極層７をたとえば多結晶シリコン層５と導電体層
６とから成る２層構造とすることによって、デート絶縁
膜４との密着性に優れ、かつ安定した品質を維持するこ
とができる薄膜トランジスタを実現することができる。

また電極層７を構成する多結晶シリコン層５は、低抵抗
であることが望ましいけれども、不純物が添加されでい
ない高抵抗の多結晶シリコン刑５であっても、上述した
ように支障なく用いることができる。この場合、多結晶
シリコン層５を前記第１式の条件をみたすように薄く形
成することによって、動作速度の点においても充分高速
応答が可能な薄膜トランジスタ１を得ることができる。

第２図および第３図は第１図を参照して説明した２層構
造の電極層７の特性を説明する断面図である。本件発明
者らは、上述した２Ｗｉ構造のデート電極の特性を検証
するために、以下のような実験を行なった。酸洗浄した
Ｎ形ｌｉｔ結晶シリコンツエハ１１．ａ、ｌｌｂを、乾
燥酸素雰囲気中で９００°Ｃで熱酸化し、約６００人の
酸化膜１２ａ、１２ｂを形成した。次に酸化膜１２ａ上
に、窒素希釈のモアシランＳｉＨ，を用いる減圧化学的
気相成長法（以下ＣＶＤ法と略称する）によって、６２
０℃で約５００人の多結晶シリコン膜１３を形成した。

これらのシリコンウェハ）１１．ａｔ　１．１．ｂ上に
、アルミニウムーシリコン合金をスパッタリング法によ
って５０００人の膜厚で形成し、７オトリソグラフイー
法【こよって、いわゆるガードリングを有する０、８＋
ｎ＋ｎφ　の円形電極を形成するレノストパターンを形
成した。次に前記アルミニウムーシリコン今金薄膜を、
リン酸系のエツチング液でエツチングし、多結晶シリコ
ン膜１３を有するシリコンウェハｌｌａについて六フッ
化硫黄Ｓ　Ｆ　ｓ　Ｎ　Ｘを用いるプラズマエツチング
法によって多結晶シリコン１１３をエツチングした。こ
れらシリフンウェハ１１ａ、１１ｂを、それぞれ２　Ｉ
ｊＬずつ準備する。

１組のシリコンウェハ１．１ａの一方には、水素雰囲気
中で４４０°Ｃ１３０分の熱処理を行ない、他方にはや
はり水素雰囲気中で５００℃、７５分の熱処理を行なっ
た。また他方の１組のシリコンウェハ１１１）について
、それぞれ同様の熱処理を行なった。このように熱処理
が施されたそれぞれ１組のシリコンウェハｌｌａ、１１
ｔ］について、電流−電圧特性、高周波′８′景の電圧
依存性および準静的容量の電圧依存性を測定し、それぞ
れのキャパシタの耐圧、フラットバンド電圧および熱酸
化膜／単結晶シリコン界面準位の評価を行なった。

下記の第１表に評価結果を示す。

第１表 上記第１表から明らかなように、アルミニウムーシリコ
ン合金単層から成る電極１４１〕では、５００℃以上の
熱処理で電極１４１）のアルミニウムと酸化１１％　１
２　ａの二酸化シリコンとが反応し、シリコン基板１１
１］と、金属電極１４Ｉ〕とが短絡してしまう。

一方、多結晶シリコン膜１３が介在される場合では、こ
のような金属電極１４とシリコン基板１１との短絡現象
が発生することが防がれて（する。

またこのような多結晶シリコン膜１３が介在されている
場合には、界面準位が減少し、キャノ（シタ特性が向」
二されている。また多結晶シリコン膜１３の付加による
７ラツ）　１＜ンド電圧の顕者な変化は検出されない。

このようにアルミニウムーシＩＪコン合＊／多結晶シリ
コンの２Ｍ構成の金属電極１４を用いることによって、
５００°Ｃの熱処理ｌこも耐える良好なＭＯ８構造を形
成することができる。

このような実験を、金属電極１４の材料としてモリブデ
ンＭＯおよびタングステンＷｌ二つν１でも同様に実施
した。以下、第２図を参照して説明する。酸化膜１２１
）上に真後形成したタングステンは、酸化ｖ１２　ｂに
密着することなく剥離し、キャパシタが形成されなかっ
た。またモリブデン１二ついては、金属電極１．４　ｂ
として形成する際のスパッタリングにおける条件を工夫
して、剥離を防止することができたけれども、酸化膜１
２１〕に対する密着性は、比較的低いことが確かめられ
た。

しかしながら第３図に示した構造のように、金属電極１
４ａと酸化膜１２ａとの間に、多結晶シリコン１１３を
形成した場合、金属電極１４を形成するに、モリブデン
およびタングステンのいずれをスパッタリングで形成す
る場合であっても、スパッタリングの条件によらず密着
性は向上された。

またキャパシタ特性では、前述したようなアルミニウム
ーシリコン合金の場合にも見られるように、多結晶シリ
コン膜１３が存在する場合の方が、界面準位が若干少な
く良好なＭＯ３特性が得られでいる。これはたとえばス
パッタリング時における照射損傷が、多結晶シリコン膜
１３の存在によって軽減される結果であると考えられる
。

第４図は第１図に示した薄膜トランジスタ１の製造工程
を説明する断面図である。第１図および第４図を参照し
て、薄膜トランジスタ１の製造工程について説明する。

たとえばホウケイ酸ガラスなどのガラス基板２を有機洗
浄し、次に酸洗浄した後、真空蒸着法によって多結晶シ
リコンを１０００人で形成する。この形成条件は基板温
度５００℃真空度３　Ｘ　１０　’−’Ｐａ、成膜速度
１人／　ｓｅｅである。このように形成された多結晶シ
リコンを、フォトリソグラフィー法を用い、六７ツ化硫
黄〃スを用いるプラズマエツチング法によって、活性Ｉ
ｖＪ３を形成し残余の部分を除去した。この段階の断面
は、第４図（１）に示される。

次にプラス基板２の表面に、活＋！ｌ：層３を被覆して
二酸化シリコン膜を形成した。この形成はモノシランが
スと酸素ガスとによる常圧ＣＶＤ法を用い、基板温度４
２０’Ｃ，二酸化シリコン膜厚１０００人を形成し、デ
ート絶縁膜４として形成した。

この断面図は、第４図（２）に示される。

デート絶縁膜４の表面で前記活性層３と対応する位置に
、前述の条件と同条件で真空蒸着法を用いて多結晶シリ
コン膜を５００人堆積し、次にスパッタリング法によっ
て、アルミニウムーシリコン合金を５０００人堆積した
後、７オトリソグラフイー法によって、電極層７を構成
する多結晶シリコン層５および導電体層６とを残し、残
余の部分をエツチングして除去した。この断面は第４図
（３）に示される。

後述されるイオン注入時の汚染防止用に常圧ＣＶＤ法に
よって５００人の二酸化シリコン膜１５を形成し、ボロ
ンイオン（Ｂ＋）を７０ｋｅＶで３×１０１５個／ｃＩ
Ｉ１２だけ活性層３に注入した。この段階の断面は、第
４図（４）に示される。

前記二酸化シリコン膜１５の表面を２００人の深さでエ
ツチングした後、層間絶縁膜となる二酸化シリコン膜を
常圧ＣＶＤ法によって５０００人の膜厚で絶縁膜８とし
て形成した。この後、前記活性層３に注入したボロンの
活性化のために、窒素雰囲気中で５００℃、１時間の類
アニールを行なった。この段階の断面は、第４図（５）
に示される。

次にソース電極およびドレイン電極を構成するため、絶
縁膜８およびデート絶縁膜４を貫通して、活性層３の表
面に到達する透孔１６，１７を７オトリソグラフイー法
によって形成する。この後、アルミニウムーシリコン合
金膜を５０００人堆積した後、再び７オトリソグラフイ
ー法によって、ソース電極１８およびドレイン電極１９
を、所望の形状に形成した。この状態の断面図は、第４
図（６）に示される。その後、水素雰囲気中で４４０℃
、３０分のアニーリングを行った。

以上述べたような薄膜トランジスタ１の製造工程は、全
て５００℃以下の温度域で行なわれでおり、ＩＥｍｉ７
にアルミニウムーシリコン合金を用いつつ、前述したよ
うなセル７アラインメント方式で、ソース電極１８およ
びドレイン電極１９が形成された。したがって電極層７
の配線抵抗を充分小さく抑制することができるとともに
、多結晶シリコン単体によって前記電極Ｎ７を形成した
場合と異なり、活性層３におけるチャネル領域２０（第
４図で二重斜線を付して示す）への放射損傷を抑制でき
、良好なＭＯ８特性を実現することができる。

第５図は前述したような製造工程にＪ：って製造された
薄膜トランジスタ１のソース−ドレイン電流のデート電
圧依存性を示すグラフである。第４図および第５図を参
照する。ここで、第４図に示した製造工程によって製造
された薄膜トランジスタ１において、チャネル長は４μ
Ｉｌ＋、チャネル幅は６μ＋ｎ、ソース電極１８に対す
るドレイン電極１９のバイアス電圧は、−０，８Ｖであ
る。この条件下で前記デート電圧依存性は、ライン！１
で示されている。このライン！１で示されるように、薄
膜トランジスタ１のオン／オフ切換えに伴なうソース−
ドレイン電流の比は、１０６稈度の値を有する。また移
動度も８．６　ｃＩｏ２／　Ｖ　ｓｅｃ　となり、極め
て良好な特性を示している。

上述の実施例では、たとえば導電体層６を形成するに、
アルミニウムーシリコン合金を用いたけれども、その他
チタンＴｉ、モリブデン、タングステン、タンタルＴａ
、ノルコニウムＺｒ１アルミニウムなどの金属、または
これらの金属を主成分とする合金、またはこれらの金属
とシリコンとの化合物などの高導電性を有する材料を用
いるようにしてもよい。また前述の実施例では、電極層
７は２層構造としたけれども、このような２層構造に限
らず、モリブチ゛ン／モリブデンシリサイド／多結晶シ
リコンなどのよ）な３ｉ構造であってもよい。また、デ
ート絶縁膜４として、前述の実施例では常圧ＣＶＤ法に
よる二酸化シリコン膜を形成したけれども、その他プラ
ズマＣＶＤ法、減圧ＣＶＤ法、光ＣＶＤ法、スパッタリ
ング法などで形成されたシリコン酸化膜Ｓｉ○×、シリ
コン窒化膜ＳｉＮｘ、シリコン酸窒化膜ＳｉＯｘＮｙ、
　　アルミナＡ７２０ａまたは窒化アルミニウムＡ、５
Ｎなどを用いるようにしてもよい。また本発明は、用い
られる多結晶シリコンおよび導電体などの種類および製
造方法を何隻限定するものではない、。

また本発明は、ゲート電極構造に関し、トランジスタ製
造時のチャネル部分へのドーピングの有無やソース、ド
レイン電極への注入不純物量および注入される不純物の
元素の種類を限定するものではない。

効　　果 以上のように本発明に従えば、半導体装置の電極層を多
結晶層と導電体層とを含んだ複数層で構成するよう（こ
した。したか−）で、７オトリソグラフイー法などを用
いる回数を格段に低減して、製造工程が簡略化されると
ともに、このような製造工程を比較的低温度域で行なう
ことができ、用いる材料の選択の幅を格段に拡張するこ
とができる。

また使用に伴なう信頼性を格段に向上することができた
。

【図面の簡単な説明】

第１図は本発明の一実施例の薄膜トランジスタ１の断面
図、第２図および第３図は本発明の詳細な説明するため
の断面図、第４図は薄膜トランジスタ１を製造する工程
を説明する断面図、第５図は薄膜トランジスタ１のソー
ス−ドレイン電流のゲート電圧への依存性を説明するグ
ラフである。 １・・・薄膜トランジスタ、２・・・〃ラス基板、３・
・・活性層、４・・・ゲート絶縁膜、５・・・多結晶シ
リコン層、６・・・導電体層、７・・・電極層、９・・
・ソース電極、１０・・・ドレイン電極、２０・・・チ
ャネル領域代理人　　弁理士　画数　圭一部 Ｚ 第４図 第４図 第５図 手続補正書（方式） ％式％ ２、発明の名称 半導体装置 ３、補正をする者 事件との関係　　出願人 住所 名称　（５０４）シャープ株式会社 代表者 ４、代理人 住　所　大阪市西区西本町１丁目１３番３８号　新興産
ビル国装置ＥＸ　０５２５−５９８５　　ＩＮＴＡＰＴ
　　Ｊ国際ＦＡＸ　ＧＩＩＩ＆ＧＩ［（０６）５３８−
０２４７昭和６１年　１月２８日（発送日） ６、補正の対象 図　　面 ７、補正の内容 図面の浄書（内容に変更なし）。 以　　上

Claims (1)

1. 【特許請求の範囲】 電気絶縁性材料から成る基材の一表面上に形成され、多
   結晶材料から成る半導体活性層であって、半導体活性層
   を形成する元素とは価電子数の異なる元素がイオン化し
   て注入された、そのような半導体活性層と、 基材の前記一表面で半導体活性層を被覆する第１電気絶
   縁層と、 第１電気絶縁層上の前記半導体活性層と対応する位置に
   選択的に形成され、第１電気絶縁層側から少なくとも多
   結晶半導体と導電体層とから成る電極層と、 第１電気絶縁層上で、前記電極層を被覆する第２電気絶
   縁層と、 前記半導体活性層と電気的に導通する電極とを含むこと
   を特徴とする半導体装置。