JPH061836B2 - 薄膜トランジスタ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばアクティブマトリックス駆動方式の
液晶装置などにおいて、各画素毎のスイッチング手段と
して好適に用いられる薄膜トランジスタに関する。

背景技術 近年、液晶表示装置の大面積化が進み、これまでの時分
割駆動方式に替えて、スイッチング素子を利用したいわ
ゆるアクティブマトリックス駆動方式が採用されてい
る。その結果、いわゆる液晶テレビジョン受信機などの
ように、数万画素を超える画素数を有する表示装置が可
能となっている。このようなアクティブマトリックス駆
動方式では、各画素毎に、たとえばトランジスタなどの
スイッチング素子を形成する必要があり、特にたとえば
ツイステッドネマティック型の液晶材料を利用するよう
な透過型の表示装置では、ガラスまたは溶融石英などの
透明非晶質基板上に、薄膜スイッチング手段を形成する
必要がある。

従来では、このような薄膜スイッチング素子として薄膜
トランジスタを用いる場合、その活性層を形成する材料
として、酸素族化合物（カルゴゲナイド）、水素化非晶
質シリコン、多結晶シリコンなどが考えられている。こ
のような材料の中で、いわゆるトランジスタ特性や動作
の安定性などの面で、多結晶シリコン優っていることが
知られている。特に、前述したように、アクティブマト
リックス駆動方式の液晶表示装置などにおいて、スイッ
チングトランジスタの駆動回路を含んで薄膜回路として
形成する場合には、駆動速度に優れている多結晶シリコ
ンが重要視されている。すなわち多結晶シリコンは、た
とえば非晶質シリコンと比べて約１０倍以上の動作速度
を有するからである。

一方、多結晶シリコンの薄膜トランジスタ形成技術とし
ては、従来では金属−酸化膜−半導体型大規模集積回路
（以下ＭＯＳ−ＬＳＩと略称する）製造技術が応用され
ていたために、多結晶シリコンの薄膜トランジスタ製造
過程における最適温度は約１０００℃に達し、そのため
非晶質基板として高価な溶融石英を使わざるを得ず、よ
り安価で大面積化が容易なガラス基板を用いるために、
たとえば６００℃以下の低温域で実現可能な薄膜トラン
ジスタ製造技術が希望されていた。

発明が解決しようとする問題点 多結晶シリコン薄膜トランジスタを、上述したような低
温域で形成する場合に発生する問題点について以下に述
べる。多結晶シリコン薄膜トランジスタを製造するにあ
たって、前述のようなＭＯＳ−ＬＳＩ製造技術を用いる
場合、多結晶シリコンによってゲート電極を形成するた
めに、ドーピングすべき不純物を、拡散法またはイオン
注入法によって多結晶シリコンに注入し、これによって
ゲート電極として用いる多結晶シリコンの低抵抗化を図
っていた。

前述したように、希望されている低温域製造法技術で
は、約１０００℃前後の熱処理を必要とする拡散法を用
いることはできない。また、イオン注入法を用いれば、
約６００℃以下の温度域における熱処理によって、注入
不純物の活性化を行う必要がある。しかしながら、６０
０℃以下の熱処理では、注入された不純物の活性化の効
率が充分大きくできず、ゲート電極の低抵抗化には限界
がある。このような理由によって、多結晶シリコンを用
いたゲート電極を、低温域で実現することは困難であ
る。

低温域熱処理においては、電極材料の選択範囲が拡大さ
れるので、ゲート電極として金属、金属−シリコン合金
および金属−シリコン化合物などの低抵抗値の導電体を
利用することができて、ゲート電極の低抵抗化ができ
る。

これらの導電体材料は、ゲート電極と前記活性層との間
に形成されるゲート絶縁膜との良好な密着性、加工性、
またゲート絶縁膜に対する選択的な加工性などが良好で
あることが求められている。前述のＭＯＳ−ＬＳＩ製造
技術を用いる場合、通常ゲート絶縁膜として二酸化シリ
コンＳｉＯ_２膜が用いられる。このとき、一般に二酸化
シリコンと反応性の高い金属ほど、二酸化シリコンとの
密着性が良好である。たとえばアルミニウムＡｌまたは
アルミニウム−シリコン合金は、二酸化シリコンに対し
て極めて良好な密着性を示すけれども、これらはたとえ
ば約５００℃以上の温度で反応してしまう。したがって
このような金属または合金の単一材料から成るゲート電
極では、熱処理などに対する耐性が低く、いわゆるセル
アラインメント方式（すなわちまずゲート電極を形成
し、この形成されたゲート電極をマスクとしてドレイン
電極およびソース電極などを形成する製造方式）を用い
た薄膜トランジスタの形成過程では、用いることができ
ない。

モリブデンＭｏおよびタングステンＷなどの高融点金属
は、二酸化シリコンとの反応性が低いけれども二酸化シ
リコンに対する密着性が低く、これらの高融点金属も用
いることができない。また。、前述のセルフアライメン
ト方式の製造技術は、トランジスタの特性を向し、製造
歩留まりを向上するために適しており、したがってイオ
ン注入によって形成されたソース領域およびドレイン領
域に関して、不純物活性化時の熱処理に対する耐性が求
められている。

したがって本発明の目的は、上述の問題点を解決し、比
較的低温域の製造技術で製造されることができ、低抵抗
で製造が容易かつ安価であって、ゲート絶縁膜と導電体
材料の密着性がよく、使用に伴う信頼性が向上された薄
膜トランジスタを提供することである。

問題点を解決するための手段 本発明は、絶縁性材料から成る基材の一表面上に形成さ
れたソース・ドレイン領域を有する多結晶半導体活性層
と、 前記多結晶半導体活性層を被覆する第１の絶縁層と、 第１の絶縁層上の前記多結晶半導体活性層と対応する位
置に選択的に形成され、第１の絶縁層側から、不純物が
添加されていない多結晶シリコン層と導電体層とから成
り、かつ不純物が添加されていない多結晶シリコン層の
膜厚をdp、第１の絶縁層の膜厚をdi、不純物が添加され
ていない多結晶シリコン層の誘電率をεｐ、第１の絶縁
層の誘電率をεｉとすると、 （εｐ／εｉ）ｄｉ≫ｄｐ であるゲート電極層と、 前記第１の絶縁層および前記ゲート電極層を被覆する第
２の絶縁層と、 前記第１および第２の絶縁層を貫通し、前記多結晶半導
体活性層と電気的にそれぞれ導通するソース電極とドレ
イン電極とを含むことを特徴とする薄膜トランジスタで
ある。

作用 本発明に従えば、薄膜トランジスタは絶縁性材料から成
る基材の一表面上に、多結晶活性層を形成し、活性層を
被覆して第１の絶縁層を形成する。この第１の絶縁膜上
の前記多結晶活性層と対応する位置に、第１の絶縁層側
から、不純物が添加されていない多結晶シリコン層と導
電体層とから成るゲート電極層が形成される。前記多結
晶活性層には、多結晶活性層を形成する元素とは価電子
数の異なる元素が、イオン化して注入されてソース・ド
レイン領域が形成される。前記第１の絶縁層上および前
記ゲート電極層を被覆して第２の絶縁層を形成し、この
第１および第２の絶縁層を貫通して、前記多結晶活性層
と、電気的に導通するソース電極およびドレイン電極を
形成するようにした。

したがって、たとえば６００℃以下の比較的低温度域で
処理を行った場合でも、ゲート電極層は、導電体層を含
んで形成しているので、電極層全体の抵抗を抑制するこ
とができるとともに、製造工程も簡略化され、使用に伴
う信頼性も向上することができる。

さらに本発明では、不純物が添加されていない多結晶シ
リコン層を用い、しかもその膜厚ｄｐは、後述の第２式
が成立する一定値以下の値を有しており、これによって
動作速度の向上を図ることができる。

実施例 第１図は本発明の原理を説明する薄膜トランジスタ１の
断面図である。薄膜トランジスタ１は基材たとえばガラ
ス基板２上に多結晶半導体活性層、たとえば多結晶シリ
コン活性層３を有する。活性層３を被覆して、二酸化シ
リコンなどから成る第１の絶縁層であるゲート絶縁膜４
を形成する。ゲート絶縁膜４上の前記活性層３に対応す
る位置には、不純物を含まない多結晶シリコン層５、お
よび金属または金属−シリコン合金または金属−シリコ
ン化合物などの導電体層６から成るゲート電極層７が形
成される。このゲート電極層７および前記第１の絶縁層
を被覆して、第２の絶縁層である絶縁膜８が形成されて
いる。次に第１および第２の絶縁膜４，８を貫通して前
記活性層３と電気的に導通されるソース電極９およびド
レイン電極１０が形成される。

不純物が添加されていない多結晶シリコン層５は、通常
１０⁶Ωcm以上の比抵抗を有し、不純物を添加した多結
晶シリコンの比抵抗、たとえば２〜５Ωcmと比較して高
抵抗であることから、このような薄膜トランジスタの動
作速度を低下させることが考えられる。さらにこのよう
な高抵抗の多結晶シリコン層５が空乏化し、ゲート絶縁
膜４に加えられる電位差が小さくなるおそれがある。こ
の場合、電圧印加に伴って発生するキャリアの密度が減
少し、したがって動作速度が低下してしまう恐れがあ
る。

しかしながら本発明によれば、多結晶シリコン層５の膜
厚を適切に選択することによって動作速度が低下すると
いった問題を回避することができる。すなわち多結晶シ
リコン層５の静電容量が、ゲート絶縁膜４の静電容量に
比べて充分大きいならば、ゲート電極層７に印加される
電圧のほとんどは、ゲート絶縁膜４に加えられることに
なる。すなわち電極層７に与えられる電圧に関して、多
結晶シリコン層５およびゲート絶縁膜４の各分圧電圧
は、それぞれの容量と反比例するからである。

ここで多結晶シリコン層５の膜厚および誘電率をそれぞ
れｄｐ．εｐとすれば、多結晶シリコン層５の最小の容
量は、単位面積当たりεｐ／ｄｐであり、またゲート絶
縁膜４の膜厚および誘電率をそれぞれｄｉ，εｉとする
と、ゲート絶縁膜４の単位面積当たりの容量はεｉ／ｄ
ｉである。したがってこれらの単位面積当たりの容量の
間に、下式の関係が成立すればよい。

εｐ／ｄｐ》εｉ／ｄｉ…（１） 第１式において膜厚ｄｐ，ｄｉに着目すれば、下式が得
られる。

（εｐ／εｉ）ｄｉ》ｄｐ…（２） また、ゲート絶縁膜４の容量充電時では、ゲート絶縁膜
４と多結晶シリコン層５との容量と、多結晶シリコン層
５の抵抗とによって定まる時定数を有する電圧変動の程
度は、多結晶シリコン層５に印加される電圧程度であ
り、したがって第２式が成立する条件の下では、この電
圧変動の程度は充分小さいので、実際上無視できる程度
となる。

一方、ゲート容量放電時の時定数は、ゲート絶縁膜４の
容量と多結晶シリコン層５の抵抗とで決定され、下式の
τで表される。

τ=(εi/di)(dp/σp) =(dp/di)(εi/σp)…（３） σｐ：多結晶シリコン層５の誘電率 ここで前記第１式が成立すれば、時定数τはεｐ／σｐ
よりも充分小さいことになる。すなわち不純物が添加さ
れていない多結晶シリコン層５の誘電率σｐは１０
^-6（Ωcm）^-1程度であり、多結晶シリコンの比誘電率を
単結晶シリコンと同じく１１．９とすれば、εｉ／σｐ
は１μｓｅｃとなり、充分高速応答を行うことができ
る。

また周波数がσｐ／εｐ以上の動作では、一般に多結晶
シリコン膜の抵抗成分は容量成分に比べて無視できるよ
うになる。これは抵抗成分と容量成分とのコンダクタン
スを考えれば、容量成分は印加される電圧の周波数に比
例するコンダクタンスを有し、抵抗成分のコンダクタン
スは周波数に依存しないからである。すなわち容量成分
のコンダクタンスが大きくなるに従い、一定値を維持す
る抵抗成分の値が相対的に減少し、無視できることにな
る。したがって多結晶シリコン層５をむしろ絶縁体とみ
なすことができ、前記第１式が充足されている限り、動
作上何ら支障となることはない。

以上のように第１図に示した薄膜トランジスタ１におい
て、ゲート電極層７をたとえば多結晶シリコン層５と導
電体層６とから成る２層構造とすることによって、ゲー
ト絶縁膜４の密着性に優れ、かつ安定した品質を維持す
ることができる薄膜トランジスタを実現することができ
る。また電極層７は、低抵抗であることが望ましいけれ
どもこれが導電体層６と不純物が添加されていない多結
晶シリコン層５とから構成されているので、多結晶シリ
コン層５が高抵抗であっても、多結晶シリコン層５を前
記第１式の条件をみたすように薄く形成することによっ
て、上述したように支障なく用いることができ、動作速
度の点においても充分高速応答が可能な薄膜トランジス
タ１を得ることができる。

第２図および第３図は第１図を参照して説明した２層構
造の電極層７の特性を説明する断面図である。本件発明
者らは、上述した２層構造のゲート電極の特性を検証す
るために、以下のような実験を行った。酸洗浄したＮ形
単結晶シリコンウエハ１１ａ，１１ｂを、乾燥酸素雰囲
気中で９００℃で熱酸化し、約６００Åの酸化膜１２
ａ，１２ｂを形成した。次に酸化膜１２ａ上に、窒素希
釈のモノシランＳｉＨ₄を用いる減圧化学的気相成長法
（以下ＣＶＤ法と略称する）によって、６２０℃で約５
００Åの多結晶シリコン膜１３を形成した。

これらのシリコンウエハ１１ａ，１１ｂ上に、アルミニ
ウム−シリコン合金をスパッタリング法によって５００
０Åの膜厚で形成し、フォトリソグラフィー法によっ
て、いわゆるガードリングを有する０．８mmφの円形電
極を形成するレジストパターンを形成した。次に前記ア
ルミニウム−シリコン合金薄膜を、リン酸系のエッチン
グ液でエッチングし、多結晶シリコン膜１３を有するシ
リコンウエハ１１ａについて六フッ化硫黄ＳＦ₆ガスを
用いるプラズマエッチング法によって多結晶シリコン膜
１３をエッチングした。これらシリコンウエハ１１ａ，
１１ｂを、それぞれ２組ずつ準備する。

１組のシリコンウエハ１１ａの一方には、水素雰囲気中
で４４０℃、３０分の熱処理を行い、他方にはやはり水
素雰囲気中で５００℃、７５分の熱処理を行った。また
他方の１組のシリコンウエハ１１ｂについて、それぞれ
同様の熱処理を行った。このように熱処理が施されたそ
れぞれ１組のシリコンウエハ１１ａ，１１ｂについて、
電流−電圧特性、高周波容量の電圧依存性および準静的
容量の電圧依存特性を測定し、それぞれのキャパシタの
耐圧、フラットバンド電圧および熱酸化膜／単結晶シリ
コン界面準位の評価を行った。下記の第１表に評価結果
を示す。

上記第１表から明らかなように、アルミニウム−シリコ
ン合金単層から成る電極１４ｂでは、５００℃以上の熱
処理で電極１４ｂのアルミニウムと酸化膜１２ｂの二酸
化シリコンとが反応し、シリコン基板１１ｂと、合金電
極１４ｂとが短絡してしまう。

一方、多結晶シリコン膜１３が介在される場合では、こ
のような金属電極１４とシリコン基板１１との短絡現象
が発生することが防がれている。またこのような多結晶
シリコン膜１３が介在されている場合には、界面準位が
減少し、キャパシタ特性が向上されている。また多結晶
シリコン膜１３の付加によるフラットバンド電圧の顕著
な変化は検出されない。このようにアルミニウム−シリ
コン合金／多結晶シリコンの２層構成の金属電極１４を
用いることによって、５００℃の熱処理にも耐える良好
なＭＯＳ構造を形成することができる。

このような実験を、金属電極１４の材料としてモリブデ
ンＭｏおよびタングステンＷについても同様に実施し
た。以下、第２図を参照して説明する。酸化膜１２ｂ上
に直接形成したタングステンは、酸化膜１２ｂに密着す
ることなく剥離し、キャパシタが形成されなかった。ま
たモリブデンについては、金属電極１４ｂとして形成す
る際のスパッタリングにおける条件を工夫して、剥離を
防止することができたけれども、酸化膜１２ｂに対する
密着性は、比較的低いことが確かめられた。

しかしながら第３図に示した構造のように、金属電極１
４ａと酸化膜１２ａとの間に、多結晶シリコン層１３を
形成した場合、金属電極１４ａを形成するに、モリブデ
ンおよびタングステンのいずれをスパッタリングで形成
する場合であっても、スパッタリングの条件によらず密
着性が向上されない。またキャパシタ特性では、前述し
たようなアルミニウム−シリコン合金の場合にも見られ
るように、多結晶シリコン膜１３が存在する場合の方
が、界面準位が若干少なく良好なＭＯＳ特性が得られて
いる。これはたとえばスパッタリング時における照射損
傷が、多結晶シリコン膜１３の存在によって軽減される
結果であると考えられる。

第４図は第１図に示した薄膜トランジスタ１の製造工程
を説明する断面図である。第１図および第４図を参照し
て、薄膜トランジスタ１の製造工程について説明する。
たとえばホウケイ酸ガラスなどのガラス基板２を有機洗
浄し、次に酸洗浄した後、真空蒸着法によって多結晶シ
リコンを１０００Åで形成する。この形成条件は基板温
度５００℃真空度３×１０^-5Ｐａ、成膜速度１Ａ／ｓｅ
ｃである。このように形成された多結晶シリコンを、フ
ォトリソグラフィー法を用い、六フッ化硫黄ガスを用い
るプラズマエッチング法によって、活性層３を形成し残
余の部分を除去した。この段階の断面は、第４図（１）
に示される。

次にガラス基板２の表面および活性層３を被覆して二酸
化シリコン膜を形成した。この形成はモノシランガスと
酸素ガスとによる常圧ＣＶＤ法を用い、基板温度４２０
℃、二酸化シリコン膜厚１０００Åを形成し、ゲート絶
縁膜４として形成した。この断面図は、第４図（２）に
示される。

ゲート絶縁膜４の表面で前記活性層３と対応する位置
に、前述の条件と同条件で真空蒸着法を用いて多結晶シ
リコン膜を５００Å堆積し、次にスパッタリング法によ
って、アルミニウム−シリコン合金を５０００Å堆積し
た後、フォトリソグラフィー法によって、電極層７を構
成する多結晶シリコン層５および導電体層６とを残し、
残余の部分をエッチングして除去した。この断面は第４
図（３）に示される。

後述されるイオン注入時の汚染防止用に常圧ＣＶＤ法に
よって５００Åの二酸化シリコン膜１５を形成し、ボロ
ンイオン（Ｂ^＋）を７０ｋｅＶで３×１０^１５個／cm²
だけ活性層３に注入した。この段階の断面は、第４図
（４）に示される。

前記二酸化シリコン膜１５の表面を２００Åの深さでエ
ッチングした後、層間絶縁膜となる二酸化シリコン膜を
常圧ＣＶＤ法によって５０００Åの膜厚で第２の絶縁膜
８として形成した。この後、前記活性層３に注入したボ
ロンの活性化のために、窒素雰囲気中で５００℃、１時
間の炉アニールを行った。この段階の断面は、第４図
（５）に示される。

次にソース電極およびドレイン電極を構成するため、第
２の絶縁膜８およびゲート絶縁膜４を貫通して、活性層
３の表面に到達する透孔１６，１７をフォトリソグラフ
ィー法によって形成する。この後、アルミニウム−シリ
コン合金膜を５０００Å堆積した後、再びフォトリソグ
ラフィー法によって、ソース電極１８およびドレイン電
極１９を、所望の形状に形成した。この状態の断面図
は、第４図（６）に示される。その後、水素雰囲気中で
４４０℃、３０分のアニーリングを行った。

以上述べたような薄膜トランジスタ１の製造工程は、全
て５００℃以下の温度域で行われており、ゲート電極層
７にアルミニウム−シリコン合金を用いつつ、前述した
ようなセルフアラインメント方式で、ソース電極１８お
よびドレイン電極１９が形成された。したがってゲート
電極層７の配線抵抗を充分小さく抑制することができる
とともに、多結晶シリコン単体によって前記ゲート電極
層７を形成した場合と異なり、活性層３におけるチャネ
ル領域２０（第４図に二重斜線を付して示す）への放射
損傷を抑制でき、良好なＭＯＳ特性を実現することがで
きる。

第５図は前述したような製造工程によって製造された薄
膜トランジスタ１のソース・ドレイン電流のゲート電圧
依存性を示すグラフである。第４図および第５図を参照
する。ここで、第４図に示した製造工程によって製造さ
れた薄膜トランジスタ１において、チャネル長は４μ
ｍ、チャネル幅は６μｍ、ソース電極１８に対するドレ
イン電極１９のバイアス電圧は、−０．８Ｖである。第
５図は、この条件下で前記ゲート電圧依存症を示すグラ
フである。第５図で示すように、薄膜トランジスタ１の
オン／オフ切換えに伴うソース・ドレイン電流の比は、
１０⁶程度の値を有する。また移動度も８．６cm²／Ｖｓ
ｅｃとなり、極めて良好な特性を示している。

上述の実施例では、たとえば導電体層６を形成するに、
アルミニウム−シリコン合金を用いたけれども、その他
チタンＴｉ、モリブデン、タングステン、タンタルＴ
ａ、ジルコニウムＺｒ、アルミニウムなどの金属、また
はこれらの金属を主成分とする合金、またはこれらの金
属とシリコンとの化合物などの高導電性を有する材料を
用いるようにしてもよい。また前述の実施例では、電極
層７は、２層構造としたけれども、このような２層構造
に限らず、モリブデン／モリブデンシリサイド／多結晶
シリコンなどのような３層構造であってもよい。また、
ゲート絶縁膜４として、前述の実施例では常厚ＣＶＤ法
による二酸化シリコン膜を形成したけれども、その他プ
ラズマＣＶＤ法、減圧ＣＶＤ法、光ＣＶＤ法、スパッタ
リング法などで形成されたシリコン酸化膜ＳｉＯ_x、シ
リコン窒化膜ＳｉＮ_x、シリコン酸窒化膜ＳｉＯ_xＮｙ、
アルミナＡｌ₂Ｏ₃または窒化アルミニウムＡｌＮなどを
用いるようにしてもよい。また本発明は、用いられる多
結晶シリコンおよび導電体などの種類および製造方法を
何等限定するものではない。

また本発明は、ゲート電極構造に関し、トランジスタ製
造等のチャネル部分へのドーピングの有無やソース、ド
レイン電極への注入不純物量および注入される不純物の
元素の種類を限定するものではない。

発明の効果 以上のように本発明に従えば、薄膜トランジスタのゲー
ト電極層を、不純物を含まない多結晶シリコン層と導電
体層とを含んだ複数層で構成するようにした。したがっ
て、ゲート電極の低抵抗化と、ゲート絶縁膜との密着性
とを向上することができるとともに、このような製造工
程を比較的低温度域で行うことができるため、用いる導
電体層の材料選択の幅を格段に拡張することができ、用
いる導電体層の材料使用に伴う半導体装置の信頼性を格
段に向上することができる。

また、所定の膜厚以下で不純物が添加されていない多結
晶シリコン層を電極層に含むことによって、応答速度の
向上を得ることができる。所定の周波数以上で充放電を
行う動作においては、不純物が添加されていない高抵抗
の多結晶シリコン層を絶縁体とみなすことができて、動
作上の問題を生じない。

【図面の簡単な説明】

第１図は本発明の一実施例の薄膜トランジスタ１の断面
図、第２図および第３図は本発明の原理を説明するため
の断面図、第４図は薄膜トランジスタ１を製造する工程
を説明する断面図、第５図は薄膜トランジスタ１のソー
ス・ドレイン電流のゲート電圧への依存性を説明するグ
ラフである。 １…薄膜トランジスタ、２…ガラス基板、３…多結晶シ
リコン活性層、４…ゲート絶縁膜、５…不純物を含まな
い多結晶シリコン層、６…導電体層、７…ゲート電極
層、９…ソース電極、１０…ドレイン電極、２０……チ
ャネル領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】絶縁性材料から成る基材の一表面上に形成
   されたソース・ドレイン領域を有する多結晶半導体活性
   層と、 前記多結晶半導体活性層を被覆する第１の絶縁層と、 第１の絶縁層上の前記多結晶半導体活性層と対応する位
   置に選択的に形成され、第１の絶縁層側から、不純物が
   添加されていない多結晶シリコン層と導電体層とから成
   り、かつ不純物が添加されていない多結晶シリコン層の
   膜厚をdp、第１の絶縁層の膜厚をdi、不純物が添加され
   ていない多結晶シリコン層の誘導率をεｐ、第１の絶縁
   層の誘電率をεｉとすると、 （εｐ／εｉ）ｄｉ》ｄｐ であるゲート電極層と、 前記第１の絶縁層および前記ゲート電極層を被覆する第
   ２の絶縁層と、 前記第１および第２の絶縁層を貫通し、前記多結晶半導
   体活性層と電気的にそれぞれ導通するソース電極とドレ
   イン電極とを含むことを特徴とする薄膜トランジスタ。