KR950011024B1 - 액정표시장치의 박막트랜지스터의 제조방법 - Google Patents
액정표시장치의 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR950011024B1 KR950011024B1 KR1019920007979A KR920007979A KR950011024B1 KR 950011024 B1 KR950011024 B1 KR 950011024B1 KR 1019920007979 A KR1019920007979 A KR 1019920007979A KR 920007979 A KR920007979 A KR 920007979A KR 950011024 B1 KR950011024 B1 KR 950011024B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- forming
- layer
- etching stopper
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000006193 liquid solution Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
내용 없음.
Description
제1(a)도∼제1(d)도는 종래 액정표시장치의 박막트랜지스터의 제조공정도.
제 2 도는 종래 액정표시장치의 박막트랜지스터의 평면도.
제3(a)도∼제3(d)도는 이 발명에 따른 액정표시장치의 박막트랜지스터의 제조공정도이다.
이 발명은 액정표시장치(Liquid Crystal Dislpay ; 이하 LCD라 칭함)의 박막트랜지스터(Thin Film Transistor ; 이하 TFT라 칭함)의 제조방법에 관한 것으로서, 더욱 상세하게는 에칭스토퍼(Etching stoper)형 LCD TFT의 고농도 반도체층을 식각하여 채널영역을 형성하는 공정을 금속패턴 공정전에 실시하여 신뢰성을 향상시킬 수 있는 LCD TFT에 관한 것이다.
현재 휴대용 TV, 랩탑 또는 노트북형 컴퓨터 등의 평판표시 장치로 널리 쓰이는 LCD는 종래의 음극선관에 비하여 소비전력이 직고 경박화 및 칼라화가 가능하여 그 사용범위가 점차 넓어 지고있다. 상기 LCD는 공통전극이 형성되어 있는 상부기판이 있으며, 화소전극과 상기 화소전극을 구동시키는 TFT와 금속배선 등이 형성되어 있는 하부기판이 있다. 또한 상기 상부기판과 하부기판은 실패턴에 의해 소정간격이 유지되도록 봉합되며 상기 상부 및 하부기판 사이의 공간을 채운 액정등으로 LCD가 구성된다.
상기 LCD의 화소전극을 구동시키는 TFT는 에치백(etch back)형과 에칭스토퍼형이 있다. 상기 에칭스토퍼형 TFT는 에치백형에 비해 마스크수가 한장 많아 제조공정이 복잡하지만 채널영역을 형성하는 비정질 규소층을 얇게 형성할 수 있어 TFT의 오프전류(off current)를 감소시켜 LCD 화상의 명암비를 증가시킬 수 있어 널리 사용되고 있다.
제1(a)도∼제1(d)도는 종래 LCD TFT의 제조공정도로서 에칭스토퍼형 TFT의 제조공정도이다.
제1(a)도는 참조하면, 유리재질의 투명한 절연기판(11)상의 일측에 통상의 방법으로 게이트 전극(12)을 Al, Cr 또는 Ta등의 도전물질로 형성한다. 그다음 상기 구조의 전표면에 게이트절연막(13)을 산화규소 또는 질화규소로 형성한 후 상기 게이트절연막(13)의 표면에 비정질규소 또는 수소화된 비정질 규소로 반도체층(14)을 형성한다. 그다음 상기 반도체층(14)의 표면에 산화규소 또는 질화규소로 절연층(15)을 형성한 후 상기 게이트절연막(13)상의 절연층(15)이 보호되도록 제 1 감광막패턴(16)을 형성한다.
제1(b)도를 참조하면, 상기 제 1 감광막패턴(16)에 의해 노출된 절연층(15)을 제거하여 에칭스토퍼(17)를 형성한 후 상기 제 1 감광막패턴(16)을 제거한다. 그다음 상기 구조의 전표면에 N형 불순물이 고농도로 도핑된 고농도 반도체층(18)을 형성한 후 상기 게이트전극(12)상의 고농도 반도체층(18)이 소정부분 보호되도록 제 2 감광막패턴(9)을 형성한다.
제1(c)도를 참조하면, 상기 제2감광막패턴(19)에 의해 노출된 고농도 반도체층(18)과 반도체층(14)을 순차적으로 제거하여 게이트절연막(13)을 노출시킨 후 상기 제 2 감광막패턴(19)을 제거한다. 그다음 상기 구조의 전표면에 Cr등의 금속으로 도전층(20)을 형성한 후 상기 에칭스토퍼(17)상의 도전층(20)이 소정부분 노출되도록 제 3 감광막패턴(21)을 형성한다.
제1(d)도를 참조하면, 상기 제 3 감광막패턴(21)에 의해 노출된 도전층(20)을 습식식각 방법으로 제거하여 소오스전극(22)과 드레인전극(23)을 형성한 후 상기 제 3 감광막패턴(21)을 제거한다. 그다음 상기 소오스 및 드레인전극(22), (23)에 의해 노출된 고농도반도체층(18)을 건식식각 방법으로 제거하여 채널영역(24)을 형성한다. 이때 상기 에칭스토퍼(17)의 상부도 약간 식각된다.
제 2 도는 종래 LCD TFT의 평면도로서 제1(a)도∼제1(d)도 공정에 의해 제조된 에칭스토퍼형 TFT의 평면도이다. 제 1 도와 동일한 부분은 동일한 참조번호를 부여하였다.
유리재질의 투명한 절연기판(11)상의 일측에 게이트전극(13)이 형성되어 있으며, 상기 절연기판(11)상의 다른측에 SnO2또는 ITO등의 투명도전물질로 화소전극(25)이 형성되어 있다. 또한 상기 게이트전극(13) 및 절연기판(11)과 소정부분 중첩되도록 반도체층(14)이 형성되어 있으며, 상기 반도체층(14)내에 포함되도록 에칭스토퍼(17)가 형성되어 있다. 또한 상기 에칭스토퍼(17)와 소정부분 중첩되고 상기 화소전극(16)과 연결되도록 드레인전극(23)이 형성되어 있으며, 상기 드레인전극(23)과 간격 L만큼 이격되어 상기 에칭스토퍼(17)와 소정부분 중첩되도록 소오스전극(22)이 형성되어 있다. 또한 상기 반도체층(14)과 소오스 및 드레인전극(22), (23)과 중첩되는 부분에 고농도 반도체층(18)이 개제되어 있다.
이때 상기 소오스 및 드레인전극(22), (23)의 폭을 W로 표기하며 상기 TFT를 구동시키는 소오스-드레인전극간의 구동전류는 Isd=(W/2L)Co*U*(Vg-Vth)2으로 표시된다. 이때 W는 채널폭, L은 채널길이, Co는 게이트절연막(12)의 단위면적당 정전용량, U는 전자이동도, Vg는 게이트전압 그리고 Vth는 임계전압이다. 상기 Co, U 그리고 Vth는 TFT 형성시의 공정조건이나 계면조건 그리고 재료의 물성등에 영향을 받으며 Vg는 외부에서 주어지는 전압이므로 TFT의 설계시에는 W/L을 고려하여 Isd가 최대가 되도록 한다.
상술한 종래의 에칭스토퍼형 TFT는 소오스 및 드레인전극을 구성하는 Cr이 실리사이드를 형성하여 고농도 반도체층의 건식식각 공정시 제거되지 않아 TFT의 신뢰성을 떨어뜨리는 문제점이 있다.
또한 종래의 TFT는 도전층을 습식식각하여 소오스 및 드레인 전극을 형성한 후 상기 소오스 및 드레인 전극을 식각마스크로 하여 고농도 반도체층을 식각하여 채널영역을 형성한다. 이때 도전층의 식각공정이 액체용액에 LCD 기판을 담구는 습식식각이므로 LCD 기판의 장소에 따라 도전층의 제거가 균일하게 이루어지지 않아 LCD의 화질이 균일하지 않고, 소오스 및 드레인 전극을 식각마스크로 하여 고농도 반도체층을 식각하여 채널영역을 형성하므로 소오스 및 드레인 전극이 과식각(over ethc)될 경우 TFT의 채널폭 W은 감소되고 채널길이 L은 증가하여 TFT가 균일하게 형성되지 않아 TFT의 신뢰성이 떨어지는 문제점이 있다.
따라서 이 발명의 목적은 에칭스토퍼형 TFT의 소오스 및 드레인전극을 구성하는 도전층과 고농도 반도체층의 실리다이드 형상을 방지하여 신뢰성을 향상시킬 수 있는 LCD TFT의 제조방법을 제공함에 있다.
또한 이 발명의 다른 목적은 도전층을 습식식각하여 소오스 및 드레인전극의 형성을 위한 습식식각 공정시 소오스 및 드레인 전극이 과식삭(over etch)되어 도전층의 제거가 균일하게 이루어지지 않아도 TFT의 채널폭 W과 채널길이 L가 변화하지 않아 LCD의 화질을 균일하게 하여 신뢰성을 향상시킬 수 있는 LCD TFT의 제조방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은, 유리재질의 투명한 절연기판상의 일측에 게이트전극을 형성하는 공정과, 상기 게이트전극 및 절연기판 상에 게이트 절연막을 형성하는 공정과, 상기 게이트절연막의 표면에 반도체층을 형성하는 공정과, 상기 반도체층의 표면에 절연층을 형성한 후 상기 게이트전극 상의 절연층을 남기고 나머지 절연층을 제거하여 에칭스토퍼를 형성하는 공정과, 상기 구조의 전표면에 불순물이 고농도로 도핑된 고농도 반도체층을 형성하는 공정과, 채널영역을 형성하기 위한 반도체층이 보호되고 에칭스토퍼상의 고농도반도체층이 소정부분 노출되도록 상기 고농도반도체층의 표면에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 의해 노출된 고농도반도체층과 반도체층을 순차적으로 제거하며 동시에 에칭스토퍼상의 고농도반도체층과 에칭스토퍼의 상부를 제거한 후 상기 감광막패턴을 제거하여 채널영역을 형성하는 공정과, 상기 구조의 전표면에 도전층을 형성하는 공정과, 상기 에칭스토퍼상의 고농도반도체층이 제거된 부분의 도전층을 제거하여 소오스전극 및 드레인전극을 형성하는 공정을 구비하는 액정표시장치의 박막트랜지스터의 제조방법을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 LCD TFT의 제조방법을 상세히 설명한다.
제3(a)도∼제3(d)도는 이 발명에 따른 LCD TFT의 제조공정도로서 ES형 TFT의 제조공정도이다.
제3(a)도를 참조하면, 유리재질의 투명한 절연기판(31)상의 일측에 통상의 방법으로 Al, Cr, Mo 또는 Ta등의 도전물질로 게이트전극(32)을 형성한 후 상기 구조의 전표면에 물리기상증착(Physical Vpor Deposition ; 이하 PVD라 칭함) 또는 화학기상층착(Chemical Vapor Deposition ; 이하 CVD라 칭함)등의 방법으로 게이트절연막(33), 반도체층(34) 및 절연층(35)을 순차적으로 형성한다. 이때 상기 게이트절연막(33)과 절연층(35)은 산화규소 또는 질화규소로 형성하거나 적층형으로 형성하며, 상기 반도체층(34)은 비정질규소, 다결정규소 또는 수소화된 비정질규소로 형성한다. 그다음 상기 게이트전극(32)상의 절연층(35)이 보호되도록 제 1 감광막패턴(36)을 형성한다.
제3(b)도를 참조하면, 상기 제 1 감광막패턴(36)에 의해 노출된 절연층(35)을 건식 또는 습식식각 방법으로 제거하여 에칭스토퍼(37)를 형성한 후 상기 제 1 감광막패턴(36)을 제거한다. 그다음 상기 구조의 전표면에 PVD나 CVD등의 방법으로 N형 불순물이 고농도로 도핑된 고농도반도체층(38)을 비정질규소, 다결정규소 또는 수소화된 비정질규소로 형성한다. 그다음 채널영역을 형성하기 위한 반도체층(34)이 보호되고 에칭스토퍼(37)상의 고농도반도체층(38)이 소정부분 노출되도록 상기 고농도반도체층(38)의 표면에 제 2 감광막패턴(39)을 형성한다.
제3(c)도를 참조하면, 상기 제 2 감광막패턴(39)에 의해 노출된 고농도 반도체층(38)과 반도체층(34)을 건식 또는 습식식각 방법으로 순차적으로 제거하며, 이때 상기 에칭스토퍼(37)상에 노출된 고농도반도체층(38)과 에칭스토퍼(37)의 상부를 동시에 제거되어 채널영역을 형성한 후, 상기 제 2 감광막패턴(39)을 제거한다. 이때 상기 에칭스토퍼(37)과 반도체층(34)에 비해 식각이 잘않되므로 에칭스토퍼(37)의 두께가 반도체층(34)의 두께보다 어느 정도 작아도 된다. 그다음 상기 구조의 전표면 도전층(40)을 형성한 후 상기 고농도반도체층(38)상의 도전층(40)이 보호되도록 제 3 감광막패턴(41)을 형성한다. 이때 상기 도전층(40)은 Mo, Cr, W, Ta, Al 또는 그들의 합금이나 또는 각각의 적층형으로 형성한다.
제3(d)도를 참조하면, 상기 제 3 감광막패턴(41)에 의해 노출된 도전층(40)을 습식식각 방법으로 제거하여 에칭스토퍼(37)를 중심으로 채널길이 L만큼 이격되어 있는 소오스전극(42)과 드레인전극(43)을 형성한다. 이때 상기 도전층(40)이 과식삭되어도 고농도반도체층(38)이 식각되지 않아 채널길이 L이나 채널폭 W는 변하지 않아 고농도반도체층(38)이 식각되지 않아 채널길이 L이나 채널폭 W는 변하지 않아 LCD 전체에 걸쳐 균일한 특성을 갖는 TFT가 형성된다. 또한 상기 고농도반도체층(38)과 도전층(40)이 접하는 부위가 모두 활용되므로 TFT의 신뢰성에 영향을 미치지 않는다. 그다음 상기 제 3 감광막패턴(41)을 제거한다.
상술한 바와 같이 이 발명은 LCD TFT의 제조방법에 있어서, 절연기판상에 게이트전극, 게이트절연막 반도체층, 에칭스토퍼 및 고농도반도체층을 형성한 후 채널영역으로 사용될 반도체층의 패턴공정시 채널영역 사이의 고농도반도체층까지 제거한 후 소오스 및 드레인전극을 형성한다.
따라서 이 발명은 에칭스토퍼형 TFT의 소오스 및 드레인전극을 구성하는 도전층과 고농도 반도체층의 실리사이드 형성을 방지하여 LCD TFT의 신뢰성을 향상시킬 수 있는 이점이 있다.
또한 이 발명은 도전층을 습식식각하여 소오스 및 드레인전극의 형성을 위한 습식식각 공정시 소오스 및 드레인 전극이 과식각(over etch)되어 도전층의 제거가 균일하게 이루어지지 않아도 TFT의 채널폭 W가 채널길이 L가 변화하지 않아 LCD의 화질을 균일하게 하여 LCD TFT의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (8)
- 유리재질의 투명한 절연기판상의 일측에 게이트전극을 형성하는 공정과, 상기 게이트절극 및 절연기판상에 게이트 절연막을 형성하는 공정과, 상기 게이트절연막의 표면에 반도체층을 형성하는 공정과, 상기 반도체층의 표면에 절연층을 형성한 후 상기 게이트전극상의 절연층을 남기고 나머지 절연층을 제거하여 에칭스토퍼를 형성하는 공정과, 상기 구조의 전표면에 불순물이 고농도로 도핑된 고농도반도체층을 형성하는 공정과 채널영역을 형성하기 위한 반도체층이 보호되고 에칭스토퍼상의 고농도반도체층이 소정부분 노출되도록 상기 고농도반도체층의 표면에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 의해 노출된 고농도반도체층과 반도체층을 순차적으로 제거하며 동시에 에칭스토퍼상의 고농도반도체층과 에칭스토퍼의 상부를 제거한 후 상기 감광막패턴을 제거하여 채널영역을 형성하는 공정과, 상기 구조의 전표면에 도전층을 혀엉하는 공정과, 상기 에칭스토퍼상의 고농도반도체층이 제거된 부분의 도전층을 제거하여 소오스전극 및 드레인전극을 형성하는 공정을 구비하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 게이트 전극을 Al, Cr 및 Ta으로 이루어지는 군에서 임의로 선택되는 하나의 도전물질로 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 게이트절연막을 산화규소 및 질화규소로 이루어진 군에서 임의로 선택되는 하나로 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 반도체층을 비정질규소, 다결정규소 및 수소화된 비정질규소로 이루어지는 군에서 임의로 선택되는 하나로 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 에칭스토퍼를 산화규소 및 질화규소로 이루어지는 군에서 임의로 선택되는 하나로 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 고농도반도체층을 비정질규소, 다결정규소 및 수소화된 비정질규소로 이루어지는 군에서 임의로 선택되는 하나로 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 도전층을 Al, Cr, Mo, W 및 Ta으로 이루어지는 군에서 임의로 선택되는 하나의 도전물질로 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 도전층의 식각공정을 습식식각 방법으로 행하는 액정표시장치의 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007979A KR950011024B1 (ko) | 1992-05-12 | 1992-05-12 | 액정표시장치의 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007979A KR950011024B1 (ko) | 1992-05-12 | 1992-05-12 | 액정표시장치의 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024147A KR930024147A (ko) | 1993-12-22 |
| KR950011024B1 true KR950011024B1 (ko) | 1995-09-27 |
Family
ID=19332967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920007979A KR950011024B1 (ko) | 1992-05-12 | 1992-05-12 | 액정표시장치의 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011024B1 (ko) |
-
1992
- 1992-05-12 KR KR1019920007979A patent/KR950011024B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024147A (ko) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204071B1 (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
| US7968886B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US5060036A (en) | Thin film transistor of active matrix liquid crystal display | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR0141774B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2008218960A (ja) | 薄膜トランジスタ装置、その製造方法、及び表示装置 | |
| KR100268007B1 (ko) | 액정표시소자 제조방법 | |
| JP2781706B2 (ja) | 半導体装置およびその作製方法 | |
| KR20100056649A (ko) | 어레이 기판 및 이의 제조방법 | |
| US6580127B1 (en) | High performance thin film transistor and active matrix process for flat panel displays | |
| US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
| WO1998027583A1 (en) | Electronic devices and their manufacture | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US6566173B1 (en) | Polycrystalline silicon thin film transistor and manufacturing method thereof | |
| KR950011024B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| CN113433747A (zh) | 阵列基板及制作方法、移动终端 | |
| US6391691B1 (en) | Method of fabricating a thin film transistor with metal source and drain electrodes by diffusing impurities from a semiconductor layer | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR0174032B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR100261680B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100269356B1 (ko) | 박막트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010807 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |