JPS6199369A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS6199369A JPS6199369A JP59220545A JP22054584A JPS6199369A JP S6199369 A JPS6199369 A JP S6199369A JP 59220545 A JP59220545 A JP 59220545A JP 22054584 A JP22054584 A JP 22054584A JP S6199369 A JPS6199369 A JP S6199369A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- polycrystalline silicon
- solid
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 abstract 2
- 239000002648 laminated material Substances 0.000 abstract 1
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 44
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体基板上に走査回路および光導電膜を積
層化した固体撮像素子に関するものである。
層化した固体撮像素子に関するものである。
従来技術と問題点
この種の積層型の固体撮像素子においては、光感度を高
めるために、非晶質シリコンによる光導電膜をＭＯＳ型
、 ＣａＯ型あるいはＢＢ［ｌ型゛の走査回路基板上に
積層させている。この場合、積層される非晶質シリコン
膜中に、走査回路基板上の電極端やコンタクトホール部
などの段差部にボイドやクラックなどの欠陥が発生しや
すい、これら欠陥が光導電層の画素間分離後に残ってい
ると、その欠陥部分が選択的にはやくエツチングされた
り、残存欠陥部分にリーク電流が流れて特性を著しく劣
化させる原因となる。
めるために、非晶質シリコンによる光導電膜をＭＯＳ型
、 ＣａＯ型あるいはＢＢ［ｌ型゛の走査回路基板上に
積層させている。この場合、積層される非晶質シリコン
膜中に、走査回路基板上の電極端やコンタクトホール部
などの段差部にボイドやクラックなどの欠陥が発生しや
すい、これら欠陥が光導電層の画素間分離後に残ってい
ると、その欠陥部分が選択的にはやくエツチングされた
り、残存欠陥部分にリーク電流が流れて特性を著しく劣
化させる原因となる。
また、このような欠陥を防止するためには下地層を平担
にする必要があるが、そのための平担化プロセス技術ば
困難であり、工程数増加に伴ないコストが嵩むことにな
る。
にする必要があるが、そのための平担化プロセス技術ば
困難であり、工程数増加に伴ないコストが嵩むことにな
る。
さらにまた、非晶質シリコン薄膜はグロー放電を利用し
たプラズマＣＶＤ法で形成することが多いが、その場合
、 ’ ｃｖｏ装置内のフレークなどにより非晶質シリ
コン薄膜にピンホールなどの欠陥が発生しやすい、また
ウェハー内、ウェハー間で膜質が不均一になる等の問題
を有しており、これがこの種固体撮像素子の歩留り向上
を阻んでいる。
たプラズマＣＶＤ法で形成することが多いが、その場合
、 ’ ｃｖｏ装置内のフレークなどにより非晶質シリ
コン薄膜にピンホールなどの欠陥が発生しやすい、また
ウェハー内、ウェハー間で膜質が不均一になる等の問題
を有しており、これがこの種固体撮像素子の歩留り向上
を阻んでいる。
発明の目的
そこで、本発明の目的は、上述した欠点を除１
去し、光導電膜に欠陥が発生しないように適切な材料の
積層を行って構成した固体撮像素子を提供することにあ
る。
去し、光導電膜に欠陥が発生しないように適切な材料の
積層を行って構成した固体撮像素子を提供することにあ
る。
発明の構成
かかる目的を達成するために、本発明は、複数の画素の
走査回路を設けた半導体基板上に光導電膜および透明電
極をこの順序で配置し、前記半導体基板上の複数の電極
と前記透明電極とにより前記複数の画素を限界するよう
にした固体撮像素子において、前記半導体基板上に多結
晶シリコン膜および非晶質シリコン膜をこの順序に配置
して前記光導電膜を形成したことを特徴とする。
走査回路を設けた半導体基板上に光導電膜および透明電
極をこの順序で配置し、前記半導体基板上の複数の電極
と前記透明電極とにより前記複数の画素を限界するよう
にした固体撮像素子において、前記半導体基板上に多結
晶シリコン膜および非晶質シリコン膜をこの順序に配置
して前記光導電膜を形成したことを特徴とする。
発明の実施例
以下に、図面を参照して本発明の詳細な説明する。
第１図は本発明固体撮像素子の一例を示し、ここで、１
００は走査回路基板、２００は光導電膜部分を示す、走
査回路基板１００は公知のいかなる形態であってもよく
、例えば、ＮＯＳ型素子、ＣＣＯあるいはＢＢＤで構成
できる。以下では、その−例として、ＭＯ３型素子によ
り走査回路基板、１００を構成し １て示す。
００は走査回路基板、２００は光導電膜部分を示す、走
査回路基板１００は公知のいかなる形態であってもよく
、例えば、ＮＯＳ型素子、ＣＣＯあるいはＢＢＤで構成
できる。以下では、その−例として、ＭＯ３型素子によ
り走査回路基板、１００を構成し １て示す。
すなわち、走査回路基板１００は、ソース１、ドレイン
２およびゲート３から成るＭＯＳ電界効果トランジスタ
を有し、各ＭＯＳ電界効果トランジスタ間をＳｉＯ□絶
縁層４で分離する。ゲート３はＰＳＧ （リンシリケー
トガラス）あるいは５ｉ０２による絶縁層５に埋め込ま
れている。６はドレイン２に接続された読出し電極であ
り、この電極６をＰＳＧあるいは５ｉ０２による態量絶
縁層７により覆って、その上に、ソース１に接続され１
画素を区画する電極８を配置する。
２およびゲート３から成るＭＯＳ電界効果トランジスタ
を有し、各ＭＯＳ電界効果トランジスタ間をＳｉＯ□絶
縁層４で分離する。ゲート３はＰＳＧ （リンシリケー
トガラス）あるいは５ｉ０２による絶縁層５に埋め込ま
れている。６はドレイン２に接続された読出し電極であ
り、この電極６をＰＳＧあるいは５ｉ０２による態量絶
縁層７により覆って、その上に、ソース１に接続され１
画素を区画する電極８を配置する。
光導電膜部分２００は、電極８を下地電極として、その
上に形成される０本発明では、下地電極８の上にまずス
テップカバレージのよい多結晶シリコン膜９を配置し、
この多結晶シリコン膜９の上に非晶質シリコン膜１０を
配置し、さらにこの非晶質シリコン膜ｌＯの上に透明電
極１１を配置する。
上に形成される０本発明では、下地電極８の上にまずス
テップカバレージのよい多結晶シリコン膜９を配置し、
この多結晶シリコン膜９の上に非晶質シリコン膜１０を
配置し、さらにこの非晶質シリコン膜ｌＯの上に透明電
極１１を配置する。
ここで、多結晶シリコン膜９は温度８００〜８０００Ｃ
でＣＶＤ法により形成することができる。従っＣｒ、Ｔ
ａなどの遷移金属）、あるいはＮｏ、Ｔｉなどの単一金
属を用いるが、Ａｎは用いることができない、多結晶シ
リコン膜９は、ノンドープでｎ形となっているが、ポロ
ンＢを添加してｉ形にしてもよい、その厚さは０．１〜
０．５ ｇｍとするのが好適である。非晶質シリコン膜
ｌＯはｐ形あるいはｐ＋形とする。
でＣＶＤ法により形成することができる。従っＣｒ、Ｔ
ａなどの遷移金属）、あるいはＮｏ、Ｔｉなどの単一金
属を用いるが、Ａｎは用いることができない、多結晶シ
リコン膜９は、ノンドープでｎ形となっているが、ポロ
ンＢを添加してｉ形にしてもよい、その厚さは０．１〜
０．５ ｇｍとするのが好適である。非晶質シリコン膜
ｌＯはｐ形あるいはｐ＋形とする。
以上の構成によれば、多結晶シリコン膜９はステップカ
バレージが良いので下地電極８の段差部で欠陥が発生せ
ず、素子特性の劣化が生じない。
バレージが良いので下地電極８の段差部で欠陥が発生せ
ず、素子特性の劣化が生じない。
なお、多結晶シリコン膜９は、一般に、比抵抗がｌＯ〜
１０２ΩＣＩＯ程度と低いので、画素間での混色や信号
のクロストークに起因する解像度劣化を起こしやすいが
、本例では、多結晶シリコンＩｔ！！ ９をＱ、５ ｐ
、ｍ以下に薄層化することによって、光導電膜を画素間
で分離することなく連続膜の型態で形成することができ
る。
１０２ΩＣＩＯ程度と低いので、画素間での混色や信号
のクロストークに起因する解像度劣化を起こしやすいが
、本例では、多結晶シリコンＩｔ！！ ９をＱ、５ ｐ
、ｍ以下に薄層化することによって、光導電膜を画素間
で分離することなく連続膜の型態で形成することができ
る。
第２図は本発明の第２実施例を示し１本例では１画素間
の分離を確実に行うために、光導電膜の画素間にチャネ
ルストッパを配置する。すなわち、第２図に示すように
、多結晶シリコン膜９の画素領域間にｐ＋形チャネルス
トッパ２０を埋め込む、かかるチャネルストッパ２０の
形成にあたっては、例えば、下地電極８上に厚さ０．１
〜５ル川程用に一様に多結晶シリコン膜９を形成した後
に、その上に画素領域に対応したレジストパタンを付着
して、多結晶シリコンＩＩＩ ９に対したボロンなど■
族原子のイオン注入を選択的に行い、画素領域間にｐ十
領域を形成する０次いで、６００〜８００°Ｃでアニー
ルを行ってかかるｐ＋領領域活性化してから、非晶質シ
リコン膜１０を厚さ５０〜５００ Ａ程度付着し、さら
にその上にＩＴＯｌ］ｆｉｌｌを付着する。本例では、
多結晶シリコン膜９の厚さは０．１〜５７ｚｍであるが
前記付着温度では膜中の欠陥はなくステップカバレージ
が良く、更に積層すべき非晶質シリコンの膜厚は５０〜
５００人と薄いため、非晶質シリコンＩＩＩＩＯ内に欠
陥が略々発生しない。
の分離を確実に行うために、光導電膜の画素間にチャネ
ルストッパを配置する。すなわち、第２図に示すように
、多結晶シリコン膜９の画素領域間にｐ＋形チャネルス
トッパ２０を埋め込む、かかるチャネルストッパ２０の
形成にあたっては、例えば、下地電極８上に厚さ０．１
〜５ル川程用に一様に多結晶シリコン膜９を形成した後
に、その上に画素領域に対応したレジストパタンを付着
して、多結晶シリコンＩＩＩ ９に対したボロンなど■
族原子のイオン注入を選択的に行い、画素領域間にｐ十
領域を形成する０次いで、６００〜８００°Ｃでアニー
ルを行ってかかるｐ＋領領域活性化してから、非晶質シ
リコン膜１０を厚さ５０〜５００ Ａ程度付着し、さら
にその上にＩＴＯｌ］ｆｉｌｌを付着する。本例では、
多結晶シリコン膜９の厚さは０．１〜５７ｚｍであるが
前記付着温度では膜中の欠陥はなくステップカバレージ
が良く、更に積層すべき非晶質シリコンの膜厚は５０〜
５００人と薄いため、非晶質シリコンＩＩＩＩＯ内に欠
陥が略々発生しない。
画素間分離を行うようにした本発明の他の実施例を第３
図に示す０本例では、下地電極８上に多結晶シリコン膜
９および非晶質シリコン膜ｌＯを配置した後に、画素領
域の間にニー、チングにより溝（トレンチ）３０を形成
して画素を分離し、そのトレンチ３０にＳｉ Ｎ４や５
ｉ０２などの絶縁物３１を埋め込み、ついで、透明電極
１１を形成する。本例では、トレンチ３０に絶縁物を埋
め込むことにより更に画素間分離を完全にしたものであ
り、前記第２の実施例と同様に、非晶質シリコン膜１０
内に欠陥がほとんど発生しない。
図に示す０本例では、下地電極８上に多結晶シリコン膜
９および非晶質シリコン膜ｌＯを配置した後に、画素領
域の間にニー、チングにより溝（トレンチ）３０を形成
して画素を分離し、そのトレンチ３０にＳｉ Ｎ４や５
ｉ０２などの絶縁物３１を埋め込み、ついで、透明電極
１１を形成する。本例では、トレンチ３０に絶縁物を埋
め込むことにより更に画素間分離を完全にしたものであ
り、前記第２の実施例と同様に、非晶質シリコン膜１０
内に欠陥がほとんど発生しない。
発明の効果
以上から明らかなように、本発明では、下地電極の上に
直接に非晶質シリコン膜を形成せず、ステップカバレー
ジの良好な多結晶シリコン膜を形成し、その上に非晶質
シリコン膜を形成するので、下地電極の段差部でも多結
晶シリコン及び非晶質シリコン膜中に欠陥が発生せず、
素子特性の劣化を防止できる。し□かも、多結晶シリコ
ン膜形成は非晶質シリコン膜形成に比べて粉フレークな
ｌどの発生が少なく素子製造の歩留り向上に
も寄与する。
直接に非晶質シリコン膜を形成せず、ステップカバレー
ジの良好な多結晶シリコン膜を形成し、その上に非晶質
シリコン膜を形成するので、下地電極の段差部でも多結
晶シリコン及び非晶質シリコン膜中に欠陥が発生せず、
素子特性の劣化を防止できる。し□かも、多結晶シリコ
ン膜形成は非晶質シリコン膜形成に比べて粉フレークな
ｌどの発生が少なく素子製造の歩留り向上に
も寄与する。
第１図は本発明の第１実施例を示す断面図、第２図は本
発明の第２実施例を示す断面図、第３図は本発明の第３
実施例を示す断面図である。 １００・・・走査回路基板、 １・・・ソース、 ２・・・ドレイン。 ３・・・ゲート、 ４・・・５１０２絶縁層、 ５・・・ＰＳＧまたはＳｉＯ□絶縁層、６・・・読出し
電極、 ７・・・ＰＳＧまたは５ｉ０２絶縁層、８・・・下地電
極、 ２００・・・光導電膜部分、 ９・・・多結晶シリコン膜、 １０・・・非晶質シリコン膜、 １１・・・ＩＴＯ透明電極、 ２０・・・チャネルスト−／パ、 ３０・・・トレンチ。 手続補正書 昭和８０年１月８日 特許庁長官 志 賀 学 殿 １、事件の表示 特願昭５９−２２０５４５号 ２）発明の名称 固体撮像素子 ３、補正をする者 事件との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 ６、補正の対象 明細書のｒ３、発明の詳細な説明」の欄７、補正の内容 １− 明細１第８Ｕｆｆｉ３行ＩＪノ’Ｓｉ Ｌ、ヲ
’５ｉａＮａ ニ訂正する。 ２）同第８頁第３行目の「絶縁物３１を」の後に次の文
を挿入する。 ｒｃｖｏ法あるいはプラズマＣＶＤ法
による膜堆積、熱酸化等により」以 北
発明の第２実施例を示す断面図、第３図は本発明の第３
実施例を示す断面図である。 １００・・・走査回路基板、 １・・・ソース、 ２・・・ドレイン。 ３・・・ゲート、 ４・・・５１０２絶縁層、 ５・・・ＰＳＧまたはＳｉＯ□絶縁層、６・・・読出し
電極、 ７・・・ＰＳＧまたは５ｉ０２絶縁層、８・・・下地電
極、 ２００・・・光導電膜部分、 ９・・・多結晶シリコン膜、 １０・・・非晶質シリコン膜、 １１・・・ＩＴＯ透明電極、 ２０・・・チャネルスト−／パ、 ３０・・・トレンチ。 手続補正書 昭和８０年１月８日 特許庁長官 志 賀 学 殿 １、事件の表示 特願昭５９−２２０５４５号 ２）発明の名称 固体撮像素子 ３、補正をする者 事件との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 ６、補正の対象 明細書のｒ３、発明の詳細な説明」の欄７、補正の内容 １− 明細１第８Ｕｆｆｉ３行ＩＪノ’Ｓｉ Ｌ、ヲ
’５ｉａＮａ ニ訂正する。 ２）同第８頁第３行目の「絶縁物３１を」の後に次の文
を挿入する。 ｒｃｖｏ法あるいはプラズマＣＶＤ法
による膜堆積、熱酸化等により」以 北
Claims (1)
- 【特許請求の範囲】 １）複数の画素の走査回路を設けた半導体基板上に光導
電膜および透明電極をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極とにより前記複数の画
素を区画するようにした固体撮像素子において、前記半
導体基板上に多結晶シリコン膜および非晶質シリコン膜
をこの順序に配置して前記光導電膜を形成したことを特
徴とする固体撮像素子。 ２）特許請求の範囲第１項に記載の固体撮像素子におい
て、前記多結晶シリコン膜の膜厚を０．１〜０．５μｍ
としたことを特徴とする固体撮像素子。 ３）特許請求の範囲第１項に記載の固体撮像素子におい
て、前記多結晶シリコン膜の膜厚を０．１〜５μｍとし
、前記複数の画素の画素間にチャネルストッパを配置し
たことを特徴とする固体撮像素子。 ４）特許請求の範囲第１項に記載の固体撮像素子におい
て、前記多結晶シリコン膜の膜厚を０．１〜５μｍとし
、前記複数の画素の画素間に溝を形成したことを特徴と
する固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220545A JPS6199369A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子 |
| US06/790,014 US4739384A (en) | 1984-10-22 | 1985-10-22 | Solid-state imaging device with polycrystalline film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220545A JPS6199369A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199369A true JPS6199369A (ja) | 1986-05-17 |
Family
ID=16752667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220545A Pending JPS6199369A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4739384A (ja) |
| JP (1) | JPS6199369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156174A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122268A (ja) * | 1985-11-22 | 1987-06-03 | Fuji Photo Film Co Ltd | 固体撮像素子 |
| US5182624A (en) * | 1990-08-08 | 1993-01-26 | Minnesota Mining And Manufacturing Company | Solid state electromagnetic radiation detector fet array |
| US5273910A (en) * | 1990-08-08 | 1993-12-28 | Minnesota Mining And Manufacturing Company | Method of making a solid state electromagnetic radiation detector |
| KR930020669A (ko) * | 1992-03-04 | 1993-10-20 | 김광호 | 고집적 반도체장치 및 그 제조방법 |
| JP3881039B2 (ja) * | 1993-11-12 | 2007-02-14 | ゼロックス コーポレイション | 超鋭敏センサアレー |
| US6051867A (en) * | 1999-05-06 | 2000-04-18 | Hewlett-Packard Company | Interlayer dielectric for passivation of an elevated integrated circuit sensor structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033342B2 (ja) * | 1979-06-04 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
| DE2938260A1 (de) * | 1979-09-21 | 1981-03-26 | Messerschmitt-Bölkow-Blohm GmbH, 8000 München | Halbleiterbauelement fuer die umsetzung von licht in elektrische energie |
| JPS5713777A (en) * | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| JPS59108457A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 固体撮像素子 |
-
1984
- 1984-10-22 JP JP59220545A patent/JPS6199369A/ja active Pending
-
1985
- 1985-10-22 US US06/790,014 patent/US4739384A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156174A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
| JP2014209530A (ja) * | 2013-03-29 | 2014-11-06 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
| US9559148B2 (en) | 2013-03-29 | 2017-01-31 | Fujifilm Corporation | Solid-state imaging device and imaging apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US4739384A (en) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4735908A (en) | Process for fabricating solid-state imaging device | |
| JP2010225735A (ja) | フォトセンサー及びその製造方法 | |
| KR20090024090A (ko) | 포토센서 및 ｘ선 촬상장치 | |
| TW200407960A (en) | Method of forming a liquid crystal display | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| JP3735682B2 (ja) | Ｘ線検出器の製造方法 | |
| JPS62122268A (ja) | 固体撮像素子 | |
| JP3106566B2 (ja) | 液晶表示装置および製造方法 | |
| JP2008251609A (ja) | フォトセンサーおよびその製造方法 | |
| JPS6199369A (ja) | 固体撮像素子 | |
| JPH10107244A (ja) | 固体撮像素子およびその製造方法 | |
| JP2008251610A (ja) | フォトセンサーおよびその製造方法 | |
| JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
| JPH114821A (ja) | Ｘ線診断装置 | |
| JPS6286854A (ja) | 固体撮像素子およびその製造方法 | |
| JP2011228733A (ja) | フォトセンサー及びその製造方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7064017B2 (en) | Method of forming a CMOS transistor | |
| JPS61133658A (ja) | 固体撮像素子およびその製造方法 | |
| JPS61198774A (ja) | 固体撮像装置およびその製造方法 | |
| JPH10229195A (ja) | 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法 | |
| JPH0456273A (ja) | 固体撮像装置 | |
| JPS61136263A (ja) | 固体撮像素子およびその製造方法 | |
| TW591318B (en) | Method of forming a liquid crystal display | |
| JPS61136262A (ja) | 固体撮像素子およびその製造方法 |