JPH10107244A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JPH10107244A JPH10107244A JP8262142A JP26214296A JPH10107244A JP H10107244 A JPH10107244 A JP H10107244A JP 8262142 A JP8262142 A JP 8262142A JP 26214296 A JP26214296 A JP 26214296A JP H10107244 A JPH10107244 A JP H10107244A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- transfer electrode
- solid
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】ＣＣＤ型固体撮像素子の遮光膜とシリコン基板
間からの光の漏れ込みを減らし、スミヤ特性を向上す
る。 【解決手段】転送電極１１０と同一パターンの酸化膜１
１１とパターン周囲を覆う酸化膜側壁１１２とで転送電
極１１０と遮光膜１１３の絶縁を保つ。このためＮ型受
光領域１０３と遮光膜１１３との距離を縮められ、光が
電荷転送領域１０４に漏れ込む量が減り、スミア特性を
向上できる。
間からの光の漏れ込みを減らし、スミヤ特性を向上す
る。 【解決手段】転送電極１１０と同一パターンの酸化膜１
１１とパターン周囲を覆う酸化膜側壁１１２とで転送電
極１１０と遮光膜１１３の絶縁を保つ。このためＮ型受
光領域１０３と遮光膜１１３との距離を縮められ、光が
電荷転送領域１０４に漏れ込む量が減り、スミア特性を
向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像素子および
その製造方法に関し、特に低スミヤ特性をもつＣＣＤ型
固体撮像素子およびその製造方法に関する。
その製造方法に関し、特に低スミヤ特性をもつＣＣＤ型
固体撮像素子およびその製造方法に関する。
【０００２】
【従来の技術】ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ
Ｄｅｖｉｃｅ）型固体撮像素子としては、撮像画面内
に高輝度の被写体があると、そこにスミアと称する偽信
号が発生する現象がある。このスミア信号を減少させる
ための回路として、特開平７―１６１９５７号公報に示
されたものがある。これは、図１１に示すように、Ｎ型
半導体基板１表面にＰウェル層２と受光部のＮ型不純物
層３と電荷転送部のＮウェル層４と素子分離用のＰ＋不
純物層を有し、電荷転送部のＮウェル４の上にはゲート
絶縁膜６を介して多結晶シリコンゲート電極７が形成さ
れ、この多結晶シリコンゲート電極７の上部および側壁
部と、受光部のＮ型不純物層３上にシリコン酸化膜８が
形成され、このシリコン酸化膜８の表面にはＣＶＤ酸化
膜９が形成され、さらに多結晶シリコンゲート電極７上
方にシリコン酸化膜８、ＣＶＤ酸化膜９を介してアルミ
ニウムなどの遮光膜１０が形成され、ＣＶＤ絶縁膜から
なる表面保護膜１１が全面に形成されている。
Ｄｅｖｉｃｅ）型固体撮像素子としては、撮像画面内
に高輝度の被写体があると、そこにスミアと称する偽信
号が発生する現象がある。このスミア信号を減少させる
ための回路として、特開平７―１６１９５７号公報に示
されたものがある。これは、図１１に示すように、Ｎ型
半導体基板１表面にＰウェル層２と受光部のＮ型不純物
層３と電荷転送部のＮウェル層４と素子分離用のＰ＋不
純物層を有し、電荷転送部のＮウェル４の上にはゲート
絶縁膜６を介して多結晶シリコンゲート電極７が形成さ
れ、この多結晶シリコンゲート電極７の上部および側壁
部と、受光部のＮ型不純物層３上にシリコン酸化膜８が
形成され、このシリコン酸化膜８の表面にはＣＶＤ酸化
膜９が形成され、さらに多結晶シリコンゲート電極７上
方にシリコン酸化膜８、ＣＶＤ酸化膜９を介してアルミ
ニウムなどの遮光膜１０が形成され、ＣＶＤ絶縁膜から
なる表面保護膜１１が全面に形成されている。
【０００３】この固体撮像素子は、受光部のＮ型不純物
層３に入射する光のうち、特に斜めからの入射光１２
が、Ｎ型不純物層３の表面と遮光膜１０との間で反射を
繰返し、電荷転送部のＮウェル層４に入り、そこで光電
変換された電荷が偽信号となって、本来の信号に加算さ
れるものである。この偽信号はＮウェル層４を転送され
る信号電荷群の全てに重畳されるため、スミア信号が縦
線となって画面上に現れることになる。
層３に入射する光のうち、特に斜めからの入射光１２
が、Ｎ型不純物層３の表面と遮光膜１０との間で反射を
繰返し、電荷転送部のＮウェル層４に入り、そこで光電
変換された電荷が偽信号となって、本来の信号に加算さ
れるものである。この偽信号はＮウェル層４を転送され
る信号電荷群の全てに重畳されるため、スミア信号が縦
線となって画面上に現れることになる。
【０００４】このスミヤを減少させるための構造が、図
１２（ａ）（ｂ）に示される。この固体撮像素子は、Ｎ
型半導体基板１表面にＰウェル層２と受光部のＮ型不純
物層３と電荷転送部のＮウェル層４と素子分離用のＰ＋
不純物層を有し、電荷転送部のＮウェル４の上にはゲー
ト絶縁膜６を介して多結晶シリコンゲート電極７が形成
され、多結晶シリコンゲート電極７の上部および側壁部
にはそれぞれ第１のシリコン窒化膜１３ａと第２のシリ
コン窒化膜１３ｂで被覆されている。受光部のＮ型不純
物層３上にシリコン酸化膜８が形成され、このシリコン
酸化膜８の表面および第１，第２のシリコン酸化膜１３
ａ，１３ｂの表面を覆ってＣＶＤ酸化膜（第２の絶縁
膜）９が形成されている。そして多結晶シリコンゲート
電極７上方にＣＶＤ酸化膜９を介してアルミニウムなど
の遮光膜１０が形成され、ＣＶＤ絶縁膜からなる表面保
護膜１１が全面に形成されている。
１２（ａ）（ｂ）に示される。この固体撮像素子は、Ｎ
型半導体基板１表面にＰウェル層２と受光部のＮ型不純
物層３と電荷転送部のＮウェル層４と素子分離用のＰ＋
不純物層を有し、電荷転送部のＮウェル４の上にはゲー
ト絶縁膜６を介して多結晶シリコンゲート電極７が形成
され、多結晶シリコンゲート電極７の上部および側壁部
にはそれぞれ第１のシリコン窒化膜１３ａと第２のシリ
コン窒化膜１３ｂで被覆されている。受光部のＮ型不純
物層３上にシリコン酸化膜８が形成され、このシリコン
酸化膜８の表面および第１，第２のシリコン酸化膜１３
ａ，１３ｂの表面を覆ってＣＶＤ酸化膜（第２の絶縁
膜）９が形成されている。そして多結晶シリコンゲート
電極７上方にＣＶＤ酸化膜９を介してアルミニウムなど
の遮光膜１０が形成され、ＣＶＤ絶縁膜からなる表面保
護膜１１が全面に形成されている。
【０００５】この構造の素子の製造方法は、次のように
なる。まず、図１２（ａ）（ｂ）に示すように、多結晶
シリコン転送電極７となる多結晶シリコン膜およびつぎ
にシリコン窒化膜１３ａを堆積した後にホトレジストを
マスクに多結晶シリコンおよびシリコン窒化膜１３ａを
パターニングする。つぎにシリコン窒化膜１３ｂを堆積
した後エッチバックを行い、多結晶シリコン転送電極７
およびシリコン窒化膜１３ａの側壁部のみに残す。ＣＣ
Ｄ型固体撮像素子には、最低２層の多結晶シリコン転送
電極を有するため、上記のシリコン窒化膜形成作業は最
低２回行う必要がある。
なる。まず、図１２（ａ）（ｂ）に示すように、多結晶
シリコン転送電極７となる多結晶シリコン膜およびつぎ
にシリコン窒化膜１３ａを堆積した後にホトレジストを
マスクに多結晶シリコンおよびシリコン窒化膜１３ａを
パターニングする。つぎにシリコン窒化膜１３ｂを堆積
した後エッチバックを行い、多結晶シリコン転送電極７
およびシリコン窒化膜１３ａの側壁部のみに残す。ＣＣ
Ｄ型固体撮像素子には、最低２層の多結晶シリコン転送
電極を有するため、上記のシリコン窒化膜形成作業は最
低２回行う必要がある。
【０００６】図１２（ｂ）において、転送電極７の上部
及び側壁部が光吸収膜であるシリコン窒化膜１３ａ，１
３ｂにより被覆されているためも斜めから入射し受光部
で反射した反射光１２が第２の絶縁膜９を通過してシリ
コン窒化膜１３ａ，１３ｂに達しても、シリコン窒化膜
で吸収されるため、電荷転送部のＮウェル層４への光の
洩れ込み少なくなり、スミアが改善される。
及び側壁部が光吸収膜であるシリコン窒化膜１３ａ，１
３ｂにより被覆されているためも斜めから入射し受光部
で反射した反射光１２が第２の絶縁膜９を通過してシリ
コン窒化膜１３ａ，１３ｂに達しても、シリコン窒化膜
で吸収されるため、電荷転送部のＮウェル層４への光の
洩れ込み少なくなり、スミアが改善される。
【０００７】
【発明が解決しようとする課題】上述した従来の技術で
は、製造工程数が多く、製造コスト高いという問題があ
る。すなわち、ＣＣＤ型固体撮像素子には最低２層の多
結晶シリコンの転送電極が必要である。このため２層の
多結晶シリコンの転送電極それぞれに２つのシリコン窒
化膜堆積、およびエッチバックの工程が必要であり、工
程数が増加する。
は、製造工程数が多く、製造コスト高いという問題があ
る。すなわち、ＣＣＤ型固体撮像素子には最低２層の多
結晶シリコンの転送電極が必要である。このため２層の
多結晶シリコンの転送電極それぞれに２つのシリコン窒
化膜堆積、およびエッチバックの工程が必要であり、工
程数が増加する。
【０００８】また、窒化膜１３ｂをエッチバックしたと
きエッチング速度のばらつきにより、エッチング後のゲ
ート絶縁膜６の膜厚がばらつき、チャネル電位等が不安
定になり電荷転送を行う上で支障きたす問題がある。こ
れは、シリコン窒化膜は光吸収性があるため、受光部の
Ｎ型不純物層３の上部のシリコン窒化膜１３ｂを完全に
除去する必要がある。このためエッチバックを行ったと
きに、エッチング速度のバラつきがあっても、Ｎ型不純
物層３の上部のシリコン窒化膜１３ｂを完全に除去でき
るように、オーバーエッチを行う必要がある。このため
ゲート絶縁膜６はエッチングにより膜厚が減ってしま
う。そのためゲート絶縁膜６の膜厚は変動しやすく、こ
の上層の多結晶シリコン転送電極を形成した場合、チャ
ネル電位が変動するからである。
きエッチング速度のばらつきにより、エッチング後のゲ
ート絶縁膜６の膜厚がばらつき、チャネル電位等が不安
定になり電荷転送を行う上で支障きたす問題がある。こ
れは、シリコン窒化膜は光吸収性があるため、受光部の
Ｎ型不純物層３の上部のシリコン窒化膜１３ｂを完全に
除去する必要がある。このためエッチバックを行ったと
きに、エッチング速度のバラつきがあっても、Ｎ型不純
物層３の上部のシリコン窒化膜１３ｂを完全に除去でき
るように、オーバーエッチを行う必要がある。このため
ゲート絶縁膜６はエッチングにより膜厚が減ってしま
う。そのためゲート絶縁膜６の膜厚は変動しやすく、こ
の上層の多結晶シリコン転送電極を形成した場合、チャ
ネル電位が変動するからである。
【０００９】本発明の目的は、遮光膜端部とＮ型受光領
域間の短距離化によりスミヤの低減を図り、さらに工程
数を低減して生産性向上を上げた固体撮像素子およびそ
の製造方法を提供することにある。
域間の短距離化によりスミヤの低減を図り、さらに工程
数を低減して生産性向上を上げた固体撮像素子およびそ
の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の固体撮像素子の
構成は、半導体基板の表面部に設けられたチャネル領域
上に第１の絶縁膜を介して複数の電荷転送電極が電荷転
送方向に沿って狭い間隔を隔てて配列された固体撮像素
子において、一部または全部の前記電荷転送電極上にこ
れら電荷転送電極と同一パターンの第３の絶縁膜を設
け、少なくとも前記一部または全部の電荷転送電極およ
び前記第３の絶縁膜の側壁部の周囲には第４の絶縁膜を
設け、少なくとも前記チャネル領域上に位置する前記第
３の絶縁膜の上に遮光膜を設け、この遮光膜は前記第４
の絶縁膜の側壁部を覆っていることを特徴とする。
構成は、半導体基板の表面部に設けられたチャネル領域
上に第１の絶縁膜を介して複数の電荷転送電極が電荷転
送方向に沿って狭い間隔を隔てて配列された固体撮像素
子において、一部または全部の前記電荷転送電極上にこ
れら電荷転送電極と同一パターンの第３の絶縁膜を設
け、少なくとも前記一部または全部の電荷転送電極およ
び前記第３の絶縁膜の側壁部の周囲には第４の絶縁膜を
設け、少なくとも前記チャネル領域上に位置する前記第
３の絶縁膜の上に遮光膜を設け、この遮光膜は前記第４
の絶縁膜の側壁部を覆っていることを特徴とする。
【００１１】また本発明において、前記転送電極上およ
び前記転送電極により囲まれた受光部上にも前記第４の
絶縁膜を有し、前記転送電極上および前記転送電極によ
り囲まれた受光部上の部分の前記第４の絶縁膜の厚さは
前記前記電荷転送電極および前記第３の絶縁膜の側壁部
における第４の絶縁膜の横方向の厚さに比べ薄いことが
できる。
び前記転送電極により囲まれた受光部上にも前記第４の
絶縁膜を有し、前記転送電極上および前記転送電極によ
り囲まれた受光部上の部分の前記第４の絶縁膜の厚さは
前記前記電荷転送電極および前記第３の絶縁膜の側壁部
における第４の絶縁膜の横方向の厚さに比べ薄いことが
できる。
【００１２】また、本発明の他の固体撮像素子として、
半導体基板の表面部に設けられたチャネル領域上に第１
の絶縁膜を設け、この第１の絶縁膜上に１組の第１の電
荷転送電極とこの電荷転送電極を覆う第２の絶縁膜とを
設け、前記第１の絶縁膜の上に第２の転送電極を設け、
この第２の転送電極の上にこの第２の転送電極と同一パ
ターンの第３の絶縁膜を設け、少なくとも前記第２の転
送電極および前記第３の絶縁膜の側壁部周囲に第４の絶
縁膜を設け、少なくとも前記チャネル領域上に位置する
前記第３の絶縁膜の上に遮光膜を設け、この遮光膜が前
記第４の絶縁膜の側壁部を覆っていることを特徴とす
る。
半導体基板の表面部に設けられたチャネル領域上に第１
の絶縁膜を設け、この第１の絶縁膜上に１組の第１の電
荷転送電極とこの電荷転送電極を覆う第２の絶縁膜とを
設け、前記第１の絶縁膜の上に第２の転送電極を設け、
この第２の転送電極の上にこの第２の転送電極と同一パ
ターンの第３の絶縁膜を設け、少なくとも前記第２の転
送電極および前記第３の絶縁膜の側壁部周囲に第４の絶
縁膜を設け、少なくとも前記チャネル領域上に位置する
前記第３の絶縁膜の上に遮光膜を設け、この遮光膜が前
記第４の絶縁膜の側壁部を覆っていることを特徴とす
る。
【００１３】本発明の固体撮像素子の製造方法の構成
は、第１導電型の半導体基板の表面部に第２導電型の不
純物を導入しチャネル領域を形成する工程と、前記チャ
ネル領域を含む前記半導体基板全面に第１の絶縁膜を形
成する工程と、この第１の絶縁膜上に第２の転送電極と
なる導電体と前記第３の絶縁膜とをパターニングする工
程と、全面に第４の絶縁膜を堆積する工程と、前記第４
の絶縁膜を少なくとも前記第２の転送電極と前記第３の
絶縁膜の側壁部を残しエッチバックする工程と、前記第
２の転送電極と前記第３の絶縁膜上に遮光膜を形成する
工程とを有することを特徴とする。
は、第１導電型の半導体基板の表面部に第２導電型の不
純物を導入しチャネル領域を形成する工程と、前記チャ
ネル領域を含む前記半導体基板全面に第１の絶縁膜を形
成する工程と、この第１の絶縁膜上に第２の転送電極と
なる導電体と前記第３の絶縁膜とをパターニングする工
程と、全面に第４の絶縁膜を堆積する工程と、前記第４
の絶縁膜を少なくとも前記第２の転送電極と前記第３の
絶縁膜の側壁部を残しエッチバックする工程と、前記第
２の転送電極と前記第３の絶縁膜上に遮光膜を形成する
工程とを有することを特徴とする。
【００１４】また、その製造方法として、第１の絶縁膜
を形成後に、この第１の絶縁膜上に第２の転送電極とな
る導電体と前記第３の絶縁膜とを堆積する工程を含むこ
とができる。
を形成後に、この第１の絶縁膜上に第２の転送電極とな
る導電体と前記第３の絶縁膜とを堆積する工程を含むこ
とができる。
【００１５】また本発明の他の製造方法として、第１導
電型の半導体基板の表面部に第２導電型の不純物を導入
しチャネル領域を形成する工程と、前記チャネル領域を
含む前記半導体基板全面に第１の絶縁膜と第５の絶縁膜
とを形成する工程と、前記第１の絶縁膜上に第２の転送
電極となる導電体と前記第３の絶縁膜と第６の絶縁膜と
を堆積する工程と、前記第２の転送電極となる導電体と
前記第３の絶縁膜と前記第６の絶縁膜とをパターニング
する工程と、全面に第４の絶縁膜を堆積する工程と、前
記第４の絶縁膜を、前記第５の絶縁膜および前記第６の
絶縁膜が露出するまでエッチバックをする工程と、露出
した前記第５の絶縁膜および前記第６の絶縁膜をエッチ
ング除去する工程と、前記第２の転送電極と前記第３の
絶縁膜上に遮光膜を形成する工程とが含まれることを特
徴とする。
電型の半導体基板の表面部に第２導電型の不純物を導入
しチャネル領域を形成する工程と、前記チャネル領域を
含む前記半導体基板全面に第１の絶縁膜と第５の絶縁膜
とを形成する工程と、前記第１の絶縁膜上に第２の転送
電極となる導電体と前記第３の絶縁膜と第６の絶縁膜と
を堆積する工程と、前記第２の転送電極となる導電体と
前記第３の絶縁膜と前記第６の絶縁膜とをパターニング
する工程と、全面に第４の絶縁膜を堆積する工程と、前
記第４の絶縁膜を、前記第５の絶縁膜および前記第６の
絶縁膜が露出するまでエッチバックをする工程と、露出
した前記第５の絶縁膜および前記第６の絶縁膜をエッチ
ング除去する工程と、前記第２の転送電極と前記第３の
絶縁膜上に遮光膜を形成する工程とが含まれることを特
徴とする。
【００１６】また、その製造方法において、第１の絶縁
膜，第３の絶縁膜および第４の絶縁膜とがシリコン酸化
膜で、第５の絶縁膜と第６の絶縁膜とがシリコン窒化膜
であることができる。
膜，第３の絶縁膜および第４の絶縁膜とがシリコン酸化
膜で、第５の絶縁膜と第６の絶縁膜とがシリコン窒化膜
であることができる。
【００１７】この発明の構成によれば、転送電極（１１
０または１１４）の上にシリコン酸化膜１１１を有し、
さらに転送電極周囲にシリコン酸化膜１１２を有してい
るので、これだけで転送電極（１１０または１１４）と
遮光膜１１３間の絶縁は保たれまた寄生容量は小さくな
り、そのため従来技術のようにこの上にシリコン酸化膜
９を形成することが不要となり、Ｎ型受光領域１０３と
遮光膜１１３の間にはシリコン酸化膜１０６とシリコン
酸化膜１１２のみとなるため、遮光膜１１３とＮ型受光
領域１０３との距離が短かく、斜めから入射してきた光
が直接ナ轍拇樵w領域１０４に入りにくくなっている。
このためスミヤの少ない固体撮像素子が得られる。
０または１１４）の上にシリコン酸化膜１１１を有し、
さらに転送電極周囲にシリコン酸化膜１１２を有してい
るので、これだけで転送電極（１１０または１１４）と
遮光膜１１３間の絶縁は保たれまた寄生容量は小さくな
り、そのため従来技術のようにこの上にシリコン酸化膜
９を形成することが不要となり、Ｎ型受光領域１０３と
遮光膜１１３の間にはシリコン酸化膜１０６とシリコン
酸化膜１１２のみとなるため、遮光膜１１３とＮ型受光
領域１０３との距離が短かく、斜めから入射してきた光
が直接ナ轍拇樵w領域１０４に入りにくくなっている。
このためスミヤの少ない固体撮像素子が得られる。
【００１８】
【発明の実施の形態】図１は本発明の固体撮像素子の一
実施形態の平面図、図２（ａ）（ｂ）は図１のＡ−Ａ’
部分およびＢ−Ｂ’部分の断面図を示す。また図３
（ａ）（ｂ）図４（ａ）（ｂ）は図２の途中工程の断面
図である。本実施形態の固体撮像素子は、図に示すよう
に、第１の絶縁膜であるシリコン酸化膜１０６とシリコ
ン酸化膜１０７上に第１転送電極１０８を有し、第１転
送電極１０８を包囲して第２の絶縁膜であるシリコン酸
化膜１０９を有し、同一パターンの第２転送電極１１０
および第３の絶縁膜であるシリコン酸化膜１１１を有
し、シリコン酸化膜１１１を含むウェハ全面に第４の絶
縁膜であるシリコン酸化膜１１２を有する。シリコン酸
化膜１１２は少なくとも第２転送電極１１０とシリコン
酸化膜１１１の側壁部分に存在し、またシリコン酸化膜
１１２のシリコン酸化膜１１１上およびＮ型受光領域１
０３上での膜厚は、第２転送電極１１０とシリコン酸化
膜１１１の側壁部分の横方向の膜厚に比べ薄いか又は存
在しない。また遮光膜１１３は第２転送電極１１０およ
びシリコン酸化膜１１１の上方および側面を覆ってい
る。
実施形態の平面図、図２（ａ）（ｂ）は図１のＡ−Ａ’
部分およびＢ−Ｂ’部分の断面図を示す。また図３
（ａ）（ｂ）図４（ａ）（ｂ）は図２の途中工程の断面
図である。本実施形態の固体撮像素子は、図に示すよう
に、第１の絶縁膜であるシリコン酸化膜１０６とシリコ
ン酸化膜１０７上に第１転送電極１０８を有し、第１転
送電極１０８を包囲して第２の絶縁膜であるシリコン酸
化膜１０９を有し、同一パターンの第２転送電極１１０
および第３の絶縁膜であるシリコン酸化膜１１１を有
し、シリコン酸化膜１１１を含むウェハ全面に第４の絶
縁膜であるシリコン酸化膜１１２を有する。シリコン酸
化膜１１２は少なくとも第２転送電極１１０とシリコン
酸化膜１１１の側壁部分に存在し、またシリコン酸化膜
１１２のシリコン酸化膜１１１上およびＮ型受光領域１
０３上での膜厚は、第２転送電極１１０とシリコン酸化
膜１１１の側壁部分の横方向の膜厚に比べ薄いか又は存
在しない。また遮光膜１１３は第２転送電極１１０およ
びシリコン酸化膜１１１の上方および側面を覆ってい
る。
【００１９】次に本実施形態の固体撮像素子の製造方法
を図１〜４を参照しながら工程順に説明する。まずＮ型
シリコン基板上１０１の表面にＰウェル１０２，Ｎ型受
光領域１０３，電荷転送領域１０４，素子分離領域１０
５を形成する。これらはそれぞれホトレジストをマスク
にイオン注入をおこない、熱処理により所定のプロファ
イルにすればよい。
を図１〜４を参照しながら工程順に説明する。まずＮ型
シリコン基板上１０１の表面にＰウェル１０２，Ｎ型受
光領域１０３，電荷転送領域１０４，素子分離領域１０
５を形成する。これらはそれぞれホトレジストをマスク
にイオン注入をおこない、熱処理により所定のプロファ
イルにすればよい。
【００２０】次に全面に膜厚が例えば５０ｎｍのシリコ
ン酸化膜１０６と膜厚が例えば２０ｎｍのシリコン窒化
膜１０７の二層を形成する。次にリンなどを例えば１Ｅ
１８〜５Ｅ２０ｃｍ-2ドーピングしたポリシリコン膜を
例えば２００〜５００ｎｍの膜厚に堆積し、ホトレジス
トをマスクにパターニングし、第１転送電極１０８を形
成する。つぎに第１転送電極１０８表面を熱酸化し、膜
厚が例えば５０〜３００ｎｍのシリコン酸化膜１０９を
形成する。このときの断面を図３（ａ）（ｂ）に示す。
シリコン酸化膜１０６とシリコン窒化膜１０７の上に薄
いシリコン酸化膜を形成し、第１の転送電極１０８形成
時のエッチングバリアとしてもよい。
ン酸化膜１０６と膜厚が例えば２０ｎｍのシリコン窒化
膜１０７の二層を形成する。次にリンなどを例えば１Ｅ
１８〜５Ｅ２０ｃｍ-2ドーピングしたポリシリコン膜を
例えば２００〜５００ｎｍの膜厚に堆積し、ホトレジス
トをマスクにパターニングし、第１転送電極１０８を形
成する。つぎに第１転送電極１０８表面を熱酸化し、膜
厚が例えば５０〜３００ｎｍのシリコン酸化膜１０９を
形成する。このときの断面を図３（ａ）（ｂ）に示す。
シリコン酸化膜１０６とシリコン窒化膜１０７の上に薄
いシリコン酸化膜を形成し、第１の転送電極１０８形成
時のエッチングバリアとしてもよい。
【００２１】次にリンなどをドーピングした膜厚が５０
〜３００ｎｍのポリシリコン膜の第２転送電極１１０を
堆積し、つぎに例えばＣＶＤ法によりシリコン酸化膜１
１１形成する。次にホトレジストをマスクにシリコン酸
化膜１１１および第２転送電極１１０およびシリコン窒
化膜１０７とをエッチングする。つぎに全面に例えば１
００〜５００ｎｍのシリコン酸化膜１１２を形成する。
このときの断面を図４（ａ）（ｂ）に示す。
〜３００ｎｍのポリシリコン膜の第２転送電極１１０を
堆積し、つぎに例えばＣＶＤ法によりシリコン酸化膜１
１１形成する。次にホトレジストをマスクにシリコン酸
化膜１１１および第２転送電極１１０およびシリコン窒
化膜１０７とをエッチングする。つぎに全面に例えば１
００〜５００ｎｍのシリコン酸化膜１１２を形成する。
このときの断面を図４（ａ）（ｂ）に示す。
【００２２】次に、シリコン酸化膜１１２をエッチバッ
クする。このエッチバック量はシリコン酸化膜１１２の
シリコン酸化膜１１１と第２転送電極１１０の側壁部以
外が僅かに残る程度とし、エッチングレートが最も速く
なった場合にシリコン酸化膜１１２がジャストエッチに
なるようにすればよい。
クする。このエッチバック量はシリコン酸化膜１１２の
シリコン酸化膜１１１と第２転送電極１１０の側壁部以
外が僅かに残る程度とし、エッチングレートが最も速く
なった場合にシリコン酸化膜１１２がジャストエッチに
なるようにすればよい。
【００２３】すなわち、例えばシリコン酸化膜１１２の
膜厚が３００ｎｍで、シリコン酸化膜１１２のエッチン
グレートが９０±１０ｎｍ／ｍｉｎの場合、エッチング
速度が最大になったときシリコン酸化膜１１２がジャス
トエッチとなるよう、エッチング時間３分すればよい。
このときシリコン酸化膜１１２の残膜厚は速い場合はの
０ｎｍ、遅い場合は６０ｎｍとなる。
膜厚が３００ｎｍで、シリコン酸化膜１１２のエッチン
グレートが９０±１０ｎｍ／ｍｉｎの場合、エッチング
速度が最大になったときシリコン酸化膜１１２がジャス
トエッチとなるよう、エッチング時間３分すればよい。
このときシリコン酸化膜１１２の残膜厚は速い場合はの
０ｎｍ、遅い場合は６０ｎｍとなる。
【００２４】次に遮光膜１１３を堆積する。材料はアル
ミニウムかタングステンなどの遮光特性の優れた膜を使
用すればよい。膜厚は例えば２００ｎｍ〜１μｍ程度が
よい。つぎに遮光膜１１３をホトレジストマスクにパタ
ーニングして図２（ａ）（ｂ）に示した固体撮像素子を
得る。
ミニウムかタングステンなどの遮光特性の優れた膜を使
用すればよい。膜厚は例えば２００ｎｍ〜１μｍ程度が
よい。つぎに遮光膜１１３をホトレジストマスクにパタ
ーニングして図２（ａ）（ｂ）に示した固体撮像素子を
得る。
【００２５】これは２層の転送電極を有する固体撮像素
子であるが、もちろん３層以上の転送電極を有する固体
撮像素子にも応用できる。この場合、最後に形成する転
送電極および周りの絶縁膜のみ、本実施形態の第２の転
送電極１１０と同様で、それ以外は第１の転送電極１０
８と同様の形成方法を行えばよい。
子であるが、もちろん３層以上の転送電極を有する固体
撮像素子にも応用できる。この場合、最後に形成する転
送電極および周りの絶縁膜のみ、本実施形態の第２の転
送電極１１０と同様で、それ以外は第１の転送電極１０
８と同様の形成方法を行えばよい。
【００２６】次に、本発明の第２の実施形態の固体撮像
素子を説明する。図５は第２の実施形態の平面図、図６
（ａ）（ｂ）には図５のＡ−Ａ’部分およびＢ−Ｂ’部
分の断面図を示す。また図７（ａ）（ｂ）図８（ａ）
（ｂ）は図６の部分の途中工程断面図を示す。
素子を説明する。図５は第２の実施形態の平面図、図６
（ａ）（ｂ）には図５のＡ−Ａ’部分およびＢ−Ｂ’部
分の断面図を示す。また図７（ａ）（ｂ）図８（ａ）
（ｂ）は図６の部分の途中工程断面図を示す。
【００２７】第１の実施形態では、転送電極（１０８，
１１０）間のギャップを、第１転送電極１０８を酸化し
てできたシリコン酸化膜１０９により設けているが、第
２の実施形態ではホトリソグラフィの微細パターンによ
り転送電極間ギャップを形成した固体撮像素子に応用し
ている。
１１０）間のギャップを、第１転送電極１０８を酸化し
てできたシリコン酸化膜１０９により設けているが、第
２の実施形態ではホトリソグラフィの微細パターンによ
り転送電極間ギャップを形成した固体撮像素子に応用し
ている。
【００２８】まず第１の実施形態と同様に、Ｎ型シリコ
ン基板上１０１の表面にＰウェル１０２，Ｎ型受光領域
１０３，電荷転送領域１０４，素子分離領域１０５を形
成する。
ン基板上１０１の表面にＰウェル１０２，Ｎ型受光領域
１０３，電荷転送領域１０４，素子分離領域１０５を形
成する。
【００２９】次に全面に膜厚が例えば５０ｎｍのシリコ
ン酸化膜１０６と膜厚が例えば２０ｎｍのシリコン窒化
膜１０７の二層を形成する。１０６，１０７の代わりに
シリコン酸化膜のみを堆積してもよい。次にリンなどを
例えば１Ｅ１８〜５Ｅ２０ｃｍ-2ドーピングした転送電
極１１４を、例えば２００〜５００ｎｍの膜厚に堆積す
る。このとき転送電極１１４上部に層抵抗低減のために
金属や金属シリサイドなどを形成してもよい。つぎにＣ
ＶＤ法などによりシリコン酸化膜１１５を例えば２００
〜５００ｎｍの膜厚に形成する。次にホトレジスト１１
６をパターニングする。この時転送電極間のスリット
は、例えば０．４μｍに設定する。この時の断面図を図
７（ａ）図８（ａ）に示す。
ン酸化膜１０６と膜厚が例えば２０ｎｍのシリコン窒化
膜１０７の二層を形成する。１０６，１０７の代わりに
シリコン酸化膜のみを堆積してもよい。次にリンなどを
例えば１Ｅ１８〜５Ｅ２０ｃｍ-2ドーピングした転送電
極１１４を、例えば２００〜５００ｎｍの膜厚に堆積す
る。このとき転送電極１１４上部に層抵抗低減のために
金属や金属シリサイドなどを形成してもよい。つぎにＣ
ＶＤ法などによりシリコン酸化膜１１５を例えば２００
〜５００ｎｍの膜厚に形成する。次にホトレジスト１１
６をパターニングする。この時転送電極間のスリット
は、例えば０．４μｍに設定する。この時の断面図を図
７（ａ）図８（ａ）に示す。
【００３０】次にホトレジスト１１６をマスクにシリコ
ン酸化膜１１５をエッチングする。次に減圧ＣＶＤ法に
よりシリコン酸化膜１１７を膜厚１００ｎｍに堆積し、
エッチバックによりシリコン酸化膜１１５の側壁部以外
を除去する。このとき、スリットはシリコン酸化膜１１
７により幅寄せされ、０．２μｍ程度となっている。も
しホトレジストのスリットが０．２μｍが形成できれば
ねシリコン酸化膜１１７を設けずにじかにシリコン酸化
膜１１５と転送電極１１４とをパターニングしてもよ
い。次にシリコン酸化膜１１５とシリコン酸化膜１１７
をマスクに転送電極１１４をエッチングする。つぎに全
面に例えば１００〜５００ｎｍのシリコン酸化膜１１２
を形成する。このときの断面を図７（ｂ）図８（ｂ）に
示す。次にシリコン酸化膜１１２のエッチバックと遮光
膜１１３とを第１実施形態と同様に形成し、図５，図６
に示す固体撮像素子を得る。
ン酸化膜１１５をエッチングする。次に減圧ＣＶＤ法に
よりシリコン酸化膜１１７を膜厚１００ｎｍに堆積し、
エッチバックによりシリコン酸化膜１１５の側壁部以外
を除去する。このとき、スリットはシリコン酸化膜１１
７により幅寄せされ、０．２μｍ程度となっている。も
しホトレジストのスリットが０．２μｍが形成できれば
ねシリコン酸化膜１１７を設けずにじかにシリコン酸化
膜１１５と転送電極１１４とをパターニングしてもよ
い。次にシリコン酸化膜１１５とシリコン酸化膜１１７
をマスクに転送電極１１４をエッチングする。つぎに全
面に例えば１００〜５００ｎｍのシリコン酸化膜１１２
を形成する。このときの断面を図７（ｂ）図８（ｂ）に
示す。次にシリコン酸化膜１１２のエッチバックと遮光
膜１１３とを第１実施形態と同様に形成し、図５，図６
に示す固体撮像素子を得る。
【００３１】次に本発明の第３の実施形態の固体撮像素
子の製造方法を図９、１０を参照しながら工程順に説明
する。本実施形態の固体撮像素子の平面図を図１に、完
成時および製造途中工程の断面図を図９、図１０に示
し、図９（ａ〜ｃ），図１０（ａ〜ｃ）はそのＡ−Ａ’
部分、Ｂ−Ｂ’部分の断面である。
子の製造方法を図９、１０を参照しながら工程順に説明
する。本実施形態の固体撮像素子の平面図を図１に、完
成時および製造途中工程の断面図を図９、図１０に示
し、図９（ａ〜ｃ），図１０（ａ〜ｃ）はそのＡ−Ａ’
部分、Ｂ−Ｂ’部分の断面である。
【００３２】ＣＶＤ法によりシリコン酸化膜１１１形成
するまでは第１実施形態と同じで、次にシリコン窒化膜
１１８を例えばシリコン窒化膜１０７と同程度の２０ｎ
ｍを堆積する。次にホトレジストをマスクにシリコン窒
化膜１１８，シリコン酸化膜１１１および第２転送電極
１１０とをエッチングする。つぎに全面に例えば１００
〜５００ｎｍのシリコン酸化膜１１２を形成する。この
ときの断面が図９（ｂ）図１０（ｂ）である。
するまでは第１実施形態と同じで、次にシリコン窒化膜
１１８を例えばシリコン窒化膜１０７と同程度の２０ｎ
ｍを堆積する。次にホトレジストをマスクにシリコン窒
化膜１１８，シリコン酸化膜１１１および第２転送電極
１１０とをエッチングする。つぎに全面に例えば１００
〜５００ｎｍのシリコン酸化膜１１２を形成する。この
ときの断面が図９（ｂ）図１０（ｂ）である。
【００３３】つぎにシリコン酸化膜１１２をエッチバッ
クする。このエッチバックの終点は、シリコン窒化膜１
０７，１１８が露出し、エッチング排ガス中に窒素が含
まれるようになることにより検出できる。エッチングむ
らを考え、シリコン窒化膜１０７，１１８が半分程度エ
ッチングされたところで終了する。このときの断面を図
９（ｃ）図１０（ｃ）に示す。
クする。このエッチバックの終点は、シリコン窒化膜１
０７，１１８が露出し、エッチング排ガス中に窒素が含
まれるようになることにより検出できる。エッチングむ
らを考え、シリコン窒化膜１０７，１１８が半分程度エ
ッチングされたところで終了する。このときの断面を図
９（ｃ）図１０（ｃ）に示す。
【００３４】つぎに、熱燐酸溶液中でシリコン窒化膜１
１８，１０７の露出部分をエッチングする。このときＮ
型受光領域１０３上にはシリコン酸化膜１０６のみが残
る。このときシリコン酸化膜１０６のみでは絶縁特性，
寄生容量が不足し、次の遮光膜１１３のエッチングバリ
アとして薄すぎる場合は、全面にＣＶＤシリコン酸化膜
を適当な膜厚に堆積してもよい。
１８，１０７の露出部分をエッチングする。このときＮ
型受光領域１０３上にはシリコン酸化膜１０６のみが残
る。このときシリコン酸化膜１０６のみでは絶縁特性，
寄生容量が不足し、次の遮光膜１１３のエッチングバリ
アとして薄すぎる場合は、全面にＣＶＤシリコン酸化膜
を適当な膜厚に堆積してもよい。
【００３５】次に遮光膜１１３を堆積する。この材料は
アルミニウムかタングステンなどの遮光特性の優れた膜
を使用すればよい。その膜厚は、例えば２００ｎｍ〜１
μｍ程度がよい。つぎに遮光膜１１３をホトレジストマ
スクにパターニングして図９（ａ）図１０（ａ）に示す
固体撮像素子を得る。第３の実施形態の場合、シリコン
酸化膜のエッチバックの終点検出ができ、またこのとき
シリコン窒化膜１０７，１０８が露出している状態にな
れば、シリコン窒化膜１０７，１１８の燐酸エッチング
後のＮ型受光領域１０３上にはシリコン酸化膜１０６の
膜厚は、正確に制御できるので、スミヤ特性などのばら
つきの少ない素子が得られる。この方法は、第２実施形
態のような単層ポリシリコン転送電極の場合にも使用で
きる。
アルミニウムかタングステンなどの遮光特性の優れた膜
を使用すればよい。その膜厚は、例えば２００ｎｍ〜１
μｍ程度がよい。つぎに遮光膜１１３をホトレジストマ
スクにパターニングして図９（ａ）図１０（ａ）に示す
固体撮像素子を得る。第３の実施形態の場合、シリコン
酸化膜のエッチバックの終点検出ができ、またこのとき
シリコン窒化膜１０７，１０８が露出している状態にな
れば、シリコン窒化膜１０７，１１８の燐酸エッチング
後のＮ型受光領域１０３上にはシリコン酸化膜１０６の
膜厚は、正確に制御できるので、スミヤ特性などのばら
つきの少ない素子が得られる。この方法は、第２実施形
態のような単層ポリシリコン転送電極の場合にも使用で
きる。
【００３６】これら実施形態によれば、転送電極（１１
０または１１４）の上にシリコン酸化膜１１１を有し、
さらに転送電極周囲にシリコン酸化膜１１２を有してい
るので、これだけで転送電極（１１０または１１４）と
遮光膜１１３間の絶縁は保たれ、また寄生容量は小さく
なり、そのため従来技術のようにこの上にシリコン酸化
膜９を形成することが不要となり、Ｎ型受光領域１０３
と遮光膜１１３の間にはシリコン酸化膜１０６とシリコ
ン酸化膜１１２のみとなる。従って、遮光膜１１３とＮ
型受光領域１０３との距離が短かく、斜めから入射して
きた光が直接転送電極領域１０４に入りにくくなってお
り、そのためスミヤの少ない固体撮像素子を得ることが
できる。
０または１１４）の上にシリコン酸化膜１１１を有し、
さらに転送電極周囲にシリコン酸化膜１１２を有してい
るので、これだけで転送電極（１１０または１１４）と
遮光膜１１３間の絶縁は保たれ、また寄生容量は小さく
なり、そのため従来技術のようにこの上にシリコン酸化
膜９を形成することが不要となり、Ｎ型受光領域１０３
と遮光膜１１３の間にはシリコン酸化膜１０６とシリコ
ン酸化膜１１２のみとなる。従って、遮光膜１１３とＮ
型受光領域１０３との距離が短かく、斜めから入射して
きた光が直接転送電極領域１０４に入りにくくなってお
り、そのためスミヤの少ない固体撮像素子を得ることが
できる。
【００３７】
【発明の効果】以上説明したように、本発明の固体撮像
素子は、転送電極（１１０または１１４）と遮光膜１１
３との間はシリコン酸化膜１１１および１１２により絶
縁されており、遮光膜１１３の端部の下の絶縁膜（１０
６，１０７，１１２）の膜厚が薄くでき、そのためここ
から電荷転送領域１０４に漏れ込む光が少なく、スミヤ
が少ない特性が得られる。
素子は、転送電極（１１０または１１４）と遮光膜１１
３との間はシリコン酸化膜１１１および１１２により絶
縁されており、遮光膜１１３の端部の下の絶縁膜（１０
６，１０７，１１２）の膜厚が薄くでき、そのためここ
から電荷転送領域１０４に漏れ込む光が少なく、スミヤ
が少ない特性が得られる。
【図１】本発明の第１の実施形態の固体撮像素子の平面
図である。
図である。
【図２】図１の固体撮像素子のＡ―Ａ’部およびＢ―
Ｂ’部の断面図である。
Ｂ’部の断面図である。
【図３】図１の固体撮像素子のＡ―Ａ’部の工程順断面
図である。
図である。
【図４】図１の固体撮像素子のＢ―Ｂ’部の工程順断面
図である。
図である。
【図５】本発明の第２の実施形態の固体撮像素子の平面
図である。
図である。
【図６】図５の固体撮像素子のＡ―Ａ’部およびＢ―
Ｂ’部の断面図である。
Ｂ’部の断面図である。
【図７】図５の固体撮像素子のＡ―Ａ’部の工程順断面
図である。
図である。
【図８】図５の固体撮像素子のＢ―Ｂ’部の工程順断面
図である。
図である。
【図９】本発明の第３の実施形態のＡ―Ａ’部の工程順
断面図である。
断面図である。
【図１０】本発明の第３の実施形態のＢ―Ｂ’部の工程
順断面図である。
順断面図である。
【図１１】従来例の固体撮像素子の断面図である。
【図１２】従来例の他の固体撮像素子の断面図である。
１ Ｎ型半導体基板 ２ Ｐウェル層 ３ Ｎ型不純物層 ４ Ｎウェル層 ５ Ｐ＋不純物層 ６ ゲート絶縁膜 ７ 多結晶シリコンゲート電極 ８ シリコン酸化膜 ９ ＣＶＤ酸化膜（第２の絶縁膜） １０，１１３ 遮光膜 １１ 表面保護膜 １２ 反射光 １３ａ，１３ｂ 第１，第２のシリコン窒化膜 １０１ Ｎ型シリコン基板 １０２ Ｐウェル １０３ Ｎ型受光領域 １０４ 電荷転送領域 １０５ 素子分離領域 １０６，１０９，１１１，１１２，１１５，１１７，１
１８ シリコン酸化膜 １０７，１１８ シリコン窒化膜 １０８，１１０ 第１，第２転送電極 １１４ 転送電極 １１６ ホトレジスト
１８ シリコン酸化膜 １０７，１１８ シリコン窒化膜 １０８，１１０ 第１，第２転送電極 １１４ 転送電極 １１６ ホトレジスト
Claims (7)
- 【請求項１】 半導体基板の表面部に設けられたチャネ
ル領域上に第１の絶縁膜を介して複数の電荷転送電極が
電荷転送方向に沿って狭い間隔を隔てて配列された固体
撮像素子において、一部または全部の前記電荷転送電極
上にこれら電荷転送電極と同一パターンの第３の絶縁膜
を設け、少なくとも前記一部または全部の電荷転送電極
および前記第３の絶縁膜の側壁部の周囲には第４の絶縁
膜を設け、少なくとも前記チャネル領域上に位置する前
記第３の絶縁膜の上に遮光膜を設け、この遮光膜は前記
第４の絶縁膜の側壁部を覆っていることを特徴とする固
体撮像素子。 - 【請求項２】 転送電極上およびこの転送電極により囲
まれた受光部上にも第４の絶縁膜を設け、前記転送電極
上および前記転送電極により囲まれた受光部上の部分の
前記第４の絶縁膜の厚さは前記前記電荷転送電極および
前記第３の絶縁膜の側壁部における第４の絶縁膜の横方
向の厚さに比べ薄くなっている請求項１記載の固体撮像
素子。 - 【請求項３】 半導体基板の表面部に設けられたチャネ
ル領域上に第１の絶縁膜を設け、この第１の絶縁膜上に
１組の第１の電荷転送電極とこの電荷転送電極を覆う第
２の絶縁膜とを設け、前記第１の絶縁膜の上に第２の転
送電極を設け、この第２の転送電極の上にこの第２の転
送電極と同一パターンの第３の絶縁膜を設け、少なくと
も前記第２の転送電極および前記第３の絶縁膜の側壁部
周囲に第４の絶縁膜を設け、少なくとも前記チャネル領
域上に位置する前記第３の絶縁膜の上に遮光膜を設け、
この遮光膜が前記第４の絶縁膜の側壁部を覆っているこ
とを特徴とする固体撮像素子。 - 【請求項４】 第１導電型の半導体基板の表面部に第２
導電型の不純物を導入しチャネル領域を形成する工程
と、前記チャネル領域を含む前記半導体基板全面に第１
の絶縁膜を形成する工程と、この第１の絶縁膜上に第２
の転送電極となる導電体と前記第３の絶縁膜とをパター
ニングする工程と、全面に第４の絶縁膜を堆積する工程
と、前記第４の絶縁膜を少なくとも前記第２の転送電極
と前記第３の絶縁膜の側壁部を残しエッチバックする工
程と、前記第２の転送電極と前記第３の絶縁膜上に遮光
膜を形成する工程とを有することを特徴とする固体撮像
素子の製造方法。 - 【請求項５】 第１の絶縁膜を形成後に、この第１の絶
縁膜上に第２の転送電極となる導電体と前記第３の絶縁
膜とを堆積する工程を含む請求項４記載の固体撮像素子
の製造方法。 - 【請求項６】 第１導電型の半導体基板の表面部に第２
導電型の不純物を導入しチャネル領域を形成する工程
と、前記チャネル領域を含む前記半導体基板全面に第１
の絶縁膜と第５の絶縁膜とを形成する工程と、前記第１
の絶縁膜上に第２の転送電極となる導電体と前記第３の
絶縁膜と第６の絶縁膜とを堆積する工程と、前記第２の
転送電極となる導電体と前記第３の絶縁膜と前記第６の
絶縁膜とをパターニングする工程と、全面に第４の絶縁
膜を堆積する工程と、前記第４の絶縁膜を、前記第５の
絶縁膜および前記第６の絶縁膜が露出するまでエッチバ
ックをする工程と、露出した前記第５の絶縁膜および前
記第６の絶縁膜をエッチング除去する工程と、前記第２
の転送電極と前記第３の絶縁膜上に遮光膜を形成する工
程とが含まれることを特徴とす固体撮像素子の製造方
法。 - 【請求項７】 第１の絶縁膜，第３の絶縁膜および第４
の絶縁膜とがシリコン酸化膜で、第５の絶縁膜と第６の
絶縁膜とがシリコン窒化膜である請求項６記載の固体撮
像素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8262142A JP3003590B2 (ja) | 1996-10-02 | 1996-10-02 | 固体撮像素子およびその製造方法 |
| US08/940,186 US6013925A (en) | 1996-10-02 | 1997-09-30 | CCD-type solid-state pickup device and its fabrication method |
| KR1019970050983A KR100265260B1 (ko) | 1996-10-02 | 1997-10-02 | Ccd-형 고체촬상장치 및 그 제조방법 |
| US09/059,474 US6090640A (en) | 1996-10-02 | 1998-04-13 | Method of making CCD-type solid-state pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8262142A JP3003590B2 (ja) | 1996-10-02 | 1996-10-02 | 固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107244A true JPH10107244A (ja) | 1998-04-24 |
| JP3003590B2 JP3003590B2 (ja) | 2000-01-31 |
Family
ID=17371646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8262142A Expired - Fee Related JP3003590B2 (ja) | 1996-10-02 | 1996-10-02 | 固体撮像素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6013925A (ja) |
| JP (1) | JP3003590B2 (ja) |
| KR (1) | KR100265260B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344914A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
| WO2011101935A1 (ja) * | 2010-02-19 | 2011-08-25 | パナソニック株式会社 | 固体撮像素子とその製造方法 |
| JP2012175050A (ja) * | 2011-02-24 | 2012-09-10 | Sony Corp | 固体撮像装置、および、その製造方法、電子機器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
| JPH1187675A (ja) * | 1997-07-16 | 1999-03-30 | Sony Corp | 固体撮像素子の製造方法および固体撮像素子 |
| JP4397989B2 (ja) * | 1998-12-28 | 2010-01-13 | 浜松ホトニクス株式会社 | 半導体エネルギー検出器 |
| US6452161B1 (en) | 2000-03-28 | 2002-09-17 | Advanced Micro Devices, Inc. | Scanning probe microscope having optical fiber spaced from point of hp |
| US6479817B1 (en) | 2000-03-28 | 2002-11-12 | Advanced Micro Devices, Inc. | Cantilever assembly and scanning tip therefor with associated optical sensor |
| JP4194295B2 (ja) * | 2002-05-09 | 2008-12-10 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP3737466B2 (ja) * | 2002-09-09 | 2006-01-18 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置及びその製造方法 |
| US20040092058A1 (en) * | 2002-11-13 | 2004-05-13 | Eastman Kodak Company | Method for creating a double transparent electrode pseudo two-phase CCD |
| CN1667832A (zh) * | 2004-03-09 | 2005-09-14 | 三洋电机株式会社 | 固体摄像装置及其制造方法 |
| JP4739703B2 (ja) * | 2004-07-14 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP2007201320A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62124771A (ja) * | 1985-11-25 | 1987-06-06 | Sharp Corp | 固体撮像装置 |
| JP3200856B2 (ja) * | 1991-02-12 | 2001-08-20 | ソニー株式会社 | 固体撮像装置 |
| US5288656A (en) * | 1991-03-15 | 1994-02-22 | Sony Corporation | Method of manufacturing a CCD solid state image sensing device |
| JPH04291965A (ja) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | 固体撮像装置及びその製造方法 |
| JP2833941B2 (ja) * | 1992-10-09 | 1998-12-09 | 三菱電機株式会社 | 固体撮像装置とその製造方法 |
| KR970007711B1 (ko) * | 1993-05-18 | 1997-05-15 | 삼성전자 주식회사 | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 |
| JP2621767B2 (ja) * | 1993-07-30 | 1997-06-18 | 日本電気株式会社 | 固体撮像素子 |
| JP2601148B2 (ja) * | 1993-07-23 | 1997-04-16 | 日本電気株式会社 | 固体撮像装置 |
| DE4329838B4 (de) * | 1993-09-03 | 2005-09-22 | Hynix Semiconductor Inc., Ichon | Festkörper-Bildsensor |
| JPH07161957A (ja) * | 1993-12-07 | 1995-06-23 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JPH07161958A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 固体撮像装置 |
| JP2821421B2 (ja) * | 1996-05-21 | 1998-11-05 | 日本電気株式会社 | 固体撮像装置 |
| JP2917920B2 (ja) * | 1996-06-27 | 1999-07-12 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
-
1996
- 1996-10-02 JP JP8262142A patent/JP3003590B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-30 US US08/940,186 patent/US6013925A/en not_active Expired - Fee Related
- 1997-10-02 KR KR1019970050983A patent/KR100265260B1/ko not_active IP Right Cessation
-
1998
- 1998-04-13 US US09/059,474 patent/US6090640A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344914A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
| WO2011101935A1 (ja) * | 2010-02-19 | 2011-08-25 | パナソニック株式会社 | 固体撮像素子とその製造方法 |
| JP2012175050A (ja) * | 2011-02-24 | 2012-09-10 | Sony Corp | 固体撮像装置、および、その製造方法、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6090640A (en) | 2000-07-18 |
| KR19980032523A (ko) | 1998-07-25 |
| KR100265260B1 (ko) | 2000-10-02 |
| JP3003590B2 (ja) | 2000-01-31 |
| US6013925A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
| KR100259438B1 (ko) | 게이트절연막의 형성방법 | |
| JP3749311B2 (ja) | 半導体素子の製造方法 | |
| JP3214432B2 (ja) | 固体撮像装置の製造方法 | |
| US5270561A (en) | Semiconductor memory device with a ring-shaped bit line | |
| US4677737A (en) | Self aligned zero overlap charge coupled device | |
| JP3399250B2 (ja) | 固体撮像素子の製造方法 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| JP2000340783A (ja) | 固体撮像装置の製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| US6175132B1 (en) | Semiconductor memory device and method of fabricating the same | |
| JP3255116B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| CN100358149C (zh) | 固体摄像器件的制造方法及固体摄像器件 | |
| JPS61198774A (ja) | 固体撮像装置およびその製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPH02283039A (ja) | 電荷転送装置と電荷転送装置の製造方法 | |
| JPS62264657A (ja) | 固体撮像装置及びその製造方法 | |
| JPH10242398A (ja) | 半導体集積回路の製造方法 | |
| JP2009054740A (ja) | 固体撮像装置及び固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |