JPS6190509A - トランジスタ又はダイオードの模擬回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業−１−の利用分野 本発明は、第１の通流端Ｙと第２の通論端子との間に流
れる電流が、制御端ｒ・と−に記第２端子との間に現わ
れる入力端子に応答して制御されるような回路であって
、上記第１の端子に接続された第１の通流電極、上記第
２の端子に接続された第２の通流電極及びこれら通流電
極間の電流の伝達を調整する制御電極を有している主ト
ランジスタを具備した回路回路に係る。

このような回路は、動作特性がシフトされたトランジス
タ又は半導体ダイオードのように働く。

従来の技術 成る電子分野では、電流の整流器が使用されるが、標準
的な半導体整流素子を整数個用いただけでは、最適な電
圧特性を容易に得ることができない。これらの分野では
、順方向電圧特性がシフトされたＰＮダイオードを模擬
する回路がしばしば使用されている。

このような回路の説明において、’ＶＢＥ’　は、バイ
ポーラトランジスタのベース−エミッタ接合部にかシる
電圧を意味する。ｔ　ｅＷｊ　ｆ（Ａ　’　という語が
先に付いた場合には、ＮＩ）Ｎｌ−ランジスタが丁度順
方向に導通した時のベース−エミッタ電圧を意味する。

従って、導通ずるＰＮダイオードにか＼る順方向電圧は
、約１の４：’３　（（Ｑ　Ｖ　ＩＩ　Ｅとなる。

典型的な場合には、整流器のスレッシュホール１〜電圧
が標準Ｖ［３Ｅを越えねばならないが、標南ＶＢＩＥの
（２つ全以上の）丁度の数値となってはならない。この
ような場合は、しばしば、ｖ　ｎｒ：　Ｈｐ　ｒ５ＨＨ
で処理され、この乗算器においては、ＮＰＮ）−ランジ
スタのベースが１つの抵抗を通してそのコレクタに接続
されると共に、別の抵抗を通してそのエミッタに接続さ
れる。ピー・グレイ　（ｐ、Ｇｒａｙ）氏等の文献「ア
ナログ集積回路の分析及び設計（Ａｎａｌｙｓｉｓ　ａ
ｎｄ　Ｄｃｓｊｇｎ　ｏｆ　ＡｎａｌｏｇＩｎｌ：ｅｇ
ｒａｔｃｄＣｉｒｃｕｉｔ）Ｊ　（Ｊｏｈｎ　Ｗｉｌｅ
ｙ　ａｎｄ　５ｏｎｓ　：　１９７７）の第２５２ない
し２５４頁に述べられたように、ＶＢＥ乗算器は、順方
向導通電圧が標準Ｖｌ’１Ｅｘ（１＋抵抗値の比）に等
しい半導体ダイオードのように働く。

最適なスレッシュホールド値がｆｌＭ　ＹのＶＢＥ未満
であるＪＱ合には、もっと困難な状態となる。この問題
を解決するための１つの方法が、１９７０年２月１９日
Ｉ［ＥＥＥ　ＴＳＳＣＣＤｊｇ、　Ｔｅｃｈ、　Ｐａｐ
ｓの第９０頁ないし第９１頁に掲載されたジエイ・ガン
（Ｊ。

Ｇｕｎｎ）氏の「電力制御における新規な技術（Ｎｅｗ
ＴＣｃｈｎｉｑｕｅｓ　Ｉｎ　Ｐｏ１ｚｃｒ　Ｃｏｎｔ
ｒｏｌ）Ｊという論文に述べられている。このガン氏の
模擬ダイオードは。

変成器に接続されたＩ）　Ｎ　Ｐ　トランジスタを含み
、変成器の巻回比を適当に選択することにより、タイオ
ートのスレッシュホールド電圧を標ｉ＜１！　Ｖ　ＢＥ
より下げることができる。

発明が解決しようとする問題点 然し乍ら、上記のガン氏の模擬ダイオ−１−は、交流作
動に限定される。更に、変成器は、通常。

集積回路を形成する際に作られる素子ではない。

変成器を含むように製造工程を変更することは、困難で
あり、且つ、経費がか＼る。集積回路とは別の素子とし
て変成器を作るのは、あまり望ましいことではない。交
流及び直流の両方の状態に対し順方向電圧が標１ＶＢＥ
より小さい整流器として作動することのできる回路を標
準的な半導体素子で製造できれば、非常に望ましい。

問題点を解決するための手段 そこで、本発明の目的は、交流及び直流の両方に使用で
き、電圧特性が制御可能に調・擦されるトランジスタ又
は半導体ダイオードを模擬することのできる回路を提供
することである。この回路は、その動作がＪ、Ｃ準電圧
によって制約されないという意味で、フローティングで
ある。

本発明によれば、１）１１記した回路は、更に、上記制
御電極に接続された第１ノードと制御ポイントとの間に
接続された第１抵抗と。

制御ポイントと第２ノードとの間に接続された第２抵抗
と、 上記制御ポイントの電圧を入力端子に応答して調整する
と」（に、上記通流端ｒ・の電流に実質的に影響を及ぼ
すことなく上記のノードと電流をやり取りするような制
御手段とをＪｌ、備したことを特徴とする。

以上の構成において、制御ポイントの電圧は、Ｌ１〜ラ
ンジスタのための制御電圧を発生するように、」−記抵
抗によりセントされた利得て増幅されろ。これにより、
回路の順方向電圧特性が低下される。従って、トランジ
スタより低い電圧で順方向に導通することができる。

上記回路は、更に、上記制御電極と制御ポイントとの間
の電圧を、入力端子に応答して制御ポイントの電圧を調
ｇｌすることにより得られる電圧から、少なくとも選択
された電圧だけ異ならせる手段を備えている。この手段
は、最初に述べたノードと制御電極との間に接続された
「フローティングバッテリ」のように働く。」二記の選
択された電圧の符号は、通常、順方向電圧特性を更に低
下させるように選択される。然し乍ら、逆の符号を選ぶ
こともできる。従って、選択された′賀正の大きさ及び
利得に基づいて電圧特性が低下されたり増大されたりす
る。

作用 この回路を「整流」モードで用いる方法は、少なくとも
２つある。先ず、第１に、主トランジスタとしてバイポ
ーラ装置を用いることにより、回路を整流バッファとし
て構成することができる。

そのコレクタ及びエミッタは１通常のバイポーラ動作中
に（正の）電流をｔ（１，−の流れ方向に通す第１電極
及び第２電極となる。入力端子がトランジスタをオンに
するに充分な値である時には、制御端子の電流も単一の
流れ方向に流れる。この構成では、高い入力インピーダ
ンス及び低い出力インピーダンスが示される。第２に、
第１端子を制御端子に接続することにより、この回路で
ダイオードを模擬することができる。こ７Ｉシら２つの
方法を組み合わせ且つ一ヒ記の選択された電圧を適当に
選ぶことにより、上記の回路は、順方向電圧が標準Ｖ［
’（Ｅより小さいダイオードのように働くことができる
。

効果 本発明の回路は、非常に精度が窩い。この回路は、通常
の半導体素子で製造することができる。

標僧素子である抵抗及び主トランジスタに加えて、一般
の半導体素子を用いた１つ以上の増＄１４器で制御系を
実施するのが好ましい６個別の半導体部品であるか或い
は制御系に組み込まれるフローティングバッテリ回路部
分についても、同じことが云える。

実施例 以下、添付図面を参照して、本発明の実施例を一例とし
て詳細に説明する。

添付図面及び以下の好ましい実施例の説明において、同
じであるか又は非常に良く似た部品は、同じ参照文字で
示しである。

一般のトランジスタは、制御電極と、一対の通流電極と
を有し、この通流電極を通る電流は、制御電極と一方の
通流電極との間に印加される制御電圧ＶＣによって調整
さＡしる。トランジスタに流れる電流に伴う制御電圧Ｖ
Ｃの変化は、トランジスタ構造と、その基本的な半導体
特性とによっで決まる。特に、トランジスタがバイポー
ラ装置である場合には、電流に伴うＶＣの変化が制限さ
れる。低電圧の用途の場合には、ＶＣがしばしば小さく
なければならない（絶対値で）。

模擬制御電圧ｖＣ８に応答して制御電圧ＶＣを次式に基
づいて制（至）するような回路では、ＶＣに　　　　　
１ついての制約を解消することができる。

ＶＣ５＝（ＶＣ−ＶＡ）／Ｂ　　　　　　　　　　（１
）但し、ＶＡは、は−′一定の選択さｔｂた電圧であり
、Ｂは、■より大きな定数である。このような回路は、
電圧特性が式（１）に従ってシフ１〜される以外は、一
般のトランジスタのように働く。

ｖｃｓ、ｖｃ及びＶＡは、全て正であるが又は全て負で
あるのが好ましい。それ故、絶対値では、ＶＣＳがＶＣ
よりも小さい。これは、ＶＡが０の場合にも云えること
である。即ち、回路の電圧特性は、電圧ＶＣに応じてト
ランジスタの電圧特性から低下される。成る大きさのｖ
ｃについては、トランジスタの方が低いＶｃｓで同じ作
動状態に到達する。

然し乍ら、ＶＡは、ｖｃと逆の符号である。従って、Ｖ
Ａ及びＢの大きさは、成るトランジスタ電流においてＶ
ｃｓがｖｃより絶対値で大きいが小さいかを決定する。

即ち、回路の電圧範囲を拡大したり縮小したりすること
ができる。成る大きさのＶＡ及びＢについては、トラン
ジスタの電圧特性が拡大から縮小へと切り換わるクロス
オーバー電流がある。

第１図は、式（１）の調整された電圧範囲を得るための
３端子回路を示している。この模擬トランジスタ回路は
、入力端子信号を受は取る高インピーダンスの制御端子
ＣＴを有し、一対の通流端子Ｔ１とＴ２との間に流れる
電流を制御する。

入力電圧は、端子ＣＴとＴ２との間に現われる電圧ｖＣ
５である。

この回路の中心は、主トランジスタＱＯであり、その制
御電極ＧＥは、各々端子Ｔ１及びＴ２に接続された第１
の通流（又は電流シンク）電極Ｅ１と第２の通流（又は
電流ソース）電極Ｅ２との間の電流を調整する。電極Ｃ
ＥとＥ２との間の電圧がトランジスタの制御電圧ｖｃで
ある。トランジスタＱＯは、絶縁ゲート型もしくはジャ
ンクション型のバイポーラ装置であるが又は電界効果ト
ランジスタ　（ＦＥＴ）である。バイポーラの場合には
、電極ＣＥ、Ｅｌ及びＥ２が各々ベース、コレクタ及び
エミッタであり、ｖｃがＶＢＥである。

ＦＥＴの場合は、電極ＣＥ、Ｅ１及びＥ２が各々ゲート
、トレイン及びソースであり、ｖｃがゲート−ソース電
圧である。

式（１）の係数Ｂは、各ノー１−Ｎ１とＮ２との間で制
御ポイントＣＰに相互接続された一対の抵抗Ｒ１及びＲ
２によって与えられる。抵抗Ｒ１及びＲ２の組み合わせ
によって制御ポイントＣＰの電圧が増幅され、この増幅
された電圧がノードＮ１に現われる。増幅係数は、定数
Ｂであり、これは、次の通りである。

Ｂ＝１＋Ｒ１／Ｒ２（２） 但し、Ｒ１及びＲ２は、各々、抵抗Ｒ１及びＲ２の値で
ある。

制御系８は、ポイントＣＰの電圧がはゾ入力電圧■Ｃ８
に従うように、この入力電圧ｖＣ３に応答してポイント
ＣＰの電圧を調整する。この時には、端子ＣＴとポイン
トＣＰとの間の電圧■１がはゾ規定の（一定の）値とな
る。制御系８は、抵抗Ｒ１及びＲ２と、ノードＮ１に接
続されたＱＯのペースとに対し、ノードＮ１及びＮ２に
電流を供給する。例えば、制御系８は、ノードＮ１に（
正の）電流を与えると共に、ノードＮ２から（正の）電
流を引き出す。これは、端子Ｔ１及びＴ２の電流に実質
的に影響を及ぼすことなく行なわれる。端子Ｔ２とノー
ドＮ２との間にか＼る電圧ｖ２も同様にほゞ規定の（一
定の）値となる。

式（１）の係数ＶＡは、電極ＧＥと直列なフローティン
グ電源（又はバッテリ）１０として示された回路の部分
によって与えられる。この回路部分は、制御系８がポイ
ントＣＰと電極ＧＥとの間に発生するであろう電圧に対
し電圧ＶＡを与える。

更に、ノードＮ１と電極ＣＥとの間でバッテリ１０と直
列に設けられた別のフローティング電源１２は、電圧Ｖ
１及び■２を考慮した電圧補正係数Ｖ１２を与える。こ
の補正係数Ｖ１２は、Ｖ２０＋Ｂ　（ＶＩＯ−Ｖ２Ｏ）
　に’Ｉｚットされルノが好ましく、ここで、ＶＩＯ及
びＶ２Ｏは、各々、ｖｌ及びｖ２の定数成分である。電
圧ＶＡ及びＶ１２を供給する回路部分は、第１図には別
々のバッテリ１０及び１２で示されているが、これらは
、　　　　　　］典型的に、別の技術で実施される単一
の回路部品である。

この回路は、一般的に、次のように動作する。

制御系８は、トランジスタＱＯから著しく電流を「引き
出す」ことなく、電圧ｖＣ８が増加する時にＣＰの電圧
を増加し、電圧ｖＣ３が減少する時にＣＰの電圧を減少
する。ＣＡＰの電圧は、係数Ｂ（抵抗Ｒ１及びＲ２によ
ってセットされた）で増幅され、電圧ＶＡと合成されて
、トランジスタＱＯを制御する電圧ＶＣが発生される。

従って、この回路は、電圧ＶＣ３に応答してトランジス
タを模擬する。

入力端子ＣＴは、高インピーダンス入力であるから、端
子ＣＴ及びＴ１を相互接続するだけでこの回路は整流器
として働く。この時、電流は、端子Ｔ２と、接続された
Ｔｌ／ＣＴ端子との間で一方向に流れる。これは、模擬
ダイオードの順方向電圧ｖＣ８が、ＱＯの導通スレッシ
ュホールドから式（１）により決定さ九るスレッシュホ
ールド値に達した時に生じる。

一般に、トランジスタＱＯは、端子ＣＴにおいて電流が
単一の流れ方向に流れる時だけ導通する。トランジスタ
ＱＯがバイポーラ装置であって、そのエミッタ及びコレ
クタが通常固定される場合には（これに対して、ＦＥＴ
の場合は、そのソース及びドレインがしばしば交換可能
とされる）、この回路は、端子ＣＴ及びＴ２に流れる電
流に対して整流バッファのように働く。端子ＣＴとＴ１
を接続しそして電圧ＶＡを適当に選択すると（例えば、
ＶＡを０にするか、或いは、ｖｃと同じ符号でそれより
大きさを小さく選択する）、この回路は、順方向電圧が
標準ＶＢＥより小さいＰＮダイオードを模擬することが
できる。

第２図は、本発明の回路の更に特定の実施例を示してい
る。第２図においては、トランジスタＱＯがＰＮＰトラ
ンジスタであり、これは、そのＶＢＥが０．６ないし０
．８Ｖの標準ＶＢＥに達した時にオンとなる。制御系８
は、２人力の高利得増幅器Ａ１及びＡ２で構成され、こ
れらの増幅器は、各々、抵抗Ｒ１及びＲ２に流れる電流
に対し電流ソース及び電流シンクとして働く。増幅器Ａ
１及びＡ２の各々は、低電圧源ＶＥＥと高電圧源■ｃｃ
との間に接続される。バッテリ１０及び１２は、ポイン
トＣＰと電圧源■Ｓとの間に接続された電流源１４によ
って実施される。電圧’ｂＸＶｓは、ポイントＣＰから
電流源１４へ（正の）電流を流す場合には、ＣＰの電圧
より負になる（例えば、■ＳはＶＥＥとなる）。又、こ
れと反対の場合も考えられる。

制御系８においては、増幅器Ａ１の非反転入力端子及び
反転入力端子が各々端子ＣＴ及びポイントＣＰに接続さ
れる。増幅器ＡＩのこれらの入力端子間には電圧ｖ１が
現われる。増幅器Ａ１の出力端子は、ノードＮ１に接続
され、素子Ｒ１、Ｒ２及びＱＯの電流を供給する。

増幅器Ａ２の出力端子は、ノードＮ２に接続され、抵抗
Ｒ１及びＲ２からの電流を受は取る。

又、増幅器Ａ２の出力端子は、その反転入力端子にも接
続され、増幅器Ａ２は電圧ホロワとして働くことができ
る。増幅器Ａ２の非反転入力端子は、端子Ｔ２に接続さ
れ、その入力端子間には電圧Ｖ２が現われる。

増幅器Ａ１及びＡ２は、高い入力インピーダンスを有す
る真の演算増幅器である。従って、この増幅器の入力電
流は、Ｒ１及びＲ２の電流に比べて非常←小さい。各電
圧■１又は■２は、それに関連した増幅器の入力信号及
び増幅器のオフセット電圧（部品が理想的なものでない
ことにより生じる）より成る。一定の成分ＶＩＯ及びＶ
２Ｏは、それに対応するＡ１及びＡ２のオフセット電圧
であり、これらは理想的にはＯである。■１及びｖ２の
信号成分は、極めて小さい。従って、ポイントＣＰ及び
端子Ｔ２の電圧は、常に、端子ＣＴ及びノードＮ２の各
電圧に非常に近いものである。

或いは又、増幅器Ａ１及びＡ２は、（意図的にゼロでは
ない）入力バイアス電圧を有してもよい。各電圧ｖ１又
はｖ２は、その入力信号成分、その電圧オフセット成分
及びそのバイアス成分より成る。電圧Ｖ１又はｖ２の場
合、その−足部分　　　１ＶＩＯ又はＶ２Ｏは、そのオ
フセット成分とバイアス成分との和に等しい。従って、
作動中、ＣＰの電圧は、電圧■Ｃ３と意図的に異なるよ
うにされるが、これに厳密に追従する。同様に、Ｔ　２
の電圧は、Ｎ２の電圧とはシ一定量だけ異なるようにさ
れる。

電流源１４に説明を戻すと、この電流源１４は、電流（
ＶＡ十Ｖ１２）／Ｒ１を供給する。この電流は、抵抗Ｒ
１に流れ、従って、この抵抗には電圧降下■Ａ＋ｖ１２
が生じる。これは、増幅器Ａ２の電流シンク作用によっ
て生じる電圧降下に加えられるものである。増幅器Ａ１
からノードＮ１を通して延びる経路にも電圧降下ＶＡ＋
Ｖ１２が生じなければならない。この電圧は、増幅器Ａ
１の内部で発生されるものであるから、第２図には明確
に示されていない。

■肝の絶対値は、約（ｋＴ／ｑＨｎ（ＩＣ／ＩＳ）であ
る。但し、ｋはボルツマン定数、′ｒは温度、ｑは電荷
、ＩＣはコレクタ電流、そしてＩＳは飽和電流である。

ＶＡは、（ｋＴ／ｑ）Ｉｎ　Ａで表すことができる。但
し、Ａは、所与の温度Ｔにおける定数である。これら２
つの関係を式（１）に代入すると、次のようになる。

ＶＣ５＝（ｋＴ／ｑＢ）Ｉｎ（ＩＣ／Ａｌ５）　　　（
３）この式（３）は、定数Ｂ及びＶＡ（又は、Ａ）をい
かに使用すれば、電圧特性の調整されたバイポーラトラ
ンジスタが模擬されるかを正確に示している。

第３図は、増幅器Ａ１及びＡ２が入力バイアス電圧を有
するような第２図の実施例を示している。第３図におい
て、増幅器Ａ１の非反転入力及び反転入力は、各々、Ｐ
ＮＰトランジスタＱ１のベース及びエミッタに接続され
る。従って、電圧ｖ１の入力バイアス成分は、トランジ
スタＱ１が完全に導通した時に、約−１標準ＶＢＥとな
る。トランジスタＱ１のコレクタは、ＮＰＮトランジス
タＱ２のエミッタに接続されると共に、抵抗Ｒ３の一端
にも接続され、その他端は、電源ＶＥＥに接続される。

トランジスタＱ２のベースには、基準電圧ＶＲが送られ
る。そのコレクタは、ＮＰＮトランジスタＱ３を駆動し
、そのエミッタは、電源ＶＥＲに接続される。トランジ
スタＱ３のコレクタは、Ａ１の出力信号をノードＮ１に
供給する。トランジスタＱ３のコレクタとベースとの間
には、キャパシタＣ１が接続され、これは増幅器Ａ１の
周波数を補償する。電流源１６．１８及び２０は、電源
ｖＣＣと、Ｑｌのエミッタ、Ｃ２のコレクタ及びＣ３の
コレクタとの間に各々接続されている。

同様に、増幅器Ａ２の非反転及び反転入力は、ＰＮＰ）
−ランジスタＱ４のベース及びエミッタに各々接続され
ている。■２の入力バイアス成分も。

同様に、トランジスタＱ４が完全にオンになった時に、
約−１標準ＶＢＥとなる。上記の素子Ｑ２、Ｃ３，Ｒ３
及びＣ１が互いに接続されてトランジスタＱ１に接続さ
れたのと同様に、増幅器Ａ２においては、ＮＰＮＩ−ラ
ンジスタＱ５及びＣ６，抵抗Ｒ４及び補償キャパシタＣ
２が互いに接続されるでトランジスタＱ４に接続される
。トランジスタＱ６のコレクタは、Ａ２の出力信号をノ
ードＮ２に供給する。電源ｖＣＣとＣ５のコレクタとの
間には、電流源２２が接続される。トランジスタＱ４及
びＣ６の供ｖｊ電流は、抵抗Ｒ２からノードＮ２を経て
与えら九る。

第３図の電流源１４／バツテリ１０及び１２については
、ＶＡ＋Ｖ１２が典型的に負である。

これは、ＶＡが通常１標準ＶＢＥより小さく、一方、Ｖ
２Ｏが約−１標準ＶＢＥだからである。電流源１４は、
第３図においては、電流源１６の値を、Ｑｌの静止電流
を与えるに必要な値より ｌ　（ＶＡ＋Ｖ　１２）／Ｒｌ　ｌ だけ大きく選ぶだけで、実施される。電流源１６からの
この「余計な」電流は、ノードＮ１からポイントＣＰへ
正の電圧降下を生じさせるものとは逆の方向に抵抗Ｒ１
に流れる。従って、抵抗Ｒ１には、負の電圧’ＶＡ＋Ｖ
１２’　が生じる。

以上の説明から、第３図の回路は１次のように作動する
。電圧ｖＣ８は、最初、０であると仮定する。ＣＰの電
圧は、ＶＣＳより約１標準ＶＢＥだけ大きい。トランジ
スタＱ１は、著しく導通し、その静止電流を抵抗Ｒ３に
与える。これにより、トランジスタＱ２のエミッタ電圧
が上昇し、これを僅かに導通させる。Ｃ２のコレクタ電
圧が高くなり、トランジスタＱ３をオンにすることがで
きる。

トランジスタＱ３は、電流源２０がら電流を引き出すと
共に電流源１６からＲ１の電流を引き出す。

トランジスタＱ３のコレクタ電圧が低レベルであるから
、トランジスタＱＯはオフである。この時点では、トラ
ンジス多ＱＯのＶＢＥは０である。抵抗Ｒ２には僅かな
電流しが流れない。従って、１−ランジスタＱ４−Ｑ６
は、トランジスタＱ１−Ｑ３に対して各々逆の導通状態
となる。

ＶＣＳが０より上昇するにつれて、ｖｌは、増幅器Ａｌ
の増幅特性により若干増加する。然し乍ら、Ａ１の増幅
度は充分に大きなものであるが。

■１の変化は著しいものではない。従って、ＣＰの電圧
は、ＶＣＳに追従して上昇する。トランジスタＱ１は、
僅かに導通して、１−ランジスタＱ２を激しくオンにし
、従って、トランジスタＱ３は僅かに導通するだけとな
る。これにより、電流源２０から抵抗Ｒ１及びＲ２−”
（／：びにＱＯのベースに電流が送られる。抵抗Ｒ１及
びＲ２によってセットされた増幅度により、ＶＣは、Ｖ
ｃｓよりも係数［３だけ大きくなる。トランジスタＱ４
−Ｑ６は、一般に、トランジスタＱｌ−０３に各々生じ
るものとは反対の変化を受ける。今や、トランジスタＱ
６は、抵抗Ｒ２から相当な電流を引き出す。トランジス
タＱＯは、そのＶＢＥが１標準ＶＢＥに達した時にオン
となる。その後、ＶＣ３が減少する時には、これと反対
のことが生じる。

第３図の回路の大きな特徴は、ＱＯのエミッタが低い供
給電圧ＶＥＥに到達できることである。

これにより１回路の使用に相当の融通性が与えられる。

電源の電圧範囲（ＶＣＩＩニーＶＥＥ）は、１Ｖ程度の
ものである。

好ましい実施例では、抵抗Ｒ１及びＲ２が各々５にΩ及
びＩＯＫΩである。従って、Ｂは、１゜５である。抵抗
Ｒ３又はＲ４は、Ｌｌ、３にΩである。キャパシタＣ１
又はＣ２は、４ｐｆである。

電源１６．１ξ、２０及び２２は、各々、４６．４．３
４及び４μＡである。、Ｑｌ又はＣ４の静＋Ｌ電流は、
４μＡである。係数ＶＡは０．４Ｖである。

補正係数Ｖ１２は、約−Ｑ、６Ｖである。電圧Ｖ　Ｉｔ
は約０．７Ｖである。供給電圧ＶＥＥ及びＶｃｃは、各
々、Ｏｖ及び１Ｖ以上である。増幅器Ａ１及びＡ２は、
増幅度が約１０４である。

さて、第４図には、−上記実施例の性能を示す曲線が示
されている。各曲線は、端子Ｔ１とＴ２との間に流れる
出力電流を電圧の関数として示している。曲線２４は、
トランジスタＱＯの基本的なＶＢＥ特性を示している。

曲線２６は、ＶＡが０の場合にｖＣ５がいかに現われる
かを示している。

曲ａ２８は、Ｂが１の場合にｖＣ５がいかに現われるか
を示している。更に、曲線３０は、ＶＡ及びＢが上記の
値を有する時にｖＣ３がいかに変化するかを示している
。

第１図ないし第３図の回路は、第５図に示すような構成
の包絡線検出器に特に有用である。この検出器は、高周
波音声人力信号ＶＩＮの包絡線の形状の出力信号７００
丁を発生する。この包絡線検出器の１つの重要な部品は
、ＶＩＮ端子とノードＮ３との間に接続された整流バッ
ファ３２である。

このバッファ３２は、第３図について述べたように構成
され、端子Ｔ１が電源ｖＣＣに接続される。

もう１つの重要な部品は、ノードＮ３とＶ　ＯＵＴ端子
との間に接続された整流器３４である。この整流器３４
も第３図について述べたように構成され、端子ＣＴ及び
Ｔ１が互いに接続される。抵抗Ｒ５及びＲ６は、基本的
に、キャパシタＣ３及びＣ４の各充電時間をセットし、
これらキャパシタは、抵抗Ｒ７を経て電源ＶＥＥに放電
する。

第６図は、第１図に対する別の特定の実施例を示してお
り、この場合、制御系８は、電源ＶＥＥと■ＣＣとの間
に接続されたフローティング演算増幅器ＯＦＡで実施さ
れる。端子ＣＴ及びポイン、トＣＰに各々接続されたＯ
ＦＡの非反転入力端子と反転入力端子との間には電圧■
１が現われる。ＯＦＡの非反転出力端子及び反転出力端
子は、各々、ノードＮ１及びＮ２に接続され、電圧■２
が０とされる。ＯＦＡの非反転出力端子の電流ＩＦは、
その反転出力端子の電流と大きさがはゾ同じで方　　　
　　）向が反対である。

増幅器ＯＦＡで制御系８を実施した場合には、第２図及
び第３図の増幅器Ａ１及びＡ２より一般的に簡単である
。然し乍−ら、増幅器ＯＦＡを実施するのに用いる回路
は１通常、ＮＰＮトランジスタＱＯのエミッタがＶＥＥ
に到達するのを妨げるという欠点がある。バッテリ１ｏ
及び１２は、電流源１４と、ノードＮ１に接続された同
じ値の電流源３６とで実施される。これらの電流源１４
及び３６は、　’ＶＡ＋Ｖ１２’　が正であるが負であ
るかに基づいて、各々、電源ＶＩＥＥ及びＶｃｃに接続
されるか（図示されたように）、或いは、これと反対に
接続される。

本発明の回路の種々の素子を製造する方法は、半導体業
界で良く知られている。各回路は、半導体ウェハの個々
の活性領域に対してＰＮ接合分離を用いることによって
モノリシック欠積回路の一部分として製造されるのが好
ましい。

特定の実施例について本発明ン説明したが、これは、本
発明を説明するためのものであって、本発明の範囲をこ
れに限定するものではない。例えば、−１−記と逆の極
性の半導体、（・３子を用いて、同じ結果を得ることが
できる。従って、特許請求の範囲に規定された本発明の
範囲から逸脱せずに、種々の変更及び修正がなされ得る
ことが明らかであろう。

【図面の簡単な説明】

第１図は、本発明によるトランジスタの模擬回路を示す
ブロック図、 第２図は、第１図の回路の特定の実施例を示すブロック
及び回路図。 第３図は、第２図のバイポーラ実施例の回路図、 第４図は、出力電流を電圧の関数として示したグラフ。 第５図は、第３図の回路を用いた包絡線検出器のブロッ
ク及び回路図、そして 第６図は、第１図の別の特定の実施例を示すブロック及
び回路図である。 ＣＴ・・・制御端子　　ＣＰ・・・制御ポイントＴ１．
Ｔ２・・・端子 ＣＥ・・・制御電極 Ｅｌ、Ｒ２・・・電極　ＱＯ・・・１−ランジスタＲ１
、Ｒ２・・・抵抗 ８・・・制御系 １０．１２・・・電源

Claims (13)

【特許請求の範囲】
1. （１）第１の通流端子と第２の通流端子との間に流れる
   電流が、制御端子と上記第２端子との間に現われる入力
   電圧に応答して制御されるような回路であって、上記第
   １の端子に接続された第１の通流電極、上記第２の端子
   に接続された第２の通流電極及びこれら通流電極間の電
   流の伝達を調整する制御電極を有している主トランジス
   タを具備した回路において、更に、 上記制御電極に接続された第１ノードと制御ポイントと
   の間に接続された第１抵抗と、 制御ポイントと第２ノードとの間に接続された第２抵抗
   と、 上記制御ポイントの電圧を入力電圧に応答して調整する
   と共に、上記通流端子の電流に実質的に影響を及ぼすこ
   となく上記のノードと電流をやり取りするような制御手
   段とを具備したことを特徴とする回路。
2. （２）上記入力電圧は、（ａ）上記制御電極と第２電極
   との間の電圧と、（ｂ）上記第１抵抗の値を第２抵抗の
   値で除算して１を加えたものに等しい係数との商に対し
   てほゞ直線的に変化する特許請求の範囲第（１）項に記
   載の回路。
3. （３）上記回路は、上記制御電極と制御ポイントとの間
   の電圧を、入力電圧に応答して制御ポイントの電圧を調
   整することにより得られる電圧から、少なくとも選択さ
   れた電圧だけ異ならせる手段を備えた特許請求の範囲第
   （１）項又は第（２）項に記載の回路。
4. （４）上記入力電圧をＶＣＳとし、上記制御電極と第２
   電極との間の電圧をＶＣとし、上記選択された電圧をＶ
   Ａとし、そして上記第１抵抗の値と第２抵抗の値との比
   に１を加えたものをＢとすれば、上記入力電圧は、ほゞ
   ＶＣＳ＝（ＶＣ−ＶＡ）／Ｂに等しい特許請求の範囲第
   （３）項に記載の回路。
5. （５）制御ポイント電圧は、ほゞ入力電圧に従う特許請
   求の範囲第（１）項、第（２）項、第（３）項又は第（
   ４）項に記載の回路。
6. （６）上記制御端子は、第１端子に接続される特許請求
   の範囲の前記各項いずれかに記載の回路。
7. （７）上記制御手段は、制御ポイントと制御端子との間
   の電圧を強制的にほゞ規定の値にすると共に、第２ノー
   ドと第２端子との間の電圧を強制的にほゞ規定の値にす
   る特許請求の範囲の前記各項いずれかに記載の回路。
8. （８）上記制御手段は、 上記制御ポイントに接続された反転入力端子、上記制御
   端子に接続された非反転入力端子及び第１ノードに接続
   された出力端子を有する第１増幅手段と、 上記第２ノードに接続された反転入力端子、上記第２端
   子に接続された非反転入力端子及び第２ノードに接続さ
   れた出力端子を有する第２増幅手段とを備えている特許
   請求の範囲第（７）項に記載の回路。
9. （９）上記トランジスタは、各々制御電極、第１電極及
   び第２電極であるベース、コレクタ及びエミッタを有す
   るバイポーラトランジスタである特許請求の範囲第（８
   ）項に記載の回路。
10. （１０）上記回路は、上記制御ポイントと制御端子との
    間の電圧並びに上記第２ノードと第２端子との間の電圧
    を考慮するために、制御電極と制御ポイントとの間に修
    正電圧を印加する手段を備えている特許請求の範囲第（
    ７）項又は第（８）項に記載の回路。
11. （１１）上記制御手段は、上記制御端子及び制御ポイン
    トに各々接続された非反転入力端子及び反転入力端子と
    、上記第１及び第２ノードに各々接続された非反転出力
    端子及び反転出力端子とを有したフローティング演算増
    幅手段を備えている特許請求の範囲第（１）項ないし第
    （６）項のいずれかに記載の回路。
12. （１２）入力端子と中間のノードとの間に接続されてい
    て、単一の流れ方向のみに流れる電流をこのノードに与
    えるような第１の手段と、上記ノードと出力端子との間
    に接続されていて、単一の流れ方向のみに流れる電流を
    この出力端子に与えるような第２の手段と、上記第１手
    段とノードとの間に接続されたインピーダンスと、上記
    ノードと電圧源との間に接続されたインピーダンスと、
    上記ノードと出力端子との間に接続されたインピーダン
    スと、上記ノードと電圧源との間に接続されたキャパシ
    タと、上記出力端子と電圧源との間に接続されたキャパ
    シタとを備えた包絡線検出器において、各々の手段が特
    許請求の範囲第（１）項ないし第（１１）項に記載の回
    路であることを特徴とする包絡線検出器。
13. （１３）上記第１手段は、その第１端子が電圧源に接続
    され、上記第２手段は、その第１端子がその制御端子に
    接続される特許請求の範囲第（１２）項に記載の検出器
    。