JPS619016A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、論理回路技術さらには半導体集積回路装置
に適用して特に有効な技術に関するもので、たとえば、
ＥＣＬ　（エミッタ結合型論理回路）による回路網が形
成された半導体集積回路装置に利用して有効な技術に関
するものである。

〔背景技術〕

例えば、１９７９年コロナ社発行の集積回路工学（２）
７７〜８７頁に記載されているＥＣＬを用いた論理回路
網では、電圧レベルの異なる複数種類の論理信号が混在
することがある。例えば、第１図に部分的番；示す論理
回路網では、ＥＣ，Ｌ（Ｌｏ）のファンアウトを増すた
めにトランジスタＱ１によるエミッタフォロワが使用さ
れている。

ところが、このエミッタフォロワを経た論理信号は、ト
ランジスタＱ１のベース・エミッタ間の電圧降下分Ｖｂ
ｅ１だけ、その電圧レベルが低くなっている。従って、
この電圧レベルが低くなってしまった論理信号が入力さ
れるＥＣＬ　（Ｌｌ）では、その低い電圧レベルの信号
に整合するよｑなしきい値を持つために、上記ＥＣＬ（
Ｌｏ）で使用さＩ　　　　　　　　れる基準電圧Ｖｂｌ
よりも低い電５圧の基準電圧Ｖｂ２を使用しなければな
らない。この結果、２種類の基準電圧Ｖｂｌ、Ｖｂ２を
発生する電源回路１と、この電源回路１から各ＥＣＬに
基準電圧Ｖｂｌ、Ｖｂ２を分配するための２種類の配線
が必要となる。

しかしながら、半導・体集積回路装置内において、２種
類の基準電圧Ｖｂｌ、Ｖｂ２をそれぞれに分配するため
の配線を設けることは、その半導体集積回路装置内にお
ける配線レイアウトの設計を困難にし、これによって半
導体チップサイズの増大を余儀無くされる場合が多い。

一般に、バイポーラ型半導体集積回路装置における半導
体チップのサイズは、そこに形成される素子の数よりも
配線の数によって決められる場合が番い。このため配線
の数、特に電源Ｖｅ配線や基準電圧Ｖｂｌ。

Ｖｂ２配線などの長く引回される配線の数は、できるだ
け少ないことが望ましいことがわかった。

〔発明の目的〕

この発明の目的は、配線の数、特に基準電圧配線の数を
減らすことができるようにし、これによ　　　　　　　
・−って半導体集積回路装置におけるレイアウトを容易
にするとともに、半導体チップサイズの縮小を可能にす
る技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面応１ら明らか
になるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、ＥＣＬの基準電圧を１種類に統一させること
により、配線の数、特に基準電圧の配線の数を減らすこ
とがマきるようにし、これによって半導体集積回路装置
におけるレイアウトを容易にするとともに、半導体チッ
プサイズの縮小を可能にする、という目的を達成するも
のである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一符号は同一あるいは相当部分を
示す。

第２図は、この発明による半導体集積回路装置に形成さ
れた論理回路網の一部を示す。

同図において、Ｌｏ、ＬｌはＥＣＬ、Ｖｅは１１、ＣＬ
の動作電源（負）、ｌｓｌ、１ｓ２は定電流回路、そし
てＶｂｌはＥＣＬの基準電圧を示す。

同図に示す論理回路網では、ＥＣＬ　（Ｌｏ）のファン
アウトを拡大するために、ｎｐｎ型バイポーラトランジ
スタＱ１と定電流回路１ｓｌとによるエミッタフォロワ
が使用されている。このため、このエミッタフォロワを
経た論理信号の電圧レベルは、バイポーラトランジスタ
Ｑ１のベース・エミッタ間降下電圧分Ｖｂｅ１だけ低く
なってしまっている。従って、第２図に示す論理回路網
では、高低２種類の論理信号を取扱わなければならない
ようになっている。つまり、ＥＣＬ（Ｌｏ）から上記エ
ミッタフォロワを介して論理信号を受けるＥＣＬ　（Ｌ
ｌ）には、ＥＣＬ　（Ｌｏ）において入出力される論理
信号の電圧レベルよりも、低い電圧レベルの論理信号が
入力されてしまう。

他方、この実施例では、電源回路、ｌから各ＥＣＬに分
配される基準電圧Ｖ）１１は１種類だけである、これと
ともに、その基準電圧ｖｂｔを分配するための配線も１
種類だけしか設けていない。そして、この１種類だけ６
基準電圧ｖｂｌは、高い方の電圧レベルの論理信号に合
わせて設定されている。つまり、電圧レベルの低い論理
信号が入力されるＥＣＬ　（Ｌｌ）と電圧レベルの高い
論理信号が入力されるＥＣＬ　（Ｌｏ）の各基準電圧が
互いに同じに揃えられている。

ここで、電圧レベルの低い論理信号が入力されるＥＣＬ
　（Ｌｌ）では、その基準側トランジスタＱ１２のエミ
ッタ側だけに電圧降下素子としてのダイオードＤ１が直
列に挿入されている。このダイオードＤ１の順方向降下
電圧Ｖｆによって、基準側トランジスタＱ１２の見かけ
上のベース入力しきい値が高められる。この結果、その
基準電圧■ｂ１よりも上記順方向降下電圧Ｖｆの分だけ
低い入力しきい値が得られるようになる。モしてこれに
より、入力側トランジスタＱｌｌのベースに、上記エミ
ッタフォロワによって電圧レベルの低下した論理信号を
入力させることができるようなりている。つまり、ＥＣ
Ｌ（Ｌ’ｌ）の入力しきい値が、その電圧レベルの低い
入力論理信号のレベルに整合させられている。

なお、第２図に示した実施例では、電圧レベルの低い論
理信号が入力され、るＥ（１：Ｌ　（Ｌｌ）において、
その基準側トランジスタＱ１２のエミッタに、共通の定
電流回路１ｓｌとは別に、定電流回路１ｓ２が接続され
ているが、これはそのトランジスタＱ１２がＯＦＦ状態
になるのを防ぎベース・エミッタ間電圧を一定に保つた
めである。

第３図はこの発明の別の実施例の要部を示す。

同図に示す論理回路網でも、ｎｐｎ型バイポーラトラン
ジスタＱ１によるエミッタフォロワによってＥＣＬ（Ｌ
ｏ）のファンアウトを拡大している。このために、その
エミッタフォロワを経ることによって電圧レベルが低く
なった論理信号が生じてしまうよう番；な゛っている。

ところが、この実施例では、電圧レベルの低い１□カ、
いヵあわ、□。Ｌ　（Ｌ　１）　ｋ’ｆｌｌＥＥＬｔ＜
　　　　　プルの高い論理信号が入力されるＥＣＬ　（
Ｌｏ）の各基準電圧Ｖｂｌが互いに同じに揃えられてい
る。

つまり、各ＥＣＬ　（Ｌｏ）、　　（Ｌｌ）の入力しき
い値は、その基準電圧Ｖｂｌが１種類に統一されること
によって、共に同じに揃えられている。

他方、電圧レベルの低い論理信号が入力されるＥＣＬ　
（Ｌｌ）の入力側には、該ＥＣ，Ｌ（Ｌｌ）の入力側ト
ランジスタＱｌｌと反対極性の電源で動作するｐｎｐ型
バイポーラトランジスタＱ２によって構成されるエミッ
タフォロワを介在させている。これにより、そのエミッ
タフォロワを構成するトランジスタＱ２のベース・エミ
ッタ間降下電圧によって、上記電圧レベルの低い論理信
号の電圧レベルが高められている。そして、これによっ
て、一旦低くなってしまった論理信号の電圧レベルが、
ＥＣＬ　（Ｌｌ）の入力しきい値に整合する電圧レベル
まで回復させられている。

第４図はこの発明のさ゛らに別の実施例を示す。

同図に示す実施例は、第２図にて示した実施例をシリー
ズ型ＥＣＬ　（Ｌｌ）に適用したものである。このシリ
ーズ型ＥＣＬ　（Ｌｌ）には、トランジスタＱｌｌ−Ｑ
１３による２つの差動回路が含まれる。各差動回路の入
力側トランジスタＱ１３゜Ｑｌｌには、トランジスタＱ
１によるエミッタフォロワによって電圧レベルが低下さ
せられた論理信号と、トランジスタＱ３にダイオードＤ
２を挿入したエミッタフォロワによってさらに電圧レベ
ルが低下させられた論理信号がそれぞれ入力される。他
方、各差動回路の基準側トランジスタＱ１２゜Ｑ１４の
ベースにはそれぞれ同じ基準電圧Ｖｂｌが与えられる。

ここで、差動回路の基準側トランジスタＱ１２゜エミッ
タに電圧降下素子としてのダイオードＤｉが直列に挿入
されている。そして、このダイオードＤ１の順方向電圧
降下によって、基準電圧Ｖｂｌの実行値を低下させ、こ
れにより入力しきい値を低い電圧レベルの論理信号に適
合させるようにしている。

以上のように、上述した各実施例では、例えばファンア
ウトを拡大するためのエミッタフォロワなどによって電
圧レベルの低い論理信号が生じて・しまっても、１種類
の基準電圧だ↓すでもってその電圧レベルの低い論理信
号を取扱うことガできる。

これ↓；よって、配線の数、特に基準電圧配線の数＠減
らして、半導体集積回路装置におけるレイアウトを容易
にするとともに、半導体チップサイズを縮小することが
できるようになる。

（＠来〕 （１）ＥＣＬの基準電圧を１種類に統一させることがで
き、これにより基準電圧配線の数を減らして、半導体集
積回路装置シ；おけるレイアウトを容易仁するとともに
、半、導体チップサイズの縮小を可能にする、という効
果が得られる。

、　以上本Ｊ！明者↓こよってなされた発明を実施例に
もとづき具体的↓こ説明したが、この発明は上記実施例
に駅定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
上記電圧降下素子としてのダイオードはバイポーラトラ
ンジスタをダイオード接’　　　　　　＠Ｌｔ＝、、）
−ｅあ、１よい。

（利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ型半導体
集Ｍ回路装置に適用した場合について説明したが、それ
に限定されるものではなく、例えば、バイポーラ、／Ｍ
Ｏ５混在型半導集積１路装置など番；も適用できる。

【図面の簡単な説明】

第１ｇはこの発明以前の半導体集積回路装置内に形成さ
れた論理回路網の一部を示す図、第２図はこの発明の一
実施例による半導体集積回路装置内に形成された論理回
路網の一部を示す」Ｌ 第３図はこの発明の別の実施例を示す回路図。 第４図はこの発明のさらに別の実施例を示す回ｉ＊ａで
ある。 しｏ、Ｌｌ・・・ＥＣＬ　（エミッタ結合型論理回路）
１・・・電源回路、Ｖｂｌ、Ｖｂ２・・・基準電圧、Ｖ
ｅ−・・動作電源、Ｑｌ、Ｑｌ　ｌ、Ｑｌ　２９　Ｑｌ
　３゜Ｑ　１４　、＝　ｎ　ｐ　ｎや１、イ□−うｈ−
、ｙ９ｘＪ）、。２　　　　□゛Ｙ・・・反対極性の電
源で動作するトランジスタ（ｐｎｐ型バイポーラトラン
ジスタ）−１ｇｌ、Ｉｎ２・・・定電流回路、Ｄｉ＝・
電圧降下素子（ダイオード）。 Ｖｆ・・・ダイオードの順方向降下電圧。 第　　１　　図 第　　２　　図 第　　３　　図 ｅ 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、電圧レベルの異なる少なくとも２種類の論理信号が
   取扱われる論理回路網がＥＣＬ（エミッタ結合型論理回
   路）によって構成された半導体集積回路装置であって、
   電圧レベルの低い論理信号が入力されるＥＣＬと電圧レ
   ベルの高い論理信号が入力されるＥＣＬの各基準電圧を
   同じに揃えるとともに、電圧レベルの低い論理信号が入
   力されるＥＣＬの基準側トランジスタに電圧降下素子を
   直列に挿入し、この電圧降下素子による降下電圧によっ
   て該ＥＣＬの入力しきい値をその電圧レベルの低い入力
   論理信号のレベルに整合させるようにしたことを特徴と
   する半導体集積回路装置。 ２、上記電圧降下素子としてダイオードを使用し、この
   ダイオードをＥＣＬの基準側トランジスタのエミッタ側
   に直列に挿入し、このダイオードの順方向降下電圧でも
   って該ＥＣＬの入力しきい値を電圧レベルの低い論理信
   号のレベルに整合させるようにしたことを特徴とする特
   許請求の範囲第１項記載の半導体集積回路装置。 ３、電圧レベルの異なる少なくとも２種類の論理信号が
   取扱われる論理回路網がＥＣＬ（エミッタ結合型論理回
   路）によって構成された半導体集積回路装置であって、
   各ＥＣＬの基準電圧を１種類に揃えるとともに、ＥＣＬ
   の入力側トランジスタに対して反対極性の電源で動作す
   るトランジスタによって構成されるエミッタフォロワを
   設け、このエミッタフォロワに上記電圧レベルの低い論
   理信号を通すことによって、その電圧レベルの低い論理
   信号のレベルをＥＣＬの入力しきい値まで高めるように
   したことを特徴とする半導体集積回路装置。