JPS6186847A - 自動車用制御装置のｃｐｕ暴走防止装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は複数のＣＰＵを用いた自動車用制御装置におけ
るＣＰＵ暴走防止装置に関する。

〈従来の技術〉 例えば、自動車のエンジン制御等にマイクロコンピュー
タが用いられるようになって以来、多くの機能の集約化
及び高度化の要求が強くなってきている。かかる対策と
して複数のＣＰＵを設けて機能を分担させることにより
、個々のｃＰＵの制御の簡略化、効率化及び実行時間の
短縮化等を図るようにしたものが提案されている（特開
昭５９−１０８８４７号公報）。

ところで、かかる自動車用制御装置では、安全対策とし
て通常ＣＰＵの暴走を防止する装置が設けられており、
従来では通常第４図に示すようにコントロールユニット
５内の各ＣＰＵ１．２毎に暴走監視回路３．４を設ける
ようにしている。即ち、各ＣＰＵ１．２の出力ボートか
らそれぞれ対応する各監視回路３，４にプログラムラン
信号（以下１”ＲＵＮ信号）を出力し、前記各Ｐ’−Ｒ
ＵＮ信号の有無によってそれぞれの監視回路３．４が対
応するＣＰＵＩ、２の異常を検出し、異常時にＣＰＵＩ
、２にリセット信号を出力するようにしている。

〈発明が解決しようとする問題点〉 しかしながら、従来のように各ＣＰＵ毎に暴走゛監視回
路を設ける構成では、コスト及び実装スペース等の点で
不利である。

本発明は上記の問題点を解決することを目的としてなさ
れたもので、単一のＣＰＵ暴走監視回路で複数のＣＰＵ
の暴走を防止するようにした。

く問題点を解決するための手段〉 このため本発明では第１図に示すように、一方のＣＰＵ
から出力される第１Ｐ−ＲＵＮ信号を他方のＣＰＵに入
力し、他方のＣＰＵから出力される第２Ｐ−ＲＵＮ信号
を単一のＣＰＵ暴走監視回路に入力する構成とし、前記
他方のＣＰＵに、第１Ｐ−ＲＵＮ信号の異常・正常を判
定する判定手段と、該判定手段が異常判定したときに第
２Ｐ−ＲＵＮ信号の発生を停止させる停止手段とを設け
ると共に、前記暴走監視回路のリセット信号を各ＣＰＵ
に出力するよう構成した。

く作用） これにより、一方のＣＰＵが異常状態であってそのＰ−
ＲＵＮ信号（第１Ｐ−ＲＵＮ信号）が異常のとき又は他
方のＣＰＵ自体が異常状態のときには、ＣＰＵ暴走監視
回路へ他方のＣＰＵのＰ’−ＲＵＮ信号（第２Ｐ−ＲＵ
Ｎ信号）が入力されず、単一のＣＰＵ暴走監視回路によ
って各ＣＰＵがリセットされる。

〈実施例〉 以下本発明の実施例を図面に基づいて説明する。

第２図は本発明のハードウェア構成の一例を示す。

図において、コントロールユニット１１には２つの第１
及び第２　ＣＰ　Ｕ１２．１３が設けられている。

各ＣＰＵ１２，１３はそれぞれの制御処理プログラムに
従って各自に分担された制御を行う機能を有することは
従来と同様である。

そして、本実施例では、第１ＣＰＵ１２の出力ポートか
ら出力される第１Ｐ−ＲＵＮ信号信号箱２ＣＰＵ１３の
入力ポートに人力し、第２ＣＰＵ１３の出力ポートから
出力される第２Ｐ−ＲＵＮ信号信号光一のＣＰＵ暴走監
視回路１４に入力している。

そして、前記第２ＣＰｔＪ１３には、第１Ｐ−ＲｔＪＮ
信号Ａの正常・異常を判定する第１Ｐ−ＲＵＮ信号判定
手段と、該判定手段が異常判定したとき当該判定手段か
らの信号に基づいて第２　ＣＰ　Ｕ１３の出力する第２
Ｐ−ＲＵＮ信号信号光止させる第２Ｐ−ＲＵＮ信号停止
手段が設けられている。また、前記ＣＰＵ暴走監視回路
１４には、第２Ｐ−ＲＵＮ信号状態に基づいてＣＰＵの
異常検出を行うｃｐＵ異常検出回路と、該検出回路から
の異常検出信号を受けて各ＣＰＵ１２，１３のＲＥＳＥ
Ｔ端子へリセット信号を出力するりセント回路とを設け
ている。

次に作用を第３図のフローチャートに基づいて説明する
。

これは第２ＣＰＵ１３のフローチャートであり、まず、
ＳＬでイニシャライズを行う。次に８２で第１ＣＰＵ１
’２からの第１　Ｐ−ＲＵＮ信号信号有無、即ち正常か
異常かを判定する。ここで、第１ＣＰＵ１２が正常に動
作して第１Ｐ−ＲＵＮ信号信号有定結果が正常であれば
、Ｓ３へ進み第２　Ｐ−ＲＵＮ信号信号光生し、更にＳ
４で第２ＣＰＵ１３に分担された制御処理プログラムを
実行するが、第２ＣＰＵ１３に異常が発生してプログラ
ムが実行されないと第２Ｐ−ＲＵＮ信号信号光止される
。すると、ＣＰＵ暴走監視回路１４のＣＰＵ異常検出回
路はこれに基づいてリセット回路に異常検出信号を出力
し、リセット回路から第１及び第２０Ｐ　０１２゜１３
にそれぞれリセット信号を入力して各ＣＰ　Ｕ１２゜１
３をリセットする。

一方、Ｓ２の判定で第１　Ｐ−ＲＵＮ信号信号有常のと
きは、第２ＣＰＵ１３の正常・異常に関係なく第２Ｐ−
ＲＵＮ信号信号光生しない。このため、リセット回路か
らのリセット信号によって各ＣＰ０１２、１３はリセッ
トされる。

このようにすれば、複数のＣＰＵ１２，１３を１つの監
視回路１４によって監視することかでき、しかもＣＰＵ
の暴走を防止できるので、コントロールユニットの小型
化及びコスト低減を図ることができる。

〈発明の効果〉 以上述べたように本発明によれば、複数のＣＰＵを備え
た自動車用制御装置において、一方のＣｐｕのＰ−ＲＵ
Ｎ信号を他方のＣＰＵに入力し、他方のＣＰＵのＰ−Ｒ
ＵＮ信号を単一のＣＰＵ暴走監視回路へ入力する構成と
し、監視回路に入力するＰ’−ＲＵＮ信号の有無で複数
のＣＰＵの異常検出を行いリセフトするようにしたので
、ＣＰＵ暴走監視回路をＣＰＵＯ数だけ設ける必要がな
（１つだけでよく、コントロールユニットの小型化及び
コスト低減を図ることができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の一実施例のハードウェア構成図、第３図は同上
実施例のフローチャート、第４図は従来例のハードウェ
ア構成図である。 １１・・・コントロールユニノＩ−１２・・・第１　Ｃ
ＰＵ１３・・・第２ＣＰＵ　　　１４・・・ＣＰＵ暴走
監視回路Ａ・・・第１　Ｐ−ＲＴＪＮ信号　　Ｂ・・・
第２Ｐ−ＲＵＮ信号 特許出願人　日本電子機器株式会社 代理人　弁理士　笹　島　　冨二雄 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 　複数のＣＰＵを備え、ＣＰＵからのプログラムラン信
   号に基づいてＣＰＵの異常を検出し異常時にＣＰＵをリ
   セットするＣＰＵ暴走監視回路を有する自動車用制御装
   置において、一方のＣＰＵから出力される第１プログラ
   ムラン信号を他方のＣＰＵに入力し、他方のＣＰＵから
   出力される第２プログラムラン信号を単一のＣＰＵ暴走
   監視回路に入力する構成とし、前記他方のＣＰＵに、第
   １プログラムラン信号の異常・正常を判定する判定手段
   と、該判定手段が異常判定したときに第２プログラムラ
   ン信号の発生を停止させる停止手段とを設けると共に、
   前記暴走監視回路のリセット信号を各ＣＰＵに出力する
   構成としたことを特徴とする自動車用制御装置のＣＰＵ
   暴走防止装置。