JPS6162139A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、特に関係データベース処理で必要となる関
係演算に好適するデータ処理装置に関する。

［発明の技術的背景とその問題点］ 関係データベースにおける主たる処理の１つに、２つの
りレーション間の関係演算がある。関係演算として番よ
、結合（Ｊｏｉｎ）、制約（Ｒｅｓｔｒｔｃｔｉｏｎ）
、射影（Ｐ　ｒｏｊｅｃｔｉｏｎ　）などが知られてい
る。

この種の関係演算では、その出力は必ずしも元のリレー
ションのレコードの全ての属性を必要とせず、その１部
のみでよい場合が多い。そこで、レト 、ソこの発明は上記事情に鑑みてなされたものでそフの
目的は、待に関係演算で扱われるレコード中の１１Ｓ望
のフィールドだけを高速で選択出力できるデ゛４； １：−９処理装置を提供することにある。

［発明の概要］ この発明では、１レコード分のデータを格納するレコー
ドバッファが設けられる。このレコードバッファに格納
されている１レコード分のデータの外部への出力は、読
出し制御部によって行なわれる。また、この発明では、
外部出力対象レコードの第１の切出し位置を指定する第
１切出しポインタと、上記外部出力対象レコードの第２
の切出し位置を指定する第２切出しポインタとが設けら
れる。第１切出しポインタの内容は、第２切出しポイン
タにより、読出し制御部からレコードバッファに提示さ
れる読出しアドレスと比較される。一方、第２切出しポ
インタの内容は、第２比較器により、上記読出しアドレ
スと比較される。第１および第２比較器の比較結果は、
切出し制御部に導かれる。

切出し制御部は、第１および第２比較器の比較結果に応
じ、読出し制御部の動作を制御する。これにより、ルー
コード中の指定されたフィールドのみが外部に選択出力
される。

［発明の実施例］ 第１図はこの発明の一実施例に係るマーシャ１０の構成
を示し、第２図は第１図のマーシャ１０を適用する関係
データベースエンジン（以下、ＲＤＢ・６Ｅと称する）
の構成を示ず。第２図のＲＤＢＥにおいて、１１はＲＤ
ＢＥ全体を制御するＣＰＩＪ、１２は２−クエイ・マー
ジソート方式を適用するソータ（ソート処］！Ｉ！装置
）である。ソータ１２は１２段のソート・セル１２−Ｏ
〜１２−１１からなり、最大４にレコードのソー１−処
理が行なえるようになっている。

１３はソータ１２の入力側に設けられ、ソート処理にお
いて比較対象となるキーフィールドをレコードの先頭に
移動するなどのソート前処理を行なうＩＮアライナくソ
ート前処理装置）、１４はＩＮアライナ１３のソート結
果が正しいか否かを監視するソート・チェッカである。

マーシャ１０は、ソート・チェッカ１４に接続され、ソ
ータ１２によりソート処理されている、１つ乃至２つの
りレーション間で、関係演算を高速に実行するように構
成されていφ。

ＩＮアライブづ３、ソータ１２、ソート・チェッカ１４
、およびマーシャ１０は、ソート処理と、関係演算処理
を連動して、入力データに同期したバイブライン処理を
行なう専用ハードウェアであるエンジンする）とのイン
タフェースを制御するＨＭアダブ）り（以下、ＨＭＡと
称する）である。ＨＭ　Ａ　１６は、トとして動作する
。１８はＣＰＵ１１の入出力バス、１９はＤＭＡバスで
ある。入出力バス１８には、マーシャ１０を始めとする
エンジン・コア１５の各構成要素、ＣＰ　Ｕ　１１、お
よび８ＭＡ１６．１７が接続され、ＤＭＡバス１９には
、ＣＰ　Ｕ　１１および８ＭＡ１６．１７が接続される
。

マーシャ１０は、第１図に示すように、演算部ＯＰＰと
、出力選択部ｏＳＰと、これら演算部ＯＰＰおよび出力
選択部ｏＳＰを制御する制御部ＣＮＴＰとからなる。

演算部ＯＰＰにおいて、２０１Ｊは第１のりレーション
を格納するＵ（Ｕｐｐｅｒ）バッファ（以下、ＵＢと称
する）、２０Ｌは第２のりレーションを格納するＬ　（
Ｌ　ｏｗｅｒ）バッファ（以下、ＬＢと称する）である
。２１ＵはＵＢ２０Ｕに書込むデータを保持する入力レ
ジスタ（ＩＮＵレジスタ）、２１ＬはＬＢ２０Ｌに嘉込
むデータを保持する入力レジスタ（Ｉレジスタ（ＬＯＷ
レジスタ）である。２３はＵＰＲ「置 ・：？、ジスタ２２ＵおよびＬＯＷレジスタ２２Ｌの各
内容、１１１ ニーを比較する比較器（以下、ＣＭＰと称する）、２４
ＵはＩＪＰＲレジスタ２２Ｕの内容を出力選択部○ＳＰ
　ｆｉｌｌへ伝達する出力レジスタ（ＯＴｔＪレジスタ
）、２４１はＬＯＷレジスタ２２Ｌの内容を出力選択部
Ｏ８Ｐ側へ伝達する出力レジスタ（○ＴＬレジスタ）で
ある。２５ＵはＵＢ２０Ｕに対する書込みポインタとし
ての書込みアドレスレジスタ（ＷＡＵレジスタ）、２５
ＬはＬＢ２０Ｌに対する書込みポインタとしての書込み
アドレスレジスタ（ＷＡＬレジスタ）である。２６Ｕは
Ｕ３２０１Ｊに対する読出しポインタしての読出しアド
レスレジスタ（ＲＡＵレジスタ）、２６ＬはＬＢ２０Ｌ
に対する読出しポインタとじての読出しアドレスレジス
タ（ＲＡＬレジスタ）である。ＷＡＵレジスタ２５Ｕ、
ＷＡＬレジスタ２５Ｌ。

ＲＡＵレジスタ２６Ｕ１およびＲＡＬレジスタ２６１は
、カウンタ機能を有す・る。２７ＵはＲＡＵレジスタ２
６Ｕの内容を保持するバックアップレジスタ（ＢＵＵレ
ジスタ）、２７ＬはＲＡＬレジスタ２（３１の内容を保
持するバックアップレジスタ（ＢＵＬレジスタ）である
。２８ＵはＷＡＵレジスタ２５ＵおよびＲＡＵレジスタ
２６Ｕの各内容を比較する比較器（ＣＭＰ）　、２８Ｌ
はＷＡＬレジスタ２５ＬおよびＲＡＬレジスタ２６Ｌの
各内容を比較する比較器（゛ ｉ（ＣＭＰ）である。２９ＵはＷＡＵレジスタ２５Ｕま
１、 °たはＲＡＵレジスタ２６Ｕの内容をＵＢ２０Ｕに対す
“るメモリアドレスとして選択するマルチプレクサ、２
９ＬはＷＡＬレジスタ２ＳＬまたはＲＡＬレジスタ。

２６Ｌの内容をＬＢ２０Ｌに対するメモリアドレスとし
て選択するマルチプレクサである。

第１図の出力選択部Ｏ８Ｐにおいて、３０ＵはＵＢ２０
Ｕからの１レコード分のデータを格納するＵレコードバ
ッファ（Ｕ　Ｒ８３０）　、３０ＬはＬＢ２０Ｌからの
１レコード分のデータを格納するＬレコードバッファ（
ＬＲＢ３０）である。３１ＵはＯＴＵレジスタ２４Ｕの
内容をＵ　ＲＢ　３０Ｕに対する書込みデータとして保
持する入力レジスタ（ＩＮＵＲレジスク）、３１ＬはＯ
ＴＬレジスタ２４Ｌの内容をＬＲ８３０Ｌに対する書込
みデータとして保持する入力レジスタ（ＩＮＬＲレジス
タ）である。３２はＵＲＢ３０ＵまたはＬＲＢ３０Ｌか
らの読出しデータを選択するマルチプレクサ、３３はマ
ルチプレクサ３２からの選択出力データをラッチする出
力レジスタスレジスタ（ＷＡＬＲレジスタ）である、３
５ＵはＵ　ＲＢ　３０Ｕに対する読出しポインタとして
の読出しアト″′ジ２り（ＲＡＵＲＬ′９２り）・３５
Ｌ　　　　　。

はＬＲＢ３０Ｌに対する読出しポインタとしての読出し
アドレスレジスタ（ＲＡＬＲレジスタ）である。ＷＡＵ
Ｒレジスタ３４Ｕ、ＷＡＬＲレジスタ３４Ｌ、ＲＡＵＲ
レジスタ３５Ｕ、およびＲＡＬＲレジスタ３５Ｌは、カ
ウンタ機能を有する。３６ｔＪはＷＡＵＲレジスタ３４
ＵまたはＲＡＵＲレジスタ３５Ｕの内容をＵ　ＲＢ　３
０Ｕに対するメモリアドレスとして選択するマルチプレ
クサ、３６ＬはＷＡＬＲレジスタ３４ＬまたはＲＡＬＲ
レジスタ３５Ｌの内容をＬＲＢ３０Ｌに対するメモリア
ドレスとして選択するマルチプレクサである。

第１図の制御部ＣＮＴＰにおいて、３８は制御部ＣＮＴ
Ｐの中心をなす主制御部、３９は主制御部３８内に設け
られた８ビツトのマージ演算レジスタ（ＭＯＰレジスタ
）である。ＭＯＰレジスタ３９には、第３図に示すよう
に、マージ演算の指定を行なう５ビツトのマージ演算指
定コード（ＭＲＧ−れる。この例では、ＡＳ／ＤＳ＝Ｏ
で昇順が、ＡＳ／ＤＳ＝１で降順が指定される。また、
Ｕ／Ｌ４０はｃ　ｐ　ｕ　ｉｌに対するインタフェース
である入−１カインタフエース、４１は入出力インタフ
ェース４０に設けられたコマンドレジスタ（ＣＭＤレジ
スノｉ？夕）である、ＣＭＤレジスタ４１には、ＣＰ　
Ｕ　１１か−らの指定により、８ビツトのコマンドデー
タが設定される。このコマンドデータの第Ｏビットは、
第４図に示すように、レジスタ指定ビット（ＲＥＧ、Ｉ
ＮＤビット）である。ＲＥＧ、ＩＮＤビットは、コマン
ドデータの第Ｏ〜第７ビツトが、マーシャ１０内のレジ
スタ（のレジスタ番号）を指定するデータとして用いら
れる（ＲＥＧ、ＩＮＤ−１の場合）か、或はコマンドデ
ータ本来の動作指定データとして用いられる（ＲＥＧ、
ＩＮＤ＝０の場合）かを指定する。ＲＥＧ、ＩＮＤ＝Ｏ
の場合、第４図に示すように、コマンドデータの第２ビ
ツトはエンジン・コア１５のリセットを指定するリセッ
ト指定ビット（Ｒ８Ｔビット）、第３ビツトはエンジン
・コア１５の起動を指定するエンジン起動指定ビット（
ＥＮＧ、Ｇｏビット）、第４ビツトはマーシャ１０のみ
の起動を指定するマージャジスタ２６１および後述する
ＦＬＥＭＰ５２Ｌのクリアを指定するしりトライ指定ビ
ット（ＬＲＴＲＹビット）として用いられる。なお、上
記した各ビットの動作指定は、論理ＩＩ　１１１で有効
である。

再び第１図を参照すると、４２はＵＢ２０ＵまたはＬＢ
２ＯＬに格納されるリレーション（ストリーム）の総レ
コード＠ＴＲＮを示すトータルレコード数レジスタ（Ｔ
ＲＮレジスタ）１，４３ＬＩはＵＢ２０Ｕに格納される
リレーションのレコード長Ｒ８Ｕを承すレコードサイズ
レジスタ（Ｒ８Ｕレジスタ）、４３ＬはＬＢ２ＯＬに格
納されるリレーションのレコード長Ｒ８Ｌを示すレコー
ドサイズレジスタ゛（Ｒ３Ｌレジスタ）である。４４は
Ｒ８Ｕレジスタ４３ＵまたはＲ８Ｌレジスタ４３Ｌの内
容を選択するマルチプレクサ、４５はマルチプレクサ４
４からの選択出力データを初期値としてロードし、ＵＢ
２０ＵまたはＬＢ２ＯＬへの書込み時にカウントダウン
されるライトカウンタ（ＷＲＣカウンタ）、４６はＴＲ
Ｎレジスタ４２の内容を初期値としてロードし、ＷＲＣ
カウンタ４５からのボロー信号に応じ゛てカウントレジ
スタ）、４８はＶＤＬレジスタ４７の内容を初期値とし
てロードし、ＬＢ２０Ｕ（およびＬＢ２ＯＬ）からのデ
ータ読出し時にカウントダウンされる有効データ長カウ
ンタ（ＶＣＴカウンタ）である。

ＭｏＰレジスタ３９、ＣＭＤレジスタ４１、ＴＲＮＬ／
ジスタ４２、Ｒ８Ｕレジスタ４３ｔＪ、Ｒ３Ｌレジスタ
４３Ｌ１およびＶＤＬレジスタ４７は、第２図のＣＰＵ
１１により、予めセットアツプ可能である。　　″４９
Ｕ１．ｔＲ３Ｕレジスタ４３Ｕの内容を初期値してロー
ドし、ＵＢ２０Ｕからのデータ読出し時にカウントダウ
ンされるリードカウンタ（ＲＣＵカウンタ）、４９Ｌは
Ｒ８Ｌレジスタ４３Ｌの内容を初期値しでロードし、Ｌ
Ｂ２０Ｌからのデータ読出し時にカウントダウンされる
リードカウンタ（ＲＣＬカウンタ）である。５０ＵはＲ
ＣＵカウンタ４９ｔＪからのボロー信号に応じてセット
され、ｕ　ｓ　２０Ｕ’からの読出しデータがルーコー
ドの最後のデータであることを示すレコードエンドフラ
グ（ＦＵＥフラグ）　、５０ＬはＲＣＬカウンタ４９Ｌ
からのボロー信号に応じてセットされ、ＬＢ２０Ｌから
の読出しデ書込み完了フラグ（ＦＵＷＥＤフラグ）、５
１Ｌは１Ｌｓ２ｏＬへの書込みが完了したことを示す書
込み涜了フラグ（ＦＬＷＥＤフラグ）である。５２Ｕは
！ＵＢ２０１Ｊが空状態となったことを示すエンプティ
フラグ（ＦＵＥＭＰフラグ）　、５２ＬはＬＢ２０Ｌが
空状態となったことを示すエンプティフラグ（ＦＬＥＭ
Ｐフラグ）である。５３ＵはｔＪＢ２０Ｕがらのデータ
の外部出力を指示する出力指示フラグ（ＦＵｏフラグ）
、５３ＬはＬＢ２０Ｌからのデータの外部出力を指示す
る出力指示フラグ（ＰＬＯフラグ）である。

５４ＵはＵ　ＲＢ　３０Ｕからの読出しレコードに対す
る第１の切出し位置を指定する切出しポインタとしての
レジスタ（Ｏ８ＵＡレジスタ）　、５４ＬはＬＲＢ３０
Ｌからの読出しレコードに対する第１の切出し位置を指
定する切出しポインタとしてのレジスタ（ｏＳＬＡレジ
スタ）、５５ＵはＵＲＢ３０Ｕｈ１らの読出しレコード
に対する第２の切出し位置を指定する切出しポインタと
してのレジスタ（Ｏ８ＵＢレジスタ）　、５５ＬはＬＲ
Ｂ３０Ｌからの読出しンタ（ＣＴＲカウンタ）　、５７
ＵはＣＴＲカウンタ５６および０３ＵＡレジスタ５４Ｕ
の各内容を比較する比較器（ｃＭ　Ｐ　）　、５７Ｌは
ＣＴＲカウンタ５６おおよび０８ＵＢレジスタ５５Ｕの
各内容を比較するｉｉ比較器（ＣＭＰ）、５８ＬはＣＴ
Ｒカウンタ５６およ・び０８ＬＢレジスタ５５Ｌの各内
容を比較する比較器（ＣＭＰ）、５９ＵはＣＴＲカウン
タ５６およびＲ８Ｕレジスタ４３Ｕの各内容を比較する
比較器（ＣＭＰ）、５９１はＣＴＲカウンタ５６および
Ｒ８Ｌレジスタ４３１の各内容を比較する比較器（ＣＭ
Ｐ）である。○ＳＵＡレジスタ５４Ｕ、０５ＵＢレジス
タ５５Ｕ１ｏＳＬＡレジスタ５４Ｌ、０８ＬＢレジスタ
５５Ｌは、第２図のｃ　ｐ　ｕ　ｉｌにより、予めセッ
トアツプ可能である。

次に、第１図の主制御部３８の構成を、第５図を参照し
て説明する。第５図において、６０はＦＵＥフラグ５０
ｔＪおよびＦＬＥフラグ５０Ｌ、更にはＣＭＤレジスタ
４１などに応じて各種制御信号を発生するタイミングを
決定する制御タイミング発生回路、６１はＭＯＰレジス
タ３９オよびＣＭＤレジスタ４１の内容に応じ、制御タ
イミング発生回路６０からのスタート指示のタイミング
で各部をクリアするクリア回路である。６２はＣＭＰ２
３の比較結果およびＶＣＴカウンタ４８からの出力によ
り、Ｕ　Ｂ　２０１Ｊ　ｅよ′下崇力制御部・６５はＭ
ＯＰレジスタ３９の内容およびパ比較制御部６２の比較
確定結果に応じ、制御タイミ割込み制御、および出力制
御などのための各種別・御信号を発生する制御信号発生
回路である。

次に、第５図の割込み制御部６３周辺の構成を、第６図
を参照して説明する。第６図において、６６はＭＯＰレ
ジスタ３９からのｔＪ／Ｌビットが入力されるインバー
タ・６７ｔＪはイン″−夕６６の出力とＳ　　　　９．
１ＴＣカウンタ４６からのボロー信号とが入力されるア
ンドゲート（Ａ）、６７ＬはＭＯＰレジスタ３９からの
Ｕ／ＬビットとＳＴＣカウンタ４６からのボロー信号と
が入力されるアンドゲート（Ａ）である。

ＦＵＷＥＤフラグ５１ＵはＡ６７Ｕ、ＦＬＷＥＤフラグ
５１ＬはＡ６７Ｌからの出力信号に応じ、セットされる
。６８ＵはＣＭ　Ｐ　２８Ｕの比較結果（一致検出信号
）およびＦＩＪＷＥＤフラグ５１Ｕからの出力信号が入
力されるアンドゲート（Ａ）、６８ＬはＣＭＰ２８Ｌの
比較結果（一致検出信号）およびＦ　ＬＷＥ襖信号を制
御タイミング発生回路６０からの指定タイミングでゲー
トするゲートである。ＦＵＥＭＰララグ５２Ｕはゲート
６９Ｕ、ＦＬＥＭＰフラグ５２ＬＯ０ｔ −はゲート６９Ｌからの出力信号に応じ、セットされ。

る。７０はＭＯＰレジスタ３９の内容（マージ演算指定
情報）をデコードするデコーダである。デコーダ７０は
、マージ演算指定情報がＵＢ２０Ｕへの第１のりレーシ
ョンのロードを指定している場合に、ロード信号７１ｔ
Ｊを、Ｌ８２ＯＬへの第２のリレーションのロードを指
定している場合に、ロード信号７１１を出力する。

７２ｔＪはデコーダ７０からのロード信号７ＮＪとＦｔ
ＪＷＥＤフラグ５１Ｕからの出力信号が入力されるアン
ドゲート（Ａ）、７２Ｌはデコーダ７０からのロード信
号７１ＬとＦＬＷＥＤフラグ５１Ｌからの出力信号が入
力されるアンドゲート（Ａ）である。７３１Ｊは制御信
号発生回路６５からの割込み許可信号７４ＵとＦＵＥＭ
Ｐフラグ５２Ｕからの出力信号とが入力されるアンドゲ
ート（Ａ）、７３Ｌは制御信号発生路６５から発生され
る。例えば、５ＯＲＴ　（ソート）系演算やＲＥＳＴＲ
ＩＣＴ　（制約）系演算が指定されている場合には、？
Ｊ込み許可信号７４Ｕ、７４Ｌが出力され、ＪＯＩＮ（
結合）系演算が指定されている場合には割込み許可信号
７４ｔＪだけが指定される。また、ＰＡＳＳ　（パス）
系演算が指定されている場合には、Ｕ／Ｌ＝Ｏ（即ちｔ
ＪＢ２０Ｕ指定）！あれば割込み許可信号７４Ｕが、Ｕ
／Ｌ＝１　（即〜ちＬＢ２０Ｌ指定）であれば割込み許
可信号７４シがヵ） °１山力される。７５はＡ７２Ｕ、Ａ７２Ｌ、Ａ７３Ｕ
、およ−１＋ びＡ７３Ｌからの各出力信号が入力されるオアゲート（
ＯＲ）、７６はＯＲ７５からの出力信号に応じて割込み
を発生する割込み発生回路である。

次に、第５図のクリア回路６１周辺の構成を、第７図を
参照して説明する。第７図において、７７はＭＯＰレジ
スタ３９からのＵ／Ｌビットが入力されるインバータ、
７８Ｕはインバータ７７からの出力信号とＣＭＤレジス
タ４１に保持されたコマンドデータ中のＥＮＧ、Ｇｏビ
ットとが入力されるアンドゲート（Ａ）、７８ＬはＭＯ
Ｐレジスタ３９からのＵＡ７８Ｌからの出力信号と上記
Ｒ８Ｔビットとが入力されるオアゲート（ＯＲ）である
。８０Ｕは０Ｒ７９Ｕからの出力信号とＣＭＤレジスタ
４１からのＵ出力信号を、ＷＡＵレジスタ２５Ｕおよび
Ｆ　Ｕ　’ＶＶ　Ｅ″″−ｂフラグ５１Ｕに対するクリ
ア信号として、制御りイ１ミング発生回路６０からの指
定タイミングでゲー５１１に対するクリア信号として、
制御タイミング発生回路６０からの指定タイミングでゲ
ートするゲートである。８２１Ｊは、０Ｒ８０Ｕからの
出力信号を、ＲＡＵレジスタ２６ＵおよびＦＵＥＭＰフ
ラグ５２Ｕに対するクリア信号として、制御タイミング
発生回路６０からの指定タイミングでゲートするゲート
、８２Ｌは、０Ｒ８０Ｌからの出力信号を、ＲＡＬレジ
スタ２６ＬＦ３よびＦＬＥＭＰフラグ５２Ｌに対するク
リア信号として、制御タイミング発生回路６０からの指
定タイミングでゲートするゲートである。

次に、第５図の出力制御部６４周辺の構成を、第８図を
参照して説明する。第８図において、８３はＦＬＪＯフ
ラグ５３Ｕ、　５３Ｌの状態に応じてＵＲＢ３０Ｕ、３
０Ｌからのデータの出力順を制御する出力シーケンス制
御部、８４ｊＪはＵ　ＲＢ　３０Ｕからのデータ読出し
を制御するｔＪＲＢ読出し制御部、８４ＬはＬ指示に応
じてレコード読出し制御動作を開始し、からの出力指示
信号８５Ｕ、８５Ｌに応じてセットする。８６はｔＪＲ
Ｂ読出し制御部８４Ｕ、８４Ｌからの（ＲＯＵＴＬｚジ
スタ３３用（７））　スト０−７（８号８７Ｕ。

８７Ｌが入力されるオアゲート、８８はＯＲ８Ｇからの
出力信号をゲートしてＲＯＵＴレジスタ３３に出力する
ゲート、８９は切出し制御部である。切出し制御部８９
は、出力シーケンス制御部８３からの指示に従い、ＣＭ
　Ｐ　５７ＬＩ　、　５８（ＪまたはＣＭＰ５７Ｌ、　
５８Ｌの比較結果を原祝し、その監視結果に応じてゲー
ト８８を制御づ°る。

次に、上記した構成の動作を、第２図に示すソータ１２
の容量を越えるソート処理（これを外部ソートと称する
）の場合を例にとり、第９図乃至第１３図を参照して説
明する。

まず、外部ソートの概念について説明する。第２図のＲ
ＤＢＥでは、ソータ１２の容量を越えるりでソータ１２
に導かれる。そして、ソータ１２により、ニア（ ′・、、そのバッファナイズ単位にソートされた後、ソ
ート・チェッカ１４を介してマーシャ１０に導かれ、同
・’％−ジャ１０により、更に大きな単位でソートされ
一′ る。上記した外部ソートの手順の概略を第９図に示す。

即ち、ソート対象となる原リレーションをＡ１とすると
、外部ソートの手順の概略は、以下””′（ソータ１２
の容量）とマーシャ１０内のＵ　Ｂ　２０Ｕ　。

２ＯＬのバッファサイズは等しいものとする。

■原すレーションＡ１を、ソータ１２の容量単位に分割
し、Ａ１１〜Ａ１ｎ（この例ではｎ−４）を得る。

■Ａ１１〜Ａ１４を、ソータ１２によりそれぞれソート
し、Ａ２１〜Ａ２４を得る。

■Ａ２１．　Ａ２２をマーシャ１０によりソートシ、Ａ
３１、３２を得る。同様に、Ａ２３．　Ａ２４からＡ３
３．Ａ３４を得る。

■（Ａ３１．　Ａ３２）と（Ａ３３．　Ａ３４）とを２
組のりレーションとしてマーシャ１０によりソートし、
ソータ１２の容量の単位に分割し、マーシャ１０を用い
て２組の分割りレーションごとの外部ソートを行なうこ
とから始められる。この動作が繰返されの例では、　Ａ
３１．　Ａ３２からなるリレーション）とサブリレーシ
ョンＳ２１．３２２．・・・３２ｍからなる第２のリレ
ーション８２　　（第９図の例では、Ａ３３゜Ａ３４か
らなるリレーション）とが得られる。明らかなように、
リレーション３１．３２内では、それぞれソートが完了
している。そして、第１のりレーション＄１および第２
のりレーションＳ２を、マーシャ１０の外部ソート機能
によってマージすることにより、第１０図に示すように
、サブリレーション８３１．８３２・８３１（Ｉ−ｎ＋
ｍ）からなる出力（ソート済み）リレーションＳ３が得
られる。

次に、上記した外部ソートの具体的動作について、ｎ−
ｍ−３の場合、即ちサブリレーションＳ１１、８１２．
　Ｓ１３からなる第１のりレーションＳ１、およびサブ
リレーション３２１．　Ｓ２２．３２３からなる第２の
りレーションＳ２に対する外部ソートの　　　　　５゛
；よ、 トを実行するためのコマンドの列と、これら各コマンド
による起動時および終了時におけるＦＩＪＷＥＤフラグ
５１Ｕ、ＷＡＵレジスタ２５Ｕ、ＲＡＵレジスタ２６ｔ
ＪＳＦＬＷＥＤフラグ５１ｍ、ＷＡＬレジスタ２５Ｌ、
ＲＡＬレジスタ２６Ｌの各内容（状態）との対応関係を
示す。第１１図において■〜■はコマンドの実行順を示
す。また、第１２図は第１１図に示す各コマンドの実行
終了時のＵＢ２０Ｕお一コよび１８２０Ｌへの書込み位
置（実線）並びに読出へ； 一シ位置（破線）の変化を説明する図、第１３図は也；
；。

いる場合の制御信号発生回路６５の入出力論理を示す図
である。まず、Ｓ１１に対するセットアツプが、ｃ　ｐ
　ｕ　ｉｉからの指示により行なわれる。即ち、ＣＰＵ
１１により、マーシャ１０が義器指定され、しかる後コ
マンドデータが入出力バス１８を介してマージ１？１０
に転送される。ＣＰ　Ｕ　１１からのコマンドデータは
、マーシャ１０内の入出力インタフェース４０ちＲＥＧ
、ＩＮＤビットが論理″°１″に設定されており、マー
シャ１０内のレジスタ（レジスタ番号）を指定している
。ＣＰＵ１１は、上記したコマンドデータにより、レジ
スタ指定を行なうと、該当レジスタにセラ１−すべきデ
ータ（セットアツプデータ）をライト信号と共に入出力
バス１８上に送出する。しかして、入出力バス１８上の
データは、ＣＭＤレジスタ４１に保持されているコマン
ドデータで１１１、ノこの例では、ＣＭＤレジスタ４１
は、ＲＥＧ、ＩＮＤビットが論理ＩＩ　１　Ｉ＋の場合
、ＣＰＵ１１からのライト信号に応じてカウントアツプ
されるように、′腕っている。したがって、セットアツ
プ対象となｉ、るレジスタのレジスタ番号が連続してい
る場合に′“は、一旦マージ、・１０の機器指定を行な
・てコマンドデータを転送した後は、単に所望のデータ
（セットアツプデータ）と共にライト信号を入出力バス
１８上に繰返し出力するだけでよい。このようにして、
ＭＯＰレジスタ３９に、例えばりレーションのロードを
指定するＭＲＧ−ＯＰコード、ＵＢ２０−’　；；： （を先−頭フイールド位置を示す情報がセットされ、０
８ＵＢレジスタ５５Ｕにレコードの最終フィールド位置
を示す情報（即ち、レコード長Ｒ８Ｕ）がセットされる
。また、Ｒ８Ｕレジスタ４３Ｕにレコード長ＲＳＵ　（
第１のりレーションＳ１内の各レコードのレコード長）
がセットされ、ＶＤＬレジスタ４７にレコード内キーフ
ィールド長を示す有効データ長ＶＤＬがセットされ、Ｔ
ＲＮレジスタ４２に８１１の総レコード数ＴＲＮがセッ
トされる。なお、のコマンドデータを、マーシャ１０の
入出力インタフェース４０内のＣＭＤレジスタ４１にセ
ットせしめる。このコマンドデータは、その第３ビツト
、即ちＥＮＧ、Ｇｏビットが論理１１１　Ｉ＋に設定さ
れたするときに使用される。この場合、マーシャ１０は
、ＵＢ２０ＵまたはＬＢ２ＯＬに新たに格納されるデー
タを用いてデータ処理を行なうことになる。これに対し
、マーシャ１０だけに対するＧｏコマンドとして、ＭＲ
Ｇ、Ｇｏコマンドが用意されている。

このＭＲＧ、ＧＯコマンドでは、ＩＪＢ２０１Ｊまたは
ＬＢ２０Ｌに既に格納されている有意データに対して処
理が行なわれる。

マーシャ１０は、ＣＭＤレジスタ４１にセットされたＥ
ＮＧ、Ｇｏコマンドにより起動される。このとき、クリ
ア回路Ｇ１により、ＷＡＵレジスタ２５Ｕ１ＲＡｔＪレ
ジスタ２６ＵＳＦＬＩＷＥＤフラグ５１Ｕ１およびＦＵ
ＥＭＰフラグ５２ＬＩがクリア（リセット）される。即
ち、ＭＯＰレジスタ３９にセットされたマージ演算指定
情報のＵ／Ｌビットが論理″“Ｏ１１、ＣＭＤレジスタ
４１にセットされたコマンドデータ信号は、０Ｒ７９Ｕ
を介してゲート８１Ｕに導かれる、１ 主回路６０のスタートタイミング発生橢能によるりり、
５ア、イ、ア、ｊ工、上記論理・・１・・。信号、ケー
トする。ゲート８１Ｕからの論理ＩＩ　１１１の信号は
Ｗ。

ＡＵレジスタ２５１ＪおよびＦＵＷＥＤフラグ５１Ｕに
導かれ、ゲート８２ＬＪからの論理１１１　Ｉ＋の信号
はＲＡＵレジスタ２６ＵおよびＦＵＥＭＰフラグ５２Ｕ
に導かれる。これにより、ＷＡｔＪレジスタ２５Ｕ、Ｒ
ＡＵレジスタ２６Ｕ、ＦＵＷＥＤフラグ５１Ｕ、およ″
ｉＦｕＥＭｐフラグ５２ｔ、Ｉがクリアされる。この状
ｓｒ、マージ鬼？１０ハ、ＭＯＰレジスタ３９内のり。

、′ｉ大ｏ　＜　ｕ　＞コマンドで指定されたデータ処
理を、エンジン・コア１５への入力に同期した速度で行
なう。このデータ処理について以下に述べる。

マーシャ１０では、ＬＯＡＤ　（Ｕ）コマンドに応じ、
主制御部３８の制御により、ＵＢ２０Ｕヘデータ（この
例では５１１）を格納する動作が行なわれる。

この際、対応するデータ＜８１１）は、ソータ１２から
ソート・チェッカ１４を経由して、マーシャ１０に所定
バイト単位で一定周期で供給される。ソート２５Ｕを用
いてＵＢ２０Ｌ＋に対するデータ書込みを行なう。即ち
、主制御部３８内の図示せめ書込み制ｉ２Ｕ部は、ＩＮ
Ｕレジスタ２１Ｕに保持されるデータを、マルチプレク
サ２９Ｕにより運択されたＷＡＵレジスタ２５Ｕで指定
されている、ＵＢ２０Ｕのそのアド−１１１図参照）、
シたがってＳ１１はＵＢ２０Ｕの０番「、１ □゛地から順に書込まれる。

“’：ｕｓ２ｏｕへのデータ書込みの場合、主制御部３
８：゛： 〜はその動作開始時に、Ｒ３Ｕレジスタ４３Ｕの内容（
レコード長Ｒ８Ｕ）をマルチプレクサ４４を介してＷＲ
Ｃカウンタ４５にセットし、ＴＲＮレジスタ４２の内容
（総レコード数ＴＲＮ）をＳＴＣカウンタ４６にセット
せしめる。ＷＲＣカウンタ４５は、ＷＡＵレジスタ２５
ｔＪ　（Ｌ　Ｂ　２ＯＬへの書込みの場合にはＷＡＬレ
ジスタ２５Ｌ）が＋１される毎に−１される。この結果
、ＷＲＣカウンタ４５は、ルーコードの最終データの書
込み時にアップフロー状態どなり、ボロー信号を出力す
る。ＷＲＣカウンタ４５からのボロー信号はＳＴＣカウ
ンタ４６に導かれ、これによりＳＴＣカウンタ４６は−
１される。このため、ＳＴＣカウンタ４６は、３１１の
最終レコードの最終データの書込み時にアップフロー状
態となり、ボロー信号を出力する。ＳＴＣカウンタ４６
からのボロー信号はＡ６７Ｕ、　６７Ｌの一端に共通に
導かれる。Ａ６７Ｕの他端には、ＭＯＰレジスタ３つ内
ＦＵＷＥＤフラグ５１Ｕに対し、論理゛１″の信号が出
力される。これにより、ＦＵＷＥＤフラグ５１＝７．Ｕ
、はセットされる（第１１図の■ＬＯＡＤ　（Ｕ）、　
−’ｌ山ｉＮＧ、ＧＯコマンドの欄参照）。主制御部３
８内結果、ＷＡＵレジスタ２５ｔＪは、８１１の（最終
レコードの）Ｒ線データの格納アドレスを示した状態で
、カウントアツプ動作を停止することになる。

第１１図では、上記したＷＡＵレジスタ２５Ｕの内容の
ように、該当コマンドの実行終了時おける該　　　　　
□当しジスタの内容が、サブリレーションの（Ｒ終しコ
ードの）＠線データの格納アドレスとなることを、ｌ”
ｅｎｄＪで示して（Ｘる。

ＦＵＷ、ＥＤフラグ５１Ｕからのセット出力信号は、Ａ
７２Ｕの一端に導かれる。Ａ７２Ｕの他端には、デコー
ダ７０からのロード信号７１Ｕが導かれる。デコーダ７
０は、ＭＯＰレジスタ３９Ｍ　ＯＰレジスタ３９の内容
をデコードしており、この例のようにし０ＡＤ（Ｕ、）
コマンドの場合、論理ＩＩ　１　ｕのロード信号７ＨＪ
を出力する。したがって、この例では、Ｆらの論理”　
１　”の信号は、ＯＲ７５を介して割込み、、！　亡１
１１１は、マージｔ　１０　（内の割込み発生回路７６
）からの割込みを受付けると、マーシャ１０内の図示せ
ぬステータスレジスタ（このレジスタはＦｔＪＷＥＤフ
ラグ５１Ｕ、ＦＬＷＥＤフラグ５１Ｌ、ＦＵＥＭＰフラ
グ５２Ｕ、ＦＬＥＭＰフラグ５２Ｌなどからなる）の内
容の胱出しを行ない、割込み要因の判別を行なう。

ＣＰＵ１１は、マーシャ１０からのステータスの読取り
により、ＵＢ２０ｔＪへのサブリレーション（Ｓ１１）
の書込みの完了を判断すると、次のサブリレーション、
即ら第２のりレーション内の８２１に関するセットアツ
プを行なう。この場合のセットアツプは、前記した８１
１に関するセットアツプと略同様である。なお、有効デ
ータ長ＶＤＬは、第１のりレーションＳ１および第２の
りレーションＳ２の各レコードにおいて共通であるため
、３１１の場合を除いてレットアップは不要である。し
たがって、Ｓ２１の場合のセットアツプ対象レジスタは
、・１１２； ニャージ演陣指定情報（ＳＯＲＴ−ＥＸ　（Ｌ）コマ−
ジャ１０が再び起動される。このとき、クリア回路６１
により、ＷＡＬレジスタ２５Ｌ、ＲＡＬレジスタ２６Ｌ
、ＦＬＷＥＤフラグ５１Ｌ、およびＦＬＥＭＰフラグ５
２Ｌがクリア（リセット）される。即ち、ＭＯＰレジス
タ３９にセットされたマージ演算指定情報のＵ／Ｌビッ
トが論理”１”、ＣＭＤレジスタ４１にセットされたコ
マンドデータく但しＲＥＧ。

ｌＮ０−〇）内のＥＮＧ、Ｇｏビットが論理“１″の場
合、クリア回路６１内のＡ７８Ｌのアンド条件が成立し
、Ａ２Ｂしから論理“１゛°の信号が出力される。Ａ７
８Ｌからの論理″ｌ゛１１１の信号は、０Ｒ７９Ｌを介
してゲート８１Ｌに導かれると共に、０Ｒ７９Ｌ、。

８０Ｌを介してゲート８２Ｌに導かれる。ゲート８１シ
。

二へＥＤフラグ５１Ｌ、およびＦＬＥＭＰフラグ５２Ｌ
；１序クリアされる。この状態で、マーシャ１０１．ｔ
、Ｍ’、’Ｏ，，ＰＬｚシスタ３９内の５ＯＲＴ−ＥＸ
　（Ｌ）　コマンパ喰で指定されたデータ処理を行なう
。このデータ処理について以下に述べる。

マーシャ１０では、５ＯＲＴ−ＥＸ　（Ｌ）コマンドに
応じ、主制御部３８の制御により、Ｌ３２０Ｌへデータ
（この例では５２１）を格納する動作が行なわれる。こ
の際、対応するデータ（３２１＞は、ソータ１２からソ
ート・チェッカ１４を経由して、マージ１７１０に所定
バイト単位で一定周期で供給され、この供給周期に同期
してＩＮＬレジスタ２１Ｌに保持される。５ＯＲＴ−Ｅ
Ｘ　（Ｌ）コマンドの場合、マーシャ１０の主副（Ｉ（
１部３８内の図示せぬ書込み制御部は、ＷＡＬレジスタ
２５１を用いてＵＢ２０Ｕに対するデータ書込みを行な
う。即ち、主制御部３８内の書込み制御部は、ＩＮｔＪ
レジスタ２１Ｌに保持されるデータを、ＷＡＬレジスタ
２５Ｌで指定されるＬＢ２ＯＬのそのアドレスに書込み
、ＷＡＬレジスの０番地から順に書込まれる。

てＷＲＣカウンタ４５にセットし、ＴＲＮレジスタ４２
の内容（総しコード敗ＴＲＮ）をＳＴＣカウンタ４６に
セットせしめる。ＷＲＣカウンタ４５は°、ＷＡＬレジ
スタ２５Ｌ　（ｔＪ　Ｂ、２０ＬＩへの書込みの場合に
。

はＷＡＵレジスタ２５Ｕ）が＋１される毎に−１される
。この結果、ＷＲＣカウンタ４５は、ルーコードの最終
データの書込み時にアッダフロー状態となり、ボロー信
号を出力する。ＷＲＣカウンタ４５からのボロー信号は
ＳＴＣカウンタ４６に導かれ、これによりＳＴＣカウン
タ４６は−１される。このため、ＳＴＣカウンタ４６は
、３２１の最終レコードの最終データの書込み時にアッ
ダフロー状態となり、ボロー信号を出力する。ＳＴＣカ
ウンタ４６からのボロー信号はＡ６７Ｕ、６７Ｌの一端
に共通に導かれる。Ａ　６７１ＪのＩ！端には、ＭＯＰ
レジスタ３９内のＵ／Ｌピッ１−がインバータ６６を介
して導かれ、Ａ６７Ｌの他端には、上記Ｕ／Ｌビットが
そのままＬはセットされる（第１１図の■５ＯＲＴ−Ｅ
Ｘ′−）。この結果、ＷＡＬレジスタ２ＳＬは、３２１
の（最終レコードの）最終データの格納アドレスな示し
た状１ｍ（ｅｎｄ）でカウントアツプ動作を停止するこ
とになる。

この例では、ＵＢ２０Ｕ　（ＬＢ２０Ｌ＞に対するリー
ド／ライト動作は、時分割で行なわれる。即ち、マーシ
ャ１０に６ける１動作サイクルは、リードサイクルと、
ライトサイクルとに２分されて使用される。５ＯＲＴ−
ＥＸ　（Ｌ）コマンドの場合、主制御部３８内の図示せ
ぬ読出し制御部は、ＷＡＬレジスタ２５Ｌの内容ＷＡＬ
およびＲＡＬレジスタ２６Ｌの内容ＲＡＬを比較するＣ
ＭＰ２８Ｌ、並びにＷＡＵレジスタ２５Ｕの内容ＷＡＵ
およびＲＡＵレジスタ２６Ｕの内容ＲＡＵを比較するＧ
ＭＰ２８Ｕの比較結果を監視している。そして、ＲＡＬ
＜ＷＡＬ、ＲＡＵ＜ＷＡＩＪであれば、読出し制御部は
ＬＢ２０出しを同時に行ない、しかる後ＲＡＵレジスタ
２６す、ＲＡＬレジスタ２６Ｌの内容を＋１する。この
ば、書込み制御部は次のライトサイクルにおいて、前記
したようにＷＡＬレジスタ２５Ｌを用いたＬＢ２０Ｌへ
のデータ書込みを行なう。そして、上記した動作が繰返
される。ＲＡＩＪレジスタ２６Ｕ、ＲＡ’Ｌレジスタ２
ｆ３Ｌは、前記したように起動時にリセットされており
（第１１図参照）、シたがってＵＢ２０ＵＳＬＢ２ＯＬ
からのデータ読出しはＯ番地から行なわれる。

Ｕ３２０ｔＪ、ＬＢ２ＯＬからのデータ読出しにおいて
は、ルーコードの先頭データの読出しに際し、ＲＡＵレ
ジスタ２６ｔＪ、ＲＡＬレジスタ２６Ｌの内容がＢＵＵ
レジスタ２７Ｕ、ＢｔＪＬレジスタ２７Ｌに、Ｒ３ＬＩ
レジスタ４３ＬＪ、Ｒ８Ｌレジスタ４３１の内容がＲＣ
Ｕカウンタ４９Ｕ、ＲＣＬカウンタ４９Ｌに、そしてＶ
ＤＬレジスタ４７の内容がＶＣＴカウンタ４８に、主制
御部３８内の制御タイミング発生回路６０からのルーコ
ード処理開始の指定タイミングで口ＩＮアライナ１３に
より、比較対象となるキーフイ信号を出力する。ＶＣＴ
カウンタ４８からのボロー信号は、比較制御部６２に導
かれる。また、ＲＣＵカウンタ４９Ｕ、ＲＣＬカウンタ
４９Ｌは、レコード長がＲ８ＵのＵｌｌｌレコード、レ
コード長がＲ８ＬのＬ側しコードの最終データの読出し
時にアッダフロー状態となり、レコードエンドを示すボ
ロー信号を出力する。ＲＣＵカウンタ４９Ｕ、ＲＣＬカ
ウンタ４９Ｌからのボロー信号はＦＵＥフラグ５０Ｕ１
ＦＬＥフラグ５０Ｌに導かれる。これにより同フラグ５
０Ｕ、　ＳＱＬがセットし、ルーコードの最終データの
読出しであることが示される。

ＵＢ２０Ｕ、ＬＢ２０Ｌから読出されたデータは、ＵＰ
ＲＬｚジスタ２２ＬＪ、ＬＯＷＬ／ジスタ２２Ｌに保持
される。ＵＰＲレジスタ２２ｔＪ、ＬＯＷレジスタ２２
しの保持データはＣＭＰ２３に導かれる。また、Ｕに導
かれる。比較制御部６２には、ＶＣＴカウンタ４８から
のキーフィールドエンドを示すボロー信号も導かれる。

比較制御部６２は、ＣＭＰ２３からの比較結果が、Ｕ＞
ＬまたはＵ＜Ｌの場合は、その時点でＵ側しコード（こ
の例ではＳ１１内のルーコード）とＬ側しコード（この
例ではＳ２１内のルーコード）との指定キーフィールド
間での比較結果を確定し、ＣＭＰ２３の・比較結果を制
御信号発生回路６５に伝える。これに対し、Ｕ−Ｌの場
合には、比較結果を確定することはできないため、次の
データに対する比較結果が与えられるまで、比較結果の
確定を控える。但し、ＶＣＴカウンタ４８からのボロー
信号により、キーフィールドの終了（キーフィールドエ
ンド）を検出した場合には、Ｕ−Ｌを確定し、ＣＭＰ２
３からの一致検出結果を制御信号発生回路６５に伝える
。なお、上記の説明で、ＵはＵＢ２０Ｕからの読出しデ
ータを示し、ＬはＬＢて、Ｕ　ＲＢ５０Ｕ　、　Ｌ　Ｒ
Ｂ５０Ｌに書込まれる。この−ス１ Ｕパ＠Ｂ５０Ｕ、ＬＲＢ３０Ｌに対する書込みアドレス
は、：、ＲＡｕＲレジスタ３５Ｕ、３５Ｌによって指定
される。ＲＡＵＲレジスタ３５ｔＪ、ＲＡＬＲレジスタ
３５Ｌは、１レコード分の書込みに際しクリアされるよ
うになっており、したがってＵＢ２０Ｕ、ＬＢ２０１か
らの読出しデータは、ＩＪＲＢ３０Ｕ、ＬＲＢ３０Ｌの
０番地から書込まれる。

主制御部３８内の制御タイミング発生回路６０は、ＦＵ
Ｅフラグ５０ＵおよびＦＬＥフラグ５０ｍの状態を監視
している。そして、制御タイミング発生回路６０は、Ｆ
ＵＥフラグ５０ＵおよびＦＬＥフラグ５０Ｌが共にセラ
１〜状態となったことを検出すると、即ちＵ側°レコー
ド、Ｌ側しコードのうちレコード長の長い方のレコード
のＲ終データの読出しを検出すると、（ＵＲＢ３０Ｕま
たはＬＲＢ３０Ｌからのルーコードの読出し出力が可能
となったとして）制御信号発生回路６５に各種制御信号
の出力のタイミング指示を与える。制御信号発生回路６
５は、制御タイミング発生回路６０からの指定タイミン
グで、７−レス、割込み制御部６３、および出力制御部
６４など・を制御する各種制御信号を発生する。好適な
実施′−制御信号発生回路６５は１、ＭＲＧ−ＯＰコー
ドによって外部ソートが指定されている場合（即ち、こ
の例のように５ＯＲＴ−ＥＸ演算の場合）第１３図に示
す入出力論理に従って各種制御信号を出力する。例えば
、サブリレーション８１１，８２１・・・が昇順でソー
トされており、ＡＳｌｏＳ−１，即ち昇順ソートが指定
されているものとすると、制御信号発生回路６５は、比
較結果がＵ＝ＬまたはＵくＬの場合には、ＵＢ２０．Ｕ
から次のレコードが読出され、ＬＢ２０Ｌから現レコー
ドが再度読出され一′−，”φように指示する制御信号
を出力する。この制御ＲＡＬレジスタ２６Ｌへのロード
信号が出力された場合、（レコード処理開始時にＲＡＬ
レジスタ２６Ｌから）ＢＵＬレジスタ２７Ｌにロードさ
れた現しラし方、ＲＡＵレジスタ２６Ｕについては、次
のデータのアドレス（この場合には、次のレコードの先
朋アドレス）を示しており、回答変化はない。この場合
、前記したＬＩＢ２０１Ｊからのデータ読出しと同様に
して、次のレコードを先頭データより順に読出すことが
可能となる。また、制御信号発生回路６５は、ｔＪ　Ｒ
Ｂ　３０Ｕに書込まれたレコードの出力を指示する有効
な（論理１１１１１−の）出力指示信号８５Ｕを出力す
る。これに対し、比較結果がＵ＞Ｌ（論理゛１°゛の）
出力指示信号８５Ｌを出力する。

また、制御信号発生回路６５は、比較結果およびＡＳ１
０Ｓピッ１−の、状態に無関係に、有効な割込み一許可
信号７４１Ｊ、７４１を出力する。

；　′今、制御信号発生回路６５からの制皿信号により
、註。

弓、Ｕ、　ｓ　２ＯＬ＋からの次のレコードの読出しお
よび１Ｂ＝２ＯＬからの現レコードの読出しが指示され
ると共に、論理１１１　ＩＴの出力指示信号８５Ｕが出
力された■ｊ）、これによりＦＵ○フラグ５３Ｕはセッ
トする。

出力シーケンス制御部８３は、ＦＵＯフラグ５３Ｕおよ
びＦＬＯフラグ５３１の状態を監視しており、この例の
ようにＦＵＯフラグ５３Ｕがセットした場合、ＬＪＲＢ
読出し制御部８４Ｕに対しＵ　ＲＢ　３０Ｕからのレコ
ードの読出し出力を指示する。ＬＪＲＢ読出し制御部８
４Ｕは、出力シーケンス制御部８３からの指示に応じて
ＲＡＵＲレジスタ３５ＵおよびＣＴＲカウンタ５６をク
リアし、しかる後ＲＡＵＲレジスタ３５Ｕを用いてＵ　
ＲＢ　３０Ｕからのデータ読出しを行なう。Ｕ　Ｒ８３
０Ｌｌからの読出しデータは、（ＬＩＲ８３０Ｕからの
読出しが指定されている場合にＵＲＲカウンタ５６の内
容を＋１すると共に、出力ストローブ信号８７１Ｊを出
力する。この出力ストローブ信号８７Ｕは、ＯＲ８６を
介してゲート８８に導かれる。

ゲート８８は、ＯＲ８６からの出力信号（この例では１
４１力ストロープ信号８７Ｕ）を、切出し制御部８９か
らの出力許可に応じてＲＯＵＴレジスタ３３に出力−″
”′：”′τ− ・！−（する。この切出し制御部８９の制御動作につい
ては、゛：＾Ｊ、ＯＩＮ系演算を例にとって詳述する予
定であ？、こ１こではＵＲＢ３０Ｕに書込まれたルーコ
ードの先頭データから最終データの読出し期間中、ゲー
ト８８に対し出力許可が与えられるものとし、説明を省
略する。切出し制御部８９からの出力許可により、ゲー
ト８８からの出力信号である出力ストローブ信号８７Ｕ
がＲＯＵＴレジスタ３３に導かれると、（マルチプレク
サ３２経出でＲＯＬＪＴレジスタ３３に導かれている）
ＵＲＢ３０Ｕからの読出しデータは、Ｒ０１ＪＴレジス
タ３３にラッチされる。そして、ＲＯＩＪＴレジスタ３
３にラッチされたデータは、ＨＭＡ１７を介して図示せ
ぬＨＭに転送される。なお、ＵＲＢ　３０Ｕからのデー
タ読出し期間中、Ｕ　Ｂ　２０Ｕ　。

ＬＢ２ＯＬから次のレコードを読出し、同レコードを所
定バイト単位でＵ　ＲＢ５０Ｕ　、　Ｌ　Ｒ８３０Ｌの
０　　　　′□番地から書込むことも可能である。この
場合、ＵＲＢ３０Ｕ、ＬＲＢ３０Ｌに対するリード／ラ
イト勅作は、Ｕ３２０Ｌ１１Ｌ８２ＯＬに対するそれと
同様に、時分割で行なう必要がある。

ＱＭＰ２８Ｌは、論理“′１′′の一致検出信号を出力
、す′る。この一致検出信号はＡ６８Ｌの一端に導かれ
ンる。。Ａ６８Ｌの他端にはＦＬＷＥＤフラグ５１Ｌか
ら、ｊ ９．ｊ論理“１”の出力信号が導かれている。これは、
ＦＬＷＥＤフラグ５１Ｌが前記したようにセット状態に
あることによる。この場合、Ａ６８Ｌのアンド条件が成
立し、Ａ６８Ｌから論理１１１　Ｉ＋の信号が出力され
る。このＡ６８Ｌからの論理“１″の信号は、ＬＢ２Ｏ
Ｌに対するサブリレーションの書込み（この例では５２
１）が完了している状態で、ＲＡＬレジスタ２６Ｌの示
す読出しアドレスがＷＡＬレジスタ２５Ｌの書込みアド
レスに一致したこと、即ちＬ８２０Ｌが空状態となった
ことを示す。Ａ６８Ｌからの論理“１″の信号はゲート
６９Ｌに導かれる。ゲート６９１は、Ａ６８Ｌからの論
理“°１′′の信号を、制御タイミング発生回路６０か
らの指定タイミング（レコードエンド検出タイミング）
でゲートする。

この結果、ＡＧＩＩＩＬからの論理゛１”の信号はＦＬ
ＥＭＰフラグ５２Ｌに出力され、同フラグ５２Ｌはセッ
トする。ＦＬＥＭＰフラグ５２Ｌからの論理ＩＩ　Ｉ　
１１の（セット）出力信号はＡ７３Ｌの一端に導かれる
。

ＩＦρ、信号を出力する。Ａ７３Ｌからの論理ＩＩ　１
１１の信の割込み発生回路１６）からのｖ１込みを受付
けると、マーシャ１０内の図示せぬステータスレジスタ
の内容の読出しを行ない、割込み要因の判別を行なう。

ｃ　ｐ　ｕ　ｉｉは、マーシャ１０からのステータスの
読取りにより、ＬＢ２０Ｌが空状態となりたことをを判
断すると、次のサブリレーション、即ち第２のリレーシ
ョン内の８２２に関するセットアツプを行なう。この場
合のセットアツプは、前記した３２１に関するセットア
ツプと略同様であり、ＭＯＰレジスタ３９には、外部ソ
ートを指定するＭＲＧ−ＯＰコード、ソート類を指定す
るＡＳ／ＤＳＳ／上、ＬＢ２０Ｌを指定する論理゛１”
のｔＪ／Ｌピッ１〜を含むマージ演算指定情報（ＳＯＲ
Ｔ−ＥＸ　（Ｌ）コマンド）がセットされる。そして、
マーシャ１０内のＣＭＤレジスタ４１に、Ｓ２１の場合
と同様に、５１Ｌ（およびＦＬＥＭＰフラグ５２Ｌ）が
クリアマ１１ ′ｊ方、ＷＡｔＪレジスタ２５ｔＪ、ＲＡＵレジスタ２
６１，１、ＦｔＪＷＥＤフラグ５１Ｕ（およびＦＬＩＥ
ＭＰフラグ５２Ｕ）は、ｃ　ｐ　ｕ　ｉｉへの割込み時
（即ち、動作終了時）の状態を保持する。したがって、
ＲＡＵしｙ」で示される。

クリア回路６１によるクリア動作が行なわれると、マー
シャ１０は、ＭＯＰレジスタ３９内の５ＯＲＴ−ＥＸ　
（Ｌ）コマンドで指定されたデータ処理（外部ソート）
を行なう。この場合、Ｌ側では（ＲＡＵレジスタ２６Ｌ
Ｉの内容から明らかなように）ＩＪＢ２０ｔＪに残って
いるサブリレーション（この例では５１１）の未処理レ
コード中の先頭レコード、Ｌ側では（ＲＡＬレジスタ２
６Ｌがクリアされていることから）Ｌａ２Ｏ２に新たに
書込まれたサブリレー用い、Ｓ２３→ＵＢ２０ｔＪを指
定し、外部ソートを指示する。これにより、Ｓ１１の残
り部分の先頭レコＮＧ、Ｇｏコマンド（Ｍ１１図の■）
を用い、５＝ｉＩｌ−ｑ、→ＵＢ２０ＬＩを指定し、外
部ソートを指示する。

逆に、ＵＢ２０ｔＪに関するレジスタ、フラグ類、即ち
ＷＡＵレジスタ２５ＬＪ、ＲＡｔＪレジスタ２６ＬＩ、
ＦＵＷＥＤフラグ５１Ｕ（およびＦＬＩＥＭＰフラグ５
２Ｕ）をクリアする（第１１図の■の５ＯＲＴ−ＥＸ　
（ｕ）、ＥＮＧ、Ｇｏコマンドの欄参照）。したがって
、この場合には、Ｓ１２の先頭レコードおよび８２３の
残り部分の先頭レコードからの外部ソートが開始される
。

このようにして、マーシャ１０においてマージソートが
行なわれ、第１のりレーションＳ１の一最終りレーショ
ン３２３が全て外部に出力されたものとする。この場合
、ＬＢ２ＯＬが空状態となったことから、ＦＬＥＭＰフ
ラグ５２Ｌがセットし、マーシャ１０（内の割込み発生
回路７Ｂ）からＣＰ　Ｕ　１１に割込みがかかる。ＣＰ
Ｕ１１はマーシャ１０からの割込みを受付けると、割込
み要因の判別を行なう。そして、ＣＰＵ１１は、ＬＢ２
０Ｌが空状態となり、第１；ｔ、ＭＲＧ、Ｇｏコマンド
により起動され、ＰＡＳＳ−１（Ｌｌ）コマンドで指定
された処理、即ちＲＡＵレジスタ２ＧＵを用いたＬＩＢ
２０Ｕからのデータ読出しと、ＵＢ２０Ｕからの読出し
データの外部出力とを行なう。このＭＲＧ、ＧＯコマン
ドによる起動に際ｔ、　ｒ　ハ、Ｒ８Ｔ＝ＥＮＧ、Ｇｏ
−ＵＲＴ；ＲＹ−ＬＲＴＲＹ−０であることから、クリ
ア回路６１によるクリア動作は禁止される。このため、
ＬＩＢ２０Ｕに関するレジスタ、フラグ類、即ちＷＡＵ
レジスタ２５Ｕ、ＲＡＬＩレジスタ２６ｔＪ、ＦＵＷＥ
Ｄフラグ５１Ｕ（およびＦｔＪＥＭＰフラグ５２Ｕ）は
、前の状態、即ち第１１図の■に示すＳ　ＯＲＴ　−Ｅ
Ｘ　（ｔＪ）　、ＥＮＧ、Ｇｏコマンドの実行終了時の
状態を保持する。明らかなように、ＲＡＵレジスタ２６
ｔＪは、ＵＢ２０Ｕに残されたレコード群の先頭レコー
ドを指定している。したがって、マーシャ・かる。

ＣＰＵ１１は、マーシャ１０からの割込みにより、。

ＬＢ２０Ｌが空状態となりＳ１２の残りが全て吐出され
たことを判断すると、マーシャ１０への未入力データ（
この例では第１のりレーションＳ１の最後のサブリレー
ション＄１３）をマーシャ１０経出で出力することを指
示するＰＡＳＳ−１（Ｕ）、ＥＮ’ｉｉニーＧ　、　Ｇ
Ｏコマンドをマージ１７１０に与える。この場合のＥＮ
Ｇ、ＧＯ＝＋ｖンドは、ＥＮＧ、Ｇｏ−１、Ｇ　、　Ｇ
　Ｏｍｌ　ｖ　ントＩ、：、、　に　Ｖ）起動サレ、Ｈ
Ｍ　Ａ　１６、ＩＮアライナ１３、ソータ１２、ソート
・チェッカ１４を介して入力される３１３のＵＢ２０Ｌ
Ｊへの書込みと、ＵＢ２０Ｕに包込まれた３１３の読出
し出力とを行なう。この読出し、書込み動作は、前記し
た５ＯＲＴ−ＥＸ　（Ｌ）　、ＥＮＧ、ＧＯ＝＋ｖ：ｚ
ド（７）１４１合と基本的に同じである。また、上記Ｅ
ＮＧ、Ｇｏコ関するレジスタ、フラグ類だけがクリア回
路６１によりクリアされる。したがって、マーシャ１０
に入力される５１３は、ｔＪＢ２０ｔＪの０番地から書
込まれ、同じくＯ番地から読出される。

以上が、マーシャ１０による外部ソート処理であ′４図
乃至第１６図を参照して説明する。なお、第１４図は第
１１図に、第１５図は第１２図に、第トリ算は、１つの
対象りレーションの内から、条し件に合うレコードのみ
を出力する演算である。マーシャ１０によるＲＥＳＴＲ
ＩＣＴ系演算では、条件データを第１のストリームとし
てＵＢ２０Ｕに予め格納しておき、対象りレーションを
第２のストリームとしてＬＢ２０Ｌに格納しつつ、演算
が開始される。この点は、前記した外部ソート（ＳＯＲ
Ｔ系演算）の場合と同様である。そして、条件データの
指定キーフィールドと、対象りレーションのそれとの比
較を行ない、演算条件が成立したとき、Ｌ側しコードが
出力対象として出力選択部Ｏ８Ｐに送ちれる。なお、Ｕ
側しコードをＬ側しコードと共に出力対象とすることも
可能である。

今、条件データとしての第１のりレーションをＳｌ、対
象りレーション（第２のりレーション）を８２とすると
、ＣＰＵ１１はマージ１７１０に対し、まずＬＯＡＤ（
Ｌｌ）’コマンドにより、Ｓ１→ＵＢ２０Ｕを指定し、
ＥＮＧ、Ｇｏコマンドによりマー１１書込みにより、Ｓ
ＴＣカウンタ４６からボロー信号法にＣＰ　Ｕ　１１は
、ＲＥＳＴ−ＥＱ　（Ｌ）コマンドにより、Ｓ２→ＬＢ
２０Ｌを指定し、ＲＥＳＴ−ＥＱを指示する。このＲＥ
ＳＴ−ＥＱは、条件データのキーフィールドと対象りレ
ーションのそれとが等しいとき、対象りレーションを出
力することヲ示ス。ソシテ、ＣＰＵ１１は、ＥＮＧ、Ｇ
Ｏコｖンドによりマーシャ１０（を含むエンジン・コア
１５）を起動する。以降の動作は、上記した外部ソート
（即ち５ＯＲＴ−ＥＸコマンド）の場合と略同様である
。即ち、マーシャ１０では、まずＬＢ２０Ｌに関するレ
ジスタ、フラグ類がクリアされ、次にＳ２１をＬＢ２０
ＬのＯ番地から始まるｗＡ域に書込む動作が開始される
。ＬＢ２０Ｌへのデータ書込みが開始されると、ＵＢ２
０ＵおよびＬＢ２０Ｌからのデータ読出しが開始される
。ＵＢ２０ＵおよびＬＢ２０Ｌからの読出しデータはＣ
ＭＰ２３に導かれ、ＣＭＰ討ＬＩＢ−２０ｔＪ　、　Ｌ
　Ｂ　２ＯＬからのデータ読出しが該当し１．９ １、。

：１コードの最終データとなると、外部ソートの動作″
″５’Ｏｌがセットする（どちらが先にセットするかは
０、レコード長によって異なる）。制御タイミング発生
回路６０は、両フラグ５０ＬＪ、５０Ｌが共にセット状
態となると、制御信号発生回路６５に対して各種制御信
号の出力のタイミング指示を与える。これにより、制御
信号発生回路６５は、ＭＯＰレジスタ３９に保持されて
いるマージ演算指定情報中のＭＲＧ。

ＧｏコマンドおよびＡｓ／ＤＳビット、および比較制御
部６２からの比較確定結果に応じ、Ｕ　Ｂ　２０Ｕ　。

ＬＢ２０Ｌのレコード更新の制御、ＵＢ２０Ｕ、ＬＢ２
ＯＬに書込まれたレコードの出力指示笠を行なう。

そして、ＦＵＥフラグ５０Ｕ、ＦＬＥフラグ５０Ｌがリ
セットされ、次のレコード処理が行なわれる。

なお、この例のようにＲＥＳＴ−ＥＱ演算が指定されて
いる場合の制御信号発生回路６５の入出力論理は、第１
６図に示す通りである。但し、第１６図の入出力論理は
、マーシャ１０への入カリレージし、ＣＭＰ２８Ｌから
一致検出信号が出力されたちの：とする。この場合、前
記した外部ソートの場合と同様に、ＦＬＥＭＰフラグ５
２Ｌがセットし、ＣＰＵ１１に対し割込みがかかる。こ
れによりＣＰＵ１１は、マーシャ１０での演算終了を判
断する。これは、ＣＭＰ２８Ｕから一致検出信号が出力
され、ＦＵＥＭＰフラグ５２Ｕがセットした場合も同様
である。

このような状態で、ＩＪＢ２０ＬＩ、　ＬＢ２０Ｌに格
納されているデータに対し、別の演算を行ないたい場合
がある。この場合、マーシャ１０のみを起動することに
、なるため、基本的にはＭＲＧ、Ｇｏコマンドが使用さ
れる。しかし、これまでに示したＭＲＧ、ＧＯコマンド
では、前記したようにＵＢ２０Ｕ或はＬＢ２ＯＬに関す
るレジスタ、フラグ類はクリアされない。これでは、Ｕ
３２０Ｕ１ＬＢ２０Ｌ内のデータの先頭から所望の演算
を行なうことはできない。そこで、この実施例では、第
１４図の■Ｇ、”Ｇｏ−０（７）ＭＲＧ、ＧＣ）＝＋ｖ
ンドがｌ用される。・第７図のクリア回路６１に示すよ
うに、ＵＲＴ−１−′４゜ ＲＹビットは、ＯＲ８０Ｌｌの一端に導かれ、ＬＲＴＲ
Ｙビットは０Ｒ８０Ｌの一端に導かれる。したがって、
ＬＪＲＴＲＹ−ＬＲＴＲＹ−１のこの例では、ＯＲ８０
Ｕ　、　８０Ｌの出力レベルは論理“１″となる。

このため、制御タイミング発生回路６０からのスタート
タイミングで、ＵＲＴＲＹビットに対応してＲＡＵレジ
スタ２６ＬＪおよびＦＬＪＥＭＰフラグ５２Ｕがクリア
され、ＬＲＴＲＹビットに対応してＲＡＬＬ／ジスタ２
ｅＩＬおよびＦＬＥＭＰフラグ５２Ｌがクリアされる。

一方、ＷＡＵレジスタ２５ｔＪ、ＷＡＬレジスタ２５Ｌ
、ＦＬＩＷＥＤフラグ５１Ｕ、ＦＬＷＥＤフラグ５１Ｌ
については、前の状態、即ち第１４図の■に示すＲＥＳ
Ｔ−ＥＱ　（Ｌ）、ＥＮＧ、Ｇｏコマンドの実行終了時
の状態を保持する。したがって、ＵＢ２０ｔＪ、ＬＢ２
ＯＬに格納されているデータに対し、その先頭データか
ら所望の演算（こンに対するＲＥＳＴＲＩＣＴ系演算（
ＲＥＳＴ−Ｅ、ｏ’演算）について、第１７図および第
１８図を参照して説明する。なお、第１７図は第１１図
に、第１８図は第１２図に対応する。今、条件データと
しての第１のりレーションを８１、対象りレーション（
第２のりレーション）を８２とする。また、Ｓ２は、Ｒ
ＡＬレジスタ２６Ｌの容量単位に応じて３２１〜Ｓ２３
に分割されるものとする。なお、条件データであるＳｌ
は、ＲＡＵレジスタ２６ＬＪの容量を越えないことを前
提とする。この場合、Ｃ１ＰＵ１１からマーシャ１０に
対し、まずＬＯＡＤ　（Ｕ）、ＥＮＧ、Ｇｏコマンドが
与えられる。これによりＣＭＰ２８Ｕに関するレジスタ
、フラグ類がクリアサレ（第１７図の■ＬＯＡＤ　（Ｕ
）、ＥＮＧ。

Ｇｏコマンドの欄参照）、ＳｌがＵＢ２０ＵのＯ番地か
ら所定バイト単位で書込まれる。Ｓｌの書込みが完了す
ると、ＣＰＵ１１からマーシャ１０に対し、ＲＥＳＴ−
ＥＱ　（Ｌ）　、ＥＮＧ、Ｇｏコマンドが照）、Ｓ２１
をＬＢ２０Ｌの○番地から始まる領域に７’−”’１ ４、．１込む動作が開始される。ＬＢ２ＯＬへのデータ
占・７．込みが開始されると、前記したようにＵＢ２０
Ｕお１’、’・ 、；４よびＬ８２ＯＬからのデータ読出しが開始され、
■ＯＬレジスタ４１で指定されたキーフィールド部分の
比較が行なわれる。そして、ＦＵＥフラグ５０Ｕおよび
ＦＬＥフラグ５０Ｌが共にセット状態となると、レコー
ド聞の比較結果、ＭＲＧ、Ｇｏコマンド、およびＡｓ／
ＤＳビットにより、Ｕ　Ｂ　２０Ｕ。

ＬＢ２０Ｌに書込まれたレコードに対する出力指示、お
よびレコード更新が制御され、次のレコード処理に進む
。　　　　　　　　　　　　　　　　　　　−ｆ・′１
このようにして、ＲＥＳＴ−ＥＱ　（Ｌ）　、ＥＮＧ、
Ｇｏコマンドで指定された演算が実行され、例えば第１
７図および第１８図の■に示すように、ＲＡＬレジスタ
２６１の内容がＷＡＬレジスタ２５Ｌのそれに一致し、
ＣＭＰ２８Ｌから一致検出信号が出力されたものとする
。この場合、前記した外部ソートの場合と同様に、ＦＬ
ＥＭＰフラグ５２Ｌがセットし、ＣＰ　ＩＪ　１１に対
し割込みがかかる。これによりＣＰ　Ｕ　１１は、Ｓｌ
と８２１との間の演算終了Ｇｏコマンドを与える。但し
、Ｓｌについては、＋１１− −・たＥＮＧ、Ｇｏコマンド、即ちＥＮＧ、Ｇｏ−Ｕｊ
ｓ、−ｒＲｙ−１、ＲＥＧ、ＩＮＤ−Ｒ３Ｔ−ＭＲＧ、
。

Ｇｏ−ＬＲＴＲＹ−０のＭＲＧ、ＧＯ’ｌ：Ｉ’？ンド
が適用される。ＵＲＴＲＹ指定のＥＮＧ、Ｇｏコマンド
が適用される。この場合、マーシャ１０の起動に際し、
第７図のクリア回路６１により、論理゛１”のＵＲＴＲ
Ｙビットに応じてＲＡＵレジスタ２６ＵおよびＦＵＥＭ
Ｐフラグ５２１Ｊがクリアされ、論理”１　”　（７）
ＥＮＧ、Ｇｏビット（お、、Ｊ＝びＵ／Ｌビットによる
ＬＢ２ＯＬ指定）に応じてＷＡＬレジスタ２５ＬＳＦＬ
ＷＥＤフラグ５１ｍ、ＲＡＬレジスタ２Ｇ　　ゝ−り、
ＦＬＥＭＰフラグ５２Ｌがクリアされる。また、ＷＡｔ
Ｊレジスタ２５ＬＩ、ＦＵＷＥＤフラグ５ＨＪについて
は、前の状態を保持する。したがって、ＵＳ２０ＬＩに
既に書込まれている＄１については、その先頭レコード
からの読出しが可能となる。また、Ｓｌが全て読出され
、ＬＩＢ２０Ｕが空状態となる場合の正しい検出も可能
となる。一方、Ｓ２２についに、Ｕ　ＲＴ　ＲＹ指定の
ＥＮＧ、Ｇｏコマンドで指定さられた演算が実行され、
例えば第１７図および第、、、、１・；８．。。、１、
よう２．８．。ウッユ、２６．。

内容がＷＡＵレジスタ２５Ｕのそれに一致し、ＣＭＰ２
８Ｕから一致検出信号が出力されたものとする。

この場合、ＦＵＥＭＰフラグ５２Ｕがセットし、Ｃｐ　
ｕ　ｉｉに対し割込みがかかる。これによりＣＰＵ１１
は、ＳｌとＳ２２との間の演算終了を判断する。

ＣＰ　Ｕ　１１は、次の８２３とＵＢ２０Ｕ内の８１と
の間のＲＥＳＴ−ＥＱ演算のために、マーシャ１０に対
し、ＲＥＳＴ−ＥＱ　（Ｌ）　、並びにＬＩＲＴＲＹ指
定のＥＮＧ、Ｇｏコマンドを与える。これにより、Ｕ３
２０ｔＪに既に書込まれているＳｌと、ＬＢ２０１に新
たに書込まれるＳ２３との間のＲＥＳＴ−ＥＱ演算が、
その先頭レコードから行なわれる。

次に、マーシャ１０による関係演算処理について、ＪＯ
ＩＮ系演算の場合を例にとり説明する。ＪＯＩＮ系演算
は、２つのりレーションの指定キーフィールドの比較を
行ない、条件が成立した組で新・１ のレコードに合成出力される。マーシャ１０によるＪＱ
ＩＮ系演算では、ＬＯＡＤ　（Ｌｌ）演算指定により、
第１のストリームをＵＢ２０Ｕに格納した後１．９０Ｉ
Ｎ（Ｌ）系演算指定により第２のりレーションをＬＢ２
０Ｌに格納しつつ、ＪＯＩＮ演算が行なわれる。そして
、ＵＢ２０Ｕからの読出しレコード（Ｕ側しコード）の
指定キーフィールドと、ＬＢ２０Ｌからの読出しレコー
ド（Ｌ側しコード）のそれとの比較を行ない、演算条件
が成立したとき、Ｕ側およびＬ側しコードの出力指示が
制御信号発生回路６５から与えられる。ＪＯＩＮ−ＥＱ
演算における制御信号発生回路６５の入出力論理を、第
１９図に示す。但し、第１９図の入出力論理は、マーシ
ャ１０への入力リレーションが昇順でソートされている
ことを前提としている。なお、ＪＯＩＮ系演算では、第
１および第２のりレーションは、ｔＪ８２０ＬＪ、ＬＢ
２ＯＬ（７）Ｉｆｆｌを越、ｔ−ｆ、そノソート順も同
じ必要がある。ソート類が同じであることは、前記した
５ＯＲＴ系演算、ＲＥＳＴＲＩＣＴ系演算の場合にも同
様である。

さて、ＵＢ２０Ｕ、ＬＢ２０Ｌからの読出しレコードは
、ＣＭＰ２３による比較動作と並行して、ＵＲ゛′ト状
態となると、即ち、Ｕ側しコードおよびＬ側しコードの
最終データの読出しが共に検出されると、゛１制御信号
発生回路６５は前記した外部ソートの場合°と同様に、
Ｕ３２０ｔＪ、ＬＢ２０Ｌに書込まれたレコードの出力
指示、およびレコード更新の制御を行なう。ＪＯＩＮ−
ＥＱ演算のこの例において、比較制御部６２によりＩＪ
−Ｌが確定しているものとすると、制御信号発生回路６
５は、第１９図の入出力論理に示すように、論理“１″
の出力指示信号８５Ｕ、８５Ｌを出力する。この論理Ｉ
Ｉ　１１１の信号８５Ｌｌ、８５Ｌは、ＦＵＯフラグ５
３ｔＪ、ＦＬＯフラグ５３Ｌに導かれ、これにより同フ
ラグ５３ｔＪ、５３Ｌはセットする。出力シーケンス制
御部８３は、ＦＵＯフラグ５３ＵおよびＦＬＯフラグ５
３Ｌを監視している。

この例のように、ＦＵＯフラグ５３Ｕ、ＦＬＯフラグ５
３Ｌが共にセットした場合、出力シーケンス制御部８３
は、まずｔＪＲＢ読出し制御部８４ＬＩに対してＵ３２
０ｔＪからのレコードの読出し出力を指示すると共に、
切出し制御部８９にＵ側しコードに対する切出し制御を
指示する。ＵＲＢ続出し制御部８４１Ｊを介′してＲＯ
ＵＴレジスタ３３に導かれる。ＵＲ８牌串し制御部８１
１ｔＪは、Ｕ　ＲＢ　３０ｔＪから所定バイト＝’ｏ、
ｆ≠−夕を読出す毎に、ＲＡＵＲレジスタ３５ＬＩおよ
びＣＴＲカウンタ５６の内容を＋１すると共に、出力ス
トローブ信号８７Ｕを出力する。ＣＴＲカウンタ５６の
内容は、ＣＭＰ５７Ｕ〜５９Ｕ、　ＣＭＰ５７Ｌ〜５９
Ｌニ導カレ、ｏＳＵＡレジスタ５４Ｕ、ｏＳＵＢＬｚジ
スタ５５Ｕ、Ｒ５Ｕレジスタ４３Ｕ％０３ＬＡレジスタ
５４Ｌ１０ＳＬＢレジスタ５５１％Ｒ３Ｌレジスタ４３
Ｌと比較される。ＣＭ　Ｐ５７ｔＪ、　５ｆ３ＬＩおよ
びＣＭＰ５７Ｌ、５８Ｌの比較結果は切出し制御部８９
に導かれる。

切出し制御部１３９は、割込み制御部６３からＵ側しコ
ードの切出し制御を指示された場合、ＣＭＰ５７Ｕおよ
びＣＭ　Ｐ　５８Ｕを開始する。そして、切出し制御部
８９は、現読出し中のデータのレコード内位置を示すＣ
ＴＲカウンタ５Ｇの内容（この例では、ＲＡＵＲレジス
タ３５Ｕの内容、即ちＵ　ＲＢ　３０ｔＪに対する読出
しアドレスに一致）をＸとすると、ＣＴルジスタ３３に
導かれ、Ｕ　ＲＢ　３０Ｕからの読出しデータがＲＯＵ
Ｔレジスタ３３にラッチされる。し１゜ パたが゛って、０８ＩＪＡ　（第１の切出し位置）およ
び０３ＵＢ　（第２の切出し位＠）を適切な値に設定す
ることにより、出力対象となるＵ側しコードから所望の
成性だけを選択的に切出し出力することができる。これ
は、Ｌ側しコードについても同様である。なお、０８Ｕ
Ａ　（Ｏ８ＬＡ）−０ＳＯ８ＵＢ　（Ｏ８ＬＢ）−Ｒ８
ｔＪ（７）場合ニハ、１レコード分のデータがそのまま
出力される。

Ｕ　Ｒ８３０Ｕからの読出しデータが該当レコードの最
終データどなると、ＣＭ　Ｐ　５９Ｕはオーバフロー状
態となり、ＣＭＰ５９Ｕからボロー信号が、出力される
。ＵＲＢ読出し制御部８４Ｕは、ＣＭ　Ｐ　５９Ｕから
ボロー信号が出力されると、レコード読出し終了を判断
し、その旨を出力シーケンス制御部８３に通知する。出
力シーケンス制御部８３は、１ＪＲ８読出し制御部８４
Ｕから終了が通知され、この例のようにＦＬＯフラグ５
３Ｌがセットされていると、−、、ｌ側レコードのうち
０３ＬＡ≦Ｘ≦０８ＬＢを満・　１グ。

足するフィールド部分のデータが切出し出力される！ ・　弓・ ／（［：ｌ″１なお、前記実施例では、出力対象レコー
ドのう　　　　１′ち、第１および第２の切出し位置で
挟まれたフィールド部分を切出すセンタ切出しの場合に
ついて”Ａ゛−Ｌ／だが、その外側部分を切出すサイド
切出し・・・ｉ およびサイドの両切出しに対処することも可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、特に関係演算で
扱われるレコード中の所望のフィールドだけを高速で選
択出力することができる。

【図面の簡単な説明】

゛　第１図はこの発明の一実施例に係るマージ↑のブロ
ック構成図、第２図は第１図のマーシャを適用する関係
データベースエンジン（ＲＯＢＥ）の全体構成図、第３
図はマージ演算指定情報のフォに示すクリア回路周辺の
回路構成図、第８図は第５図に示す出力制御部周辺のブ
ロック構成図、第ア些動時および終了時における各種レ
ジスタ、フラ′Ｉ：ｔ ：″グ類内容との対応関係を示す図、第１２図は第する
図、第１３図は外部ソートが指定されている場合の制御
信号発生回路の入出力論理の一例を示す図、第１４図乃
至第１６図は第１１図乃至第１３図に対応するもので、
ＲＥＳＴＲＩＣＴ　（制約）系演算を説明するための図
、第１７図および第１８図は第１１図および第１２図に
対応するもので、対象りレーションがマーシャのバッフ
ァ容量を越える場合のＲＥＳＴＲＩＣＴ　（制約）系演
算を説明するための図、第１９図はＪＯＩＮ系演算（Ｊ
ｏｌＮ−ＥＱ）が指定されている場合の制御信号発生回
路の入出力論理の一例を示す図である。 １０・・・マーシャ、１１・・・ＣＰＵ１２０Ｕ・・・
Ｕバッフ１．２ＯＬ・・・Ｌバッフ１．２３．２８Ｕ、
　２８Ｌ、　５７Ｕ〜５９Ｕ。 ５７１〜５９Ｌ・・・比較器（ＣＭＰ）、’２７Ｕ・・
・ＳＵＵレジスタ、２７Ｌ・・・ＢＵＬレジスタ、３８
・・・主制御部、３９・・・ＭＯＰレジスタ、４１・・
・ＣＭＤレジスタ、４２・・・・・・０３ＩＪ８レジス
タ、５５Ｌ・・・０８ＬＢレジスタ、６１・・・クリア
回路、６２・・・比較制御部、６３・・・割込み制御部
、６４・・・出力制御部、６５・・・制御信号発生回路
、８９・・・切出し制御部。 出願人　工業技術院長　用田裕部 第２図 第３図　　　第４図 第５図 Ｅ　Ｓ’ｌ穆Ｐ！ｐ　３８ 第６図 第、９　図 第１１図 第１２図 ■ 第１３図 第１４図 第１６図 第１７図 第゛１８図

Claims (1)

【特許請求の範囲】
1. １レコード分のデータを格納するレコードバッファと、
   このレコードバッファに格納されている１レコード分の
   データの外部への出力を制御する読出し制御部と、外部
   出力対象レコードの第１の切出し位置を指定する第１切
   出しポインタと、上記外部出力対象レコードの第２の切
   出し位置を指定する第２切出しポインタと、上記読出し
   制御部が提示する上記レコードバッファへの読出しアド
   レスと上記第１切出しポインタの内容とを比較する第１
   比較器と、上記読出しアドレスと上記第２切出しポイン
   タの内容とを比較する第２比較器と、上記第１および第
   ２比較器の比較結果に応じて上記読出し制御部の動作を
   制御する切出し制御部とを具備することを特徴とするデ
   ータ処理装置。