JPS6159877A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6159877A JPS6159877A JP59180447A JP18044784A JPS6159877A JP S6159877 A JPS6159877 A JP S6159877A JP 59180447 A JP59180447 A JP 59180447A JP 18044784 A JP18044784 A JP 18044784A JP S6159877 A JPS6159877 A JP S6159877A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- integrated circuit
- gate
- drain
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000006698 induction Effects 0.000 claims abstract description 3
- 230000003068 static effect Effects 0.000 claims abstract description 3
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 241001640034 Heteropterys Species 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はトンネル注入型静電誘導トランジスタを用いた
半導体集積回路に関する。
半導体集積回路に関する。
［先行技術とその問題点コ
Ｉｌｐｌルミ誘導型トランジスタ下、 ＳＩＴと略す）
は。
は。
ゲートとゲートの間で空乏層がつながって生じている電
位障壁の高さを変化させてソース・ドレイン間の電流を
制御するトランジスタである。このとき、ａ！位の制御
が空乏層の静電容量を通して行なわれることがら、バイ
ポーラトランジスタにおけるベース層の蓄積容量がない
ものに相当し。
位障壁の高さを変化させてソース・ドレイン間の電流を
制御するトランジスタである。このとき、ａ！位の制御
が空乏層の静電容量を通して行なわれることがら、バイ
ポーラトランジスタにおけるベース層の蓄積容量がない
ものに相当し。
ＦＥＴと比べてみても非常に高速、低雑音で動作すると
いう優れた特性を有している。
いう優れた特性を有している。
しかし、従来のＳＩＴはソース・ドレイン間、特にソー
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
このような問題点を除去するために、キャリアが結晶格
子の散乱を受けずに熱電子速度で動くことのできる熱電
子放射型ＳＩＴが先に本願発明者等によって提案された
。この熱電子放射型ＳＩＴによれば、例えば、ＧａＡｓ
を用いた場合、電位障壁の幅Ｗｇを０．１μｍとしたと
きに、しゃ断周波数ｆｃは７８０ＧＨｚ程度にもなり、
従来に比べて上限周波数が高められ、素子の高速化が達
成される。
子の散乱を受けずに熱電子速度で動くことのできる熱電
子放射型ＳＩＴが先に本願発明者等によって提案された
。この熱電子放射型ＳＩＴによれば、例えば、ＧａＡｓ
を用いた場合、電位障壁の幅Ｗｇを０．１μｍとしたと
きに、しゃ断周波数ｆｃは７８０ＧＨｚ程度にもなり、
従来に比べて上限周波数が高められ、素子の高速化が達
成される。
しかし、更に高速のトランジスタを得ようとしたとき、
上記熱電子放射型ＳＩＴではしゃ断周波数が高々８００
Ｇ）Ｉｚ程度であり、それ以上の高速化を図ることが困
難であった。
上記熱電子放射型ＳＩＴではしゃ断周波数が高々８００
Ｇ）Ｉｚ程度であり、それ以上の高速化を図ることが困
難であった。
また、従来の半導体集積回路はソース・ゲート。
ドレインの配線が複雑となり、その取付けに多くのスペ
ースを要し、高集積化が困難であった。
ースを要し、高集積化が困難であった。
［発明の目的］
本発明は、更に高速にして高集積化が容易な半導体集積
回路を提供することを目的とする。
回路を提供することを目的とする。
［発明の概要コ
このため本発明は、ゲートをチャンネルよりも禁制帯幅
の大きい半導体で構成したトンネル注入型ＳＩＴのゲー
トに信号入力端子、ソースに接地端子１、ドレインに出
力端子、更にドレインに抵抗を接続して電源端子を設け
て集積回路を構成したことを特徴としている。
の大きい半導体で構成したトンネル注入型ＳＩＴのゲー
トに信号入力端子、ソースに接地端子１、ドレインに出
力端子、更にドレインに抵抗を接続して電源端子を設け
て集積回路を構成したことを特徴としている。
［発明の実施例］
本願発明者等が先に提案したトンネル注入型ＳＩＴのし
ゃ断周波数ｆｃは次式で与えられる。
ゃ断周波数ｆｃは次式で与えられる。
ｆｃ＝ ・・・・・・（１）２
πτ ここで、ではトンネル遷移時間である。
πτ ここで、ではトンネル遷移時間である。
トンネル遷移時間は次式で与えられる。
ｇＥａ °−°−（２）
ここで、にはブランク定数りを２πで除したもの（１，
０５４６Ｘ１０−３４Ｊ−ｓｅｃ）、Ｅはトンネル接合
の電界強度、ａは格子定数である。
０５４６Ｘ１０−３４Ｊ−ｓｅｃ）、Ｅはトンネル接合
の電界強度、ａは格子定数である。
格子定数ａとしてＧａＡｓのｓ、６５３３Ａとしたとき
に。
に。
電界強度を１０’ Ｖ／ｃａ、５Ｘ１０’ Ｖ／ｃｍ、
ｌＸｌ０’ Ｖ／ｃ＋ｎとしたときのｆｃは前記（１）
、 （２）式よりそれぞれ１．３７ＸｌＯ” ３
Ｈｚ、６．８３Ｘ１０１３ Ｈｚ、１．３７Ｘ１０″
１）１ｚとなり、しゃ断周波数はＩＱＯＴ）Ｉｚ程度に
もなる。
ｌＸｌ０’ Ｖ／ｃ＋ｎとしたときのｆｃは前記（１）
、 （２）式よりそれぞれ１．３７ＸｌＯ” ３
Ｈｚ、６．８３Ｘ１０１３ Ｈｚ、１．３７Ｘ１０″
１）１ｚとなり、しゃ断周波数はＩＱＯＴ）Ｉｚ程度に
もなる。
この値は本願発明者等が先に提案した熱電子放射型ＳＩ
Ｔのおおよそ１００倍位であって、熱電子注入よりも量
子効果に基づくトンネル注入を用いれば、ＳＩＴのしゃ
断周波数ｆｃを非常に高くし得ることがわかる。
Ｔのおおよそ１００倍位であって、熱電子注入よりも量
子効果に基づくトンネル注入を用いれば、ＳＩＴのしゃ
断周波数ｆｃを非常に高くし得ることがわかる。
トンネル注入は雑音が小さいという特徴と、小さな電圧
で大きな電流が得られるので、ｇｏ＋（相互コンダクタ
ンス）を大きくし易く電流駆動能力が高いという特徴が
ある。また、トンネル注入は温度上昇につれてよく生起
するという特徴を有しているので、冷却する必要もない
ということになる。
で大きな電流が得られるので、ｇｏ＋（相互コンダクタ
ンス）を大きくし易く電流駆動能力が高いという特徴が
ある。また、トンネル注入は温度上昇につれてよく生起
するという特徴を有しているので、冷却する必要もない
ということになる。
以上のことからトンネル注入型ＳＩＴは、集積回路用の
トランジスタとして優れていることがわかる。
トランジスタとして優れていることがわかる。
以下、このトンネル注入型ＳＩＴを用いた集積回路につ
いて説明する。
いて説明する。
第１図は本発明の一実施例に係る半導体集積回路の断面
図を示したものである。図において、１は真性半導体な
いしは半絶縁性のＧａＡｓ基板、２はドレインとなるべ
きｎ中領域、３はチャンネルのｎ層、４はトンネル注入
層となるべく形成されたｎ＋領領域５はトンネル注入層
とななるべく形成されたｐ＋領領域ソース領域となるも
の、６はＧａＡｓよりも禁制帯幅の大きいＧａ１−ｘＡ
ＱｘＡｓまたはＧａ ｓ −ｘＡＱｘＡｓ ｓ −ｙＰ
ｙ等のへテロ接合ゲート領域。
図を示したものである。図において、１は真性半導体な
いしは半絶縁性のＧａＡｓ基板、２はドレインとなるべ
きｎ中領域、３はチャンネルのｎ層、４はトンネル注入
層となるべく形成されたｎ＋領領域５はトンネル注入層
とななるべく形成されたｐ＋領領域ソース領域となるも
の、６はＧａＡｓよりも禁制帯幅の大きいＧａ１−ｘＡ
ＱｘＡｓまたはＧａ ｓ −ｘＡＱｘＡｓ ｓ −ｙＰ
ｙ等のへテロ接合ゲート領域。
７は抵抗負荷となるｎ領域、８はｎ領域７の抵抗負荷へ
の電極となるｎ中領域、９はゲート電極、１０はソース
電極、１１は出力電極、１２は電源を供給する電極、１
３はＳｉ３Ｎ４．ＳｉＯ２，ポリイミド樹脂等の絶縁物
、２０は入力端子、２１はソース端子で接地点、２２は
出力端子、２３は電源端子である。
の電極となるｎ中領域、９はゲート電極、１０はソース
電極、１１は出力電極、１２は電源を供給する電極、１
３はＳｉ３Ｎ４．ＳｉＯ２，ポリイミド樹脂等の絶縁物
、２０は入力端子、２１はソース端子で接地点、２２は
出力端子、２３は電源端子である。
ソースのｐ中層５よりドレインまでの不純物導度分布は
次のようにすればよい、即ち、空乏層の拡がりは次式で
与えられる。
次のようにすればよい、即ち、空乏層の拡がりは次式で
与えられる。
ここで、ＮＡ、ＮＤはそれぞれＰ＋十層とｎ＋十層の不
純密度で均一であるとしている。１５は誘電率、ｑは単
位電荷、Ｖｂｉは拡散電位、Ｖａは印加電圧である。
純密度で均一であるとしている。１５は誘電率、ｑは単
位電荷、Ｖｂｉは拡散電位、Ｖａは印加電圧である。
チャンネルの０Ｍ３が空乏化するために必要な電圧Ｖは
次式で与えられる。
次式で与えられる。
ここで、Ｗ２はチャンネルの長さ、Ｎはチャンネルの不
純物密度で均一であるとした。
純物密度で均一であるとした。
ｐ中層５の厚さＷＰ＋は次式で与えられる。
ここで、Ｗ＋はｎ中層４の厚さである。
（３） 、 （４） 、 （５）式より２十層５．ｎ÷
層４．チャンネルの１層３の不純物密度と厚さを決める
ことができる。
層４．チャンネルの１層３の不純物密度と厚さを決める
ことができる。
例として、 （１） Ｎ Ａ ：ｌＸ１０２’ （Ｊｌ
−’ 、 Ｗｐ”＝１０人ｒ Ｎｏ＝５Ｘ１０” Ｃｍ
−’ 、Ｗｔ＝１００Ａ。
−’ 、 Ｗｐ”＝１０人ｒ Ｎｏ＝５Ｘ１０” Ｃｍ
−’ 、Ｗｔ＝１００Ａ。
Ｗ ２ ＝２５０Ａ、 Ｎ＝ＩＸ１０” ’ ｃｍ、（
２）ＮＡ＝ＩＸ１０” ’ ａｒｒ −’ ＋ Ｗ’ｐ
÷＝１５Ａ、 Ｎ Ｄ ＝１ｘｘｏ１ｇａｎ−’ 、
Ｗｔ ＝ｓｏＡ、 Ｎ＝ＩＸ１０１” ０１１１． Ｗ
２ ＝７５人である。
２）ＮＡ＝ＩＸ１０” ’ ａｒｒ −’ ＋ Ｗ’ｐ
÷＝１５Ａ、 Ｎ Ｄ ＝１ｘｘｏ１ｇａｎ−’ 、
Ｗｔ ＝ｓｏＡ、 Ｎ＝ＩＸ１０１” ０１１１． Ｗ
２ ＝７５人である。
ゲートのへテロ接合の組成はｘ ＝ ０ 、３、ｙ＝ｏ
、ｏｔ程度であり、ソース、出力および電源端子の電極
１０．１１．１２はＡｕ−Ｇｅ、Ａｕ−Ｇｏ−Ｎｉ等の
合金、ゲート電極９はＡＱまたはＡｕ、Ｗ、ＰＬ等の重
金属、７は抵抗で１０１２〜１０”ａｍ−’程度の不純
物密度を有する。
、ｏｔ程度であり、ソース、出力および電源端子の電極
１０．１１．１２はＡｕ−Ｇｅ、Ａｕ−Ｇｏ−Ｎｉ等の
合金、ゲート電極９はＡＱまたはＡｕ、Ｗ、ＰＬ等の重
金属、７は抵抗で１０１２〜１０”ａｍ−’程度の不純
物密度を有する。
第２図は第１図の等価回路を示したものである。
３０はトンネル注入型ＳＩＴでノーマリオフ特性を有す
るもの、３１は前記トンネル注入型５ＩＴ３０の負荷抵
抗、 ２０，２１，２２．２３はそれぞれ入力端子、接
地端子、出力端子、電源端子である。入力がローのとき
はトンネル注入型５ＩＴ３０がオフで出力端子２２へは
ハイレベルが生じ、入力がハイになると、トンネル注入
型ＳＩＴはオンして出力端子２２へはローレベルが生じ
、いわゆるインバータ動作をする。ここで、流れる電流
はトンネル注入型ＳＩＴのオン抵抗が小さいので、おお
よそ負荷抵抗３１の値によって決定される０例えば、ｖ
ＤＤが０．１■で負荷抵抗が１００にΩであれば、電流
はおおよそ１μ＾となる。
るもの、３１は前記トンネル注入型５ＩＴ３０の負荷抵
抗、 ２０，２１，２２．２３はそれぞれ入力端子、接
地端子、出力端子、電源端子である。入力がローのとき
はトンネル注入型５ＩＴ３０がオフで出力端子２２へは
ハイレベルが生じ、入力がハイになると、トンネル注入
型ＳＩＴはオンして出力端子２２へはローレベルが生じ
、いわゆるインバータ動作をする。ここで、流れる電流
はトンネル注入型ＳＩＴのオン抵抗が小さいので、おお
よそ負荷抵抗３１の値によって決定される０例えば、ｖ
ＤＤが０．１■で負荷抵抗が１００にΩであれば、電流
はおおよそ１μ＾となる。
第３図は本発明の別の実施例を示したもので、負荷抵抗
をディプレッションモードのトンネル注入型ＳＩＴで構
成したものである。ここでは負荷となるトランジスタの
ゲート領域４０をノーマリオフのトランジスタよりも薄
く形成して、ノーマリオン動作とすることにより等価的
に抵抗としているので、特に第１図のように抵抗を作る
ことなしに。
をディプレッションモードのトンネル注入型ＳＩＴで構
成したものである。ここでは負荷となるトランジスタの
ゲート領域４０をノーマリオフのトランジスタよりも薄
く形成して、ノーマリオン動作とすることにより等価的
に抵抗としているので、特に第１図のように抵抗を作る
ことなしに。
インバータ動作をさせることができる。
ゲート領域４０は直接ソース領域５および４のｎ＋層へ
接触していてもかまわない、 ′負荷抵抗としての
トランジスタは、トンネル注入型ＳＩＴの他に、熱電子
放射型ＳＩＴ、通常のＳＩＴまたはＦＥＴであってもよ
い。
接触していてもかまわない、 ′負荷抵抗としての
トランジスタは、トンネル注入型ＳＩＴの他に、熱電子
放射型ＳＩＴ、通常のＳＩＴまたはＦＥＴであってもよ
い。
第４図は、第３図の等価回路を示したものである。
３２はノーマリオン型のトランジスタによる抵抗である
。このインバータ回路の動作は第２図に述べた回路と同
様であるので、詳しい説明は省略する。
。このインバータ回路の動作は第２図に述べた回路と同
様であるので、詳しい説明は省略する。
以上の実施例では、ヘテロ接合型のゲート構造のものを
示したが、絶縁ゲート、ショットキーゲート、ｐｎ接合
ゲートであってもよいことは言う迄もない。
示したが、絶縁ゲート、ショットキーゲート、ｐｎ接合
ゲートであってもよいことは言う迄もない。
このように本実施例の集積回路は、トンネル注入型ＳＩ
Ｔが縦型構造であるので、チャンネル長を容易に１００
０Å以下にでき、更に上部に形成されるソース、ゲート
の配線が容易であることによって。
Ｔが縦型構造であるので、チャンネル長を容易に１００
０Å以下にでき、更に上部に形成されるソース、ゲート
の配線が容易であることによって。
ソース、ゲート、ドレインの微細配線を要するＦＥＴな
いしはＨＥＭＴによる集積回路に比べて製造が容易とな
る。そのために配線部分に要する面積をおおよそ２／３
に減らせる結果、高集積化が実現できるようになる。
いしはＨＥＭＴによる集積回路に比べて製造が容易とな
る。そのために配線部分に要する面積をおおよそ２／３
に減らせる結果、高集積化が実現できるようになる。
尚１以上の実施例において、電源、アース、入出力の配
線は、プレーナ構造、絶縁物を介した２ＮＩ配線等の周
知の技術を用いることができる。材料はＧａＡｓに限ら
ず、ＳＬ 、 ＩｎＰ 、 ＩｎＡａ 、 ＩｎＳｂま
たはＩＩ−Ｖｌ族の化合物半導体でもよい、また、 Ｈ
ｇＴｅ、ＣｄＴｅとＨｇ Ｉ−ｘｃｄｘＴｅとの組み合
わせによることもできることは勿論である。
線は、プレーナ構造、絶縁物を介した２ＮＩ配線等の周
知の技術を用いることができる。材料はＧａＡｓに限ら
ず、ＳＬ 、 ＩｎＰ 、 ＩｎＡａ 、 ＩｎＳｂま
たはＩＩ−Ｖｌ族の化合物半導体でもよい、また、 Ｈ
ｇＴｅ、ＣｄＴｅとＨｇ Ｉ−ｘｃｄｘＴｅとの組み合
わせによることもできることは勿論である。
また、前記の集積回路は、本発明者等の開発による分子
層ないしは光分子層エピタキシャル成長法、あるいは、
気相成長、液相成長、ＭＯＣＶＤ法。
層ないしは光分子層エピタキシャル成長法、あるいは、
気相成長、液相成長、ＭＯＣＶＤ法。
ＭＢＥ法、イオン注入、拡散、フォトリングラフィ。
プラズマエツチング、化学エツチング、更には。
各種の真空蒸着法の組み合わせ等により形成できる。
［発明の効果］
以上のように本発明によれば、トンネル注入型ＳＩＴと
負荷抵抗を直列接続した集積回路を形成する。ようにし
たので、超高速、低消費電力、低雑音な室温動作で高集
積化可能な半導体集積回路が得られる。
負荷抵抗を直列接続した集積回路を形成する。ようにし
たので、超高速、低消費電力、低雑音な室温動作で高集
積化可能な半導体集積回路が得られる。
第１図は本発明の一実施例に係る半導体集積回路の断面
図、第２図はその等価回路、第３図は本発明の他の実施
例に係る半導体集積回路の断面図。 第４図はその等価回路である。 １・・・基板、２・・・ ドレ°イン、３・・・チャン
ネル、５・・・ ソース、４，５・・・ トンネル注入
領域、６・・・ゲート、２０・・・入力端子、２１・・
・接地端子。 ２２・・・出力端子、２３・・・１！源端子。 第１図 第２図
図、第２図はその等価回路、第３図は本発明の他の実施
例に係る半導体集積回路の断面図。 第４図はその等価回路である。 １・・・基板、２・・・ ドレ°イン、３・・・チャン
ネル、５・・・ ソース、４，５・・・ トンネル注入
領域、６・・・ゲート、２０・・・入力端子、２１・・
・接地端子。 ２２・・・出力端子、２３・・・１！源端子。 第１図 第２図
Claims (4)
- （１）チャンネルとなる半導体領域と、このチャンネル
の両側に接触して形成されるトンネル注入領域を有する
ソース領域およびドレイン領域と、前記チャンネルの一
部に接触して形成されたゲート領域を具備したトンネル
注入型静電誘導トランジスタのゲートに信号入力端子、
ソースに接地端子、ドレインに出力端子、更にそのドレ
インに抵抗を介して電源端子をそれぞれ設けて集積回路
を構成したことを特徴とする半導体集積回路。 - （２）特許請求の範囲第１項記載において、前記ゲート
領域が前記チャンネルよりも禁制帯幅の大きい半導体よ
り形成される半導体集積回路。 - （３）特許請求の範囲第１項または第２項記載において
、前記抵抗をノーマリオン型のトランジスタより形成し
て成る半導体集積回路。 - （４）特許請求の範囲第２項または第３項記載において
、チャンネルがＧａＡｓ、ゲート領域がＧａ＿１＿−＿
ｘＡｌ＿ｘＡｓないしはＧａ＿１＿−＿ｘＡｌ＿ｘＡｓ
＿１＿−＿ｙＰ＿ｙで形成されて成る半導体集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180447A JPH0614535B2 (ja) | 1984-08-31 | 1984-08-31 | 半導体集積回路 |
| GB08519851A GB2163002B (en) | 1984-08-08 | 1985-08-07 | Tunnel injection static induction transistor and its integrated circuit |
| FR858512117A FR2569056B1 (fr) | 1984-08-08 | 1985-08-07 | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor |
| DE19853528562 DE3528562A1 (de) | 1984-08-08 | 1985-08-08 | Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung |
| GB08723051A GB2194677B (en) | 1984-08-08 | 1987-10-01 | Tunnel injection static induction transistor integrated circuit |
| US07/147,656 US4870469A (en) | 1984-08-08 | 1988-01-25 | Tunnel injection type static transistor and its integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180447A JPH0614535B2 (ja) | 1984-08-31 | 1984-08-31 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6159877A true JPS6159877A (ja) | 1986-03-27 |
| JPH0614535B2 JPH0614535B2 (ja) | 1994-02-23 |
Family
ID=16083387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59180447A Expired - Lifetime JPH0614535B2 (ja) | 1984-08-08 | 1984-08-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614535B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411774A (en) * | 1987-07-06 | 1989-01-17 | Honda Motor Co Ltd | Running gear |
| JP2013220016A (ja) * | 2012-04-05 | 2013-10-24 | Samsung Electronics Co Ltd | ハイサイド・ゲートドライバ、スイッチングチップ及び電力装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
-
1984
- 1984-08-31 JP JP59180447A patent/JPH0614535B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411774A (en) * | 1987-07-06 | 1989-01-17 | Honda Motor Co Ltd | Running gear |
| JP2013220016A (ja) * | 2012-04-05 | 2013-10-24 | Samsung Electronics Co Ltd | ハイサイド・ゲートドライバ、スイッチングチップ及び電力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614535B2 (ja) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| JP5520215B2 (ja) | 改良された電力用スイッチングトランジスター | |
| US4994872A (en) | Insulated gate static induction transistor and integrated circuit including same | |
| US8629509B2 (en) | High voltage insulated gate bipolar transistors with minority carrier diverter | |
| US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| JPH09129751A (ja) | トランジスタ用の半導体構造及び回路 | |
| JPH0357614B2 (ja) | ||
| US5359220A (en) | Hybrid bipolar/field-effect power transistor in group III-V material system | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| US20200075584A1 (en) | Conductivity Modulated Drain Extended MOSFET | |
| EP0615292A1 (en) | Insulated gate bipolar transistor | |
| US3355637A (en) | Insulated-gate field effect triode with an insulator having the same atomic spacing as the channel | |
| JPS63141375A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5723349A (en) | Process for manufacturing a high conductivity insulated gate bipolar transistor integrater structure | |
| US6531748B2 (en) | Semiconductor power component with a reduced parasitic bipolar transistor | |
| JPS6159877A (ja) | 半導体集積回路 | |
| JPS6228586B2 (ja) | ||
| EP0093557A2 (en) | High-speed complementary semiconductor integrated circuit | |
| JPS62199049A (ja) | 半導体装置 | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| US9935628B2 (en) | FET—bipolar transistor combination, and a switch comprising such a FET—bipolar transistor combination | |
| JPS6329836B2 (ja) | ||
| JPS6346587B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |