JPS6149493A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS6149493A JPS6149493A JP59171764A JP17176484A JPS6149493A JP S6149493 A JPS6149493 A JP S6149493A JP 59171764 A JP59171764 A JP 59171764A JP 17176484 A JP17176484 A JP 17176484A JP S6149493 A JPS6149493 A JP S6149493A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick film
- thin film
- pattern
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜、薄膜の導体パターンを混在さセた多層配
線基板に関するものである。
線基板に関するものである。
このような多層配線基板はサーマルヘッド、ハイプリン
トＩＣ等の回路基板に利用される。この種基板は厚膜と
薄膜との接続信頼性が高く且つ安価なものが要望されて
いる。
トＩＣ等の回路基板に利用される。この種基板は厚膜と
薄膜との接続信頼性が高く且つ安価なものが要望されて
いる。
従来、導体からなる厚膜パターンと薄膜パターンとを混
在させた多層配線基板としては、「特開昭５７−１３８
９６１ （昭和５７年８月２７日公開）」に示されるよ
うに下層に薄膜、上層に厚膜という形成がある。しかし
この場合、上層厚膜パターンとなる厚膜ペーストを焼成
する際、その焼底温度が高温（７００℃以上）であるた
め下層の薄膜パターンが消失する。従って、薄膜−厚膜
多層構成では２００℃程度で焼成可能な低温硬化型の厚
膜ペーストを使用しなければならなかった。
在させた多層配線基板としては、「特開昭５７−１３８
９６１ （昭和５７年８月２７日公開）」に示されるよ
うに下層に薄膜、上層に厚膜という形成がある。しかし
この場合、上層厚膜パターンとなる厚膜ペーストを焼成
する際、その焼底温度が高温（７００℃以上）であるた
め下層の薄膜パターンが消失する。従って、薄膜−厚膜
多層構成では２００℃程度で焼成可能な低温硬化型の厚
膜ペーストを使用しなければならなかった。
また上記構成とは異なる下層に厚膜、上層に薄膜という
厚膜−薄膜多層構成では、下層の厚膜ペーストにはエツ
チング液等に侵食されにくい高価な金ペーストを用いて
該金厚膜上にＮｉＣｒ−ＡｕやＮｉＣｒ−Ａｕ−Ｃｒ等
の導体からなる多層薄膜パターンをスルーホールを介し
接続されるように形成していた。
厚膜−薄膜多層構成では、下層の厚膜ペーストにはエツ
チング液等に侵食されにくい高価な金ペーストを用いて
該金厚膜上にＮｉＣｒ−ＡｕやＮｉＣｒ−Ａｕ−Ｃｒ等
の導体からなる多層薄膜パターンをスルーホールを介し
接続されるように形成していた。
尚、この際の薄膜パターンにおけるＮｉＣｒ層はＡｕ層
を付着させるために必要となる下地層で、該ＮｉＣｒＮ
０代りにＣｒ層を用いることも可能である。
を付着させるために必要となる下地層で、該ＮｉＣｒＮ
０代りにＣｒ層を用いることも可能である。
薄膜−厚膜多層構成では上述の如く、厚膜パターンとし
て低温硬化型厚膜ペーストを使用するがこれによるパタ
ーンは通富の厚膜導体ペーストにｆ
比べ這かに導体抵抗が大きくなるので銅等のめっきを施
す必要があり高価になる。またこの多層構成では上層の
厚膜パターンは有機物を主成分とするため強度が不十分
でありワイヤ等のポンディング時に該ボンディング圧力
と熱に耐えることができず熔解してしまう。
て低温硬化型厚膜ペーストを使用するがこれによるパタ
ーンは通富の厚膜導体ペーストにｆ
比べ這かに導体抵抗が大きくなるので銅等のめっきを施
す必要があり高価になる。またこの多層構成では上層の
厚膜パターンは有機物を主成分とするため強度が不十分
でありワイヤ等のポンディング時に該ボンディング圧力
と熱に耐えることができず熔解してしまう。
厚膜−薄膜多層構成では例えは第４図に示すように安価
な銅（Ｃｕ）ペーストを用いてＣｕ厚膜パターン３０を
セラミック基板３６上に形成し、該Ｃｕ厚膜パターン３
０上にガラス等の厚膜ペーストよりなる眉間絶縁層３１
のスルーホール３７を通じてＮｉＣｒ３２−Ａｕ３３−
Ｃｒ３４の多層薄膜パターン３８との導体接続を行おう
とする場合、該多層薄膜は眉間絶縁層３１の全面に蒸着
或はスパツタリングした後所望のパターンとなるように
レジストパターン３５を付着した後エツチングするが一
般的にＮｉＣｒ３２をエツチングする時は硝酸第２セリ
ウム・アンモニウム系のエツチング液（Ｎｉ−’Ｃｒ用
またはＣｒ用のエツチング液）を使用するため、電気化
学的にＣｕの方がＮｉＣｒより先にエツチングされ、Ｃ
ｕ厚膜パターン３０と薄膜パターン３８との電気接続が
行えない。すなわち、上記多層薄膜のエツチング時のエ
ツチング液は必ずレジスト３５や該多層薄膜の粒子間或
はピンホールを通じてしみ込むため、ＮｌＣｒをエツチ
ングしようとしてもＣｕＯ方が先に溶解してしまう。
な銅（Ｃｕ）ペーストを用いてＣｕ厚膜パターン３０を
セラミック基板３６上に形成し、該Ｃｕ厚膜パターン３
０上にガラス等の厚膜ペーストよりなる眉間絶縁層３１
のスルーホール３７を通じてＮｉＣｒ３２−Ａｕ３３−
Ｃｒ３４の多層薄膜パターン３８との導体接続を行おう
とする場合、該多層薄膜は眉間絶縁層３１の全面に蒸着
或はスパツタリングした後所望のパターンとなるように
レジストパターン３５を付着した後エツチングするが一
般的にＮｉＣｒ３２をエツチングする時は硝酸第２セリ
ウム・アンモニウム系のエツチング液（Ｎｉ−’Ｃｒ用
またはＣｒ用のエツチング液）を使用するため、電気化
学的にＣｕの方がＮｉＣｒより先にエツチングされ、Ｃ
ｕ厚膜パターン３０と薄膜パターン３８との電気接続が
行えない。すなわち、上記多層薄膜のエツチング時のエ
ツチング液は必ずレジスト３５や該多層薄膜の粒子間或
はピンホールを通じてしみ込むため、ＮｌＣｒをエツチ
ングしようとしてもＣｕＯ方が先に溶解してしまう。
前記の問題に対してＮｉＣｒ３２だけをエツチングする
ようなエツチング液を用いればいいのだが現在のところ
このようなエツチング液は提案されていない。そのため
従来の厚膜−薄膜多層構成では厚膜パターン３０として
は安価なＣｕは使用できず、硝酸第２セリウム・アンモ
ニウム系のエツチング液にエツチングされない金を使う
ので高価なものになっていた。
ようなエツチング液を用いればいいのだが現在のところ
このようなエツチング液は提案されていない。そのため
従来の厚膜−薄膜多層構成では厚膜パターン３０として
は安価なＣｕは使用できず、硝酸第２セリウム・アンモ
ニウム系のエツチング液にエツチングされない金を使う
ので高価なものになっていた。
本発明は前記問題点を解消した厚膜、薄膜の多層配線基
板を提供するもので、前記下部厚膜上の少なくとも該厚
膜パターンと上部の薄膜パターンの接続部に該薄膜上部
導体をパターンエツチングする際、該厚膜パターンがエ
ツチング液による侵食を防止するための保護層を設ける
ことを特徴とする多層配線基板によってなされる。
板を提供するもので、前記下部厚膜上の少なくとも該厚
膜パターンと上部の薄膜パターンの接続部に該薄膜上部
導体をパターンエツチングする際、該厚膜パターンがエ
ツチング液による侵食を防止するための保護層を設ける
ことを特徴とする多層配線基板によってなされる。
多層配線で厚膜パターン上の該厚膜パターンと薄膜パタ
ーンとの接続部に予めＮｉ等のめっきを施すことにより
、厚膜パターンが上部薄膜のパターンエツチング時のエ
ツチング液に侵食されることのないように保護される。
ーンとの接続部に予めＮｉ等のめっきを施すことにより
、厚膜パターンが上部薄膜のパターンエツチング時のエ
ツチング液に侵食されることのないように保護される。
以下本発明の実施例を図面により詳細に説明する。
第１図は本発明に係る多層配線基板の第１実施例として
のアルミナ基板を使用し能動素子と含むハイブリッドＩ
Ｃ基板を示す断面図である。図において１はアルミナ等
よりなる絶縁基板、 ２． ４゜６は第１．第２．第
３の厚膜導体ペーストからなる厚膜導体パターン、３．
５は厚膜絶縁ペーストである非晶質ガラスよりなる絶縁
層、１０はＴａＮ薄膜（コンデンサ用１０ａ、抵抗用１
０ｂ）。
のアルミナ基板を使用し能動素子と含むハイブリッドＩ
Ｃ基板を示す断面図である。図において１はアルミナ等
よりなる絶縁基板、 ２． ４゜６は第１．第２．第
３の厚膜導体ペーストからなる厚膜導体パターン、３．
５は厚膜絶縁ペーストである非晶質ガラスよりなる絶縁
層、１０はＴａＮ薄膜（コンデンサ用１０ａ、抵抗用１
０ｂ）。
１１は薄膜パターン、１２はｒｃチップ、１３はコンデ
ンサ用陽極酸化膜、１４は金めつき層である。これはま
ず第１Ｎの導体層として厚膜結晶化ガラス入りＣｕペー
スト（焼成温度６００〜９００°Ｃ）を用い、スクリー
ン印刷後高純度チッソ炉で焼成して絶縁基板１上に第１
厚膜パターン２を形成してＩＣへの給電及びアース電圧
用パターンとした。次にチッソ中焼成可能な多層用結晶
質ガラスペーストを用い第１層間絶縁層３を形成した。
ンサ用陽極酸化膜、１４は金めつき層である。これはま
ず第１Ｎの導体層として厚膜結晶化ガラス入りＣｕペー
スト（焼成温度６００〜９００°Ｃ）を用い、スクリー
ン印刷後高純度チッソ炉で焼成して絶縁基板１上に第１
厚膜パターン２を形成してＩＣへの給電及びアース電圧
用パターンとした。次にチッソ中焼成可能な多層用結晶
質ガラスペーストを用い第１層間絶縁層３を形成した。
このとき上下導体層の接続のため３００μｍφ程度のス
ルホールを設け、絶縁性確保のため３２５メソシユのス
クリーンマスクにて二回印刷焼成ヲくり返した。そして
信号配線となる第２と第３厚膜パターン４．６を第１厚
膜パターン２と同様なＣｕペーストを用いて印刷後高純
度チッソ炉で焼成すると共に、第２と第３の眉間絶縁体
層５，８を介在させて焼成し積層構成とした。さらに、
第３層間絶縁体８上にはその上部に薄膜を形成するため
に表面を平滑化する必要があり、非晶質ガラスの眉間絶
縁層９を形成した。この時絶縁Ｎ９のスルーホールは絶
縁Ｎ８のスルーホール径よりやや大きめとして（△φ−
＝１００〜３００μｍ）ガラスのだれによるスルーホー
ルの埋まりを防いだ。
ルホールを設け、絶縁性確保のため３２５メソシユのス
クリーンマスクにて二回印刷焼成ヲくり返した。そして
信号配線となる第２と第３厚膜パターン４．６を第１厚
膜パターン２と同様なＣｕペーストを用いて印刷後高純
度チッソ炉で焼成すると共に、第２と第３の眉間絶縁体
層５，８を介在させて焼成し積層構成とした。さらに、
第３層間絶縁体８上にはその上部に薄膜を形成するため
に表面を平滑化する必要があり、非晶質ガラスの眉間絶
縁層９を形成した。この時絶縁Ｎ９のスルーホールは絶
縁Ｎ８のスルーホール径よりやや大きめとして（△φ−
＝１００〜３００μｍ）ガラスのだれによるスルーホー
ルの埋まりを防いだ。
その後厚膜パターン２，４．６の露出している部分、第
１図においてはスルーホール部分にＮｉめっきによる保
護層７を施した。しかる後、該厚膜層上に薄膜層を形成
した。
１図においてはスルーホール部分にＮｉめっきによる保
護層７を施した。しかる後、該厚膜層上に薄膜層を形成
した。
第１図における薄膜層の構成は薄膜抵抗、薄膜コンデン
サを同時に形成したが、これはまず、ＴａＮ薄１９１０
を絶縁層９上の全面および保護層７上に３０００人形成
した。次に該ＴａＮ薄膜１０の不必要部分を通常のフォ
トリングラフイーの技術によりエツチング除去した。
サを同時に形成したが、これはまず、ＴａＮ薄１９１０
を絶縁層９上の全面および保護層７上に３０００人形成
した。次に該ＴａＮ薄膜１０の不必要部分を通常のフォ
トリングラフイーの技術によりエツチング除去した。
続いて、コンデンサとなる部分に部分陽極酸化膜１３を
形成した後、抵抗体膜となるＴａＮ薄膜１０をコンデン
サと同様に約８００人基板全面に形成し、不必要部分（
抵抗体以外の部分）をフォトリングラフイーにより、エ
ツチング除去する。
形成した後、抵抗体膜となるＴａＮ薄膜１０をコンデン
サと同様に約８００人基板全面に形成し、不必要部分（
抵抗体以外の部分）をフォトリングラフイーにより、エ
ツチング除去する。
このようにコンデンサ用ＴａＮ膜１０ａ、抵抗用ＴａＮ
膜１０ｂが形成される。しかる後、導体パターン１１と
なるＮｉＣｒ、Ａｕの多層薄膜をＮｉＣｒを下層にして
基板全面に被着形成し、フォトリングラフイーの技術に
より該多層薄膜をパターニングし該導体パターン１１を
得た。このパターニング工程はまずＡｕ層をエツチング
除去した後Ｎ１ｃｒｌＷを硝酸第２セリウム・アンモニ
ウム系のエツチング液で除去したが、本基板では厚膜パ
ターン６ （Ｃｕ）の接続部分くスルーホール）が上記
の如く保１ＩＮ７ （Ｎ ｉ：めっき）で被われている
ので、該厚膜パターン６のエツチングは発生せず、Ｎｔ
ｃｒｉのみ工・７チングできた。そして抵抗体トリミン
グの後、ＩＣワイヤポンディングを行なうパッド部のみ
露出するようにめっきレジストを被着して部分Ａｕめっ
き１４を３μｍ施し、該めっきレジスト除去後ＩＣグイ
ポンディング、ワイヤポンディングを行ない第１図に示
す厚膜３層、薄膜１層でしかもＣＲ同一基板の多層ハイ
ブリッドＩＣ基板を製作した。最後にＩＣ等には保護樹
脂を施した。尚、薄膜パターン１１としては従来と同様
のＮｉＣｒ−Ａｕ−Ｃｒを使用しても何ら差し支えない
。
膜１０ｂが形成される。しかる後、導体パターン１１と
なるＮｉＣｒ、Ａｕの多層薄膜をＮｉＣｒを下層にして
基板全面に被着形成し、フォトリングラフイーの技術に
より該多層薄膜をパターニングし該導体パターン１１を
得た。このパターニング工程はまずＡｕ層をエツチング
除去した後Ｎ１ｃｒｌＷを硝酸第２セリウム・アンモニ
ウム系のエツチング液で除去したが、本基板では厚膜パ
ターン６ （Ｃｕ）の接続部分くスルーホール）が上記
の如く保１ＩＮ７ （Ｎ ｉ：めっき）で被われている
ので、該厚膜パターン６のエツチングは発生せず、Ｎｔ
ｃｒｉのみ工・７チングできた。そして抵抗体トリミン
グの後、ＩＣワイヤポンディングを行なうパッド部のみ
露出するようにめっきレジストを被着して部分Ａｕめっ
き１４を３μｍ施し、該めっきレジスト除去後ＩＣグイ
ポンディング、ワイヤポンディングを行ない第１図に示
す厚膜３層、薄膜１層でしかもＣＲ同一基板の多層ハイ
ブリッドＩＣ基板を製作した。最後にＩＣ等には保護樹
脂を施した。尚、薄膜パターン１１としては従来と同様
のＮｉＣｒ−Ａｕ−Ｃｒを使用しても何ら差し支えない
。
第２図と第３図は本発明に係るサーマルヘッドを第２実
施例として説明するための図である。
施例として説明するための図である。
第２図は第２実施例のサーマルヘッドの部分平面図（実
際は矢印Ｐ方向に延びて長方形になっている。）第３図
は第２図のＡ−Ｂ−Ｃ−Ｄ線断面図（横断面図）である
。
際は矢印Ｐ方向に延びて長方形になっている。）第３図
は第２図のＡ−Ｂ−Ｃ−Ｄ線断面図（横断面図）である
。
これらの図において、符号１５は多層配線部分。
１６は発熱部分、１７はアルミナ基板、１８は高融点ガ
ラス層、１９はＣｕ厚膜パターンからなる第１導体層、
２０は第１絶縁体層、２１は発熱用抵抗体層、２２はＮ
ｉＣｒを含む薄膜パターンからなる第２導体層、２３は
ドライバＩＣ（能動素子）、２４は発熱点（発熱素子）
、２５はＮｉめっき層、２６は保護層、２７はポンディ
ングワイヤ、２８は導電性グイポンディング樹脂をそれ
ぞれ示す。本実施例は大別して、ドライバＩＣ２１を搭
載する多層配線部分１５と、発熱点２４が形成される発
熱部分１６とから成る。アルミナ基板１７は約９７％の
アルミナ板材から長方形（矢印Ｐ方向が長手方向）に形
成され、発熱用抵抗体２１と対応する該アルミナ基板１
７上には高耐熱性を有する高融点ガラス層１６が予め部
分的に形成される。
ラス層、１９はＣｕ厚膜パターンからなる第１導体層、
２０は第１絶縁体層、２１は発熱用抵抗体層、２２はＮ
ｉＣｒを含む薄膜パターンからなる第２導体層、２３は
ドライバＩＣ（能動素子）、２４は発熱点（発熱素子）
、２５はＮｉめっき層、２６は保護層、２７はポンディ
ングワイヤ、２８は導電性グイポンディング樹脂をそれ
ぞれ示す。本実施例は大別して、ドライバＩＣ２１を搭
載する多層配線部分１５と、発熱点２４が形成される発
熱部分１６とから成る。アルミナ基板１７は約９７％の
アルミナ板材から長方形（矢印Ｐ方向が長手方向）に形
成され、発熱用抵抗体２１と対応する該アルミナ基板１
７上には高耐熱性を有する高融点ガラス層１６が予め部
分的に形成される。
第１導体層１９はＮ２ （窒素）雰囲気中で焼成可能な
Ｃｕ（銅）ペーストを用いてスクリーン印刷し、次いで
予備乾燥後、コンベア形窒素炉で焼成した厚膜のＣｕで
形成され、この第１導体には、大電流が流れるため導体
抵抗を低（する必要かある電源供給線、ヘッド共通電極
、ブランド線（アース線）及び入力線のマトリックス配
線共通電極等が印刷時にパターニングされる。このよう
に第１導体層１９を厚膜のＣｕで形成することにより、
従来の薄膜導体と比べて略１桁以上の面積抵抗を低減化
することができると共に製造工程が簡単であるため製造
コストの低減化を図ることができる。
Ｃｕ（銅）ペーストを用いてスクリーン印刷し、次いで
予備乾燥後、コンベア形窒素炉で焼成した厚膜のＣｕで
形成され、この第１導体には、大電流が流れるため導体
抵抗を低（する必要かある電源供給線、ヘッド共通電極
、ブランド線（アース線）及び入力線のマトリックス配
線共通電極等が印刷時にパターニングされる。このよう
に第１導体層１９を厚膜のＣｕで形成することにより、
従来の薄膜導体と比べて略１桁以上の面積抵抗を低減化
することができると共に製造工程が簡単であるため製造
コストの低減化を図ることができる。
次に第１絶縁体屓２０は、Ｎ２雰囲気中で焼成可能なバ
インダーを用いたガラスペーストを用いてバイアホール
（スルーホール）を有するガラス厚膜として前記第１導
体層１９上に固着形成される。この第１絶縁体層２０は
、上下の導体層（１ご ９．２１）を接続するためのスルーホールを精度良く形
成する必要があるため、本実施例では次のような工夫が
なされている。この第１絶縁Ｊｉｔ２０は最低２層以上
のガラス層から構成させる。例えは第１のガラスＮ ２
０ ａとして６００℃〜９００℃焼成可能なフィラー入
り結晶質ガラスペーストを３２５メソシユのスクリーン
を用いて２回印刷焼成を行い形成し、次いで６００°Ｃ
〜９００℃焼成可能な非晶質ガラスペーストを３２５メ
ソシユのスクリーンを用いて１回印刷焼成して最少穴径
２５０μｍのスルーホールを有し、且″つ表面平滑性の
優れた第２のガラス層２０ｂを形成し、これら両ガラス
ＦＡ ２０ ａと２０ｂを積層状に一体化する。上記の
ような構成にすることにより良好な絶縁性を得ることが
でき、さらにピンホールの発生を皆無に等しく抑えるこ
とができ、歩留りを向上せしめることができる。また平
滑性の優れた厚膜表面はこの上に設けられる薄膜微細パ
ターンの形成を容易化せしめると共に薄膜の導体抵抗を
低減できるなどその品質を向上させる効果がある。尚こ
の第１絶縁層２０は上記と異なる方法で構成することも
できる。すなわち、第１のガラス層２０ａとして軟化点
が高温の非晶質ガラスで形成し、第２のガラス層２０ｂ
として軟化点が前記第１のガラス層２０ａよりも低温の
非晶質ガラスで形成しても前述のガラス厚膜２０と同様
な効果が得られる。
インダーを用いたガラスペーストを用いてバイアホール
（スルーホール）を有するガラス厚膜として前記第１導
体層１９上に固着形成される。この第１絶縁体層２０は
、上下の導体層（１ご ９．２１）を接続するためのスルーホールを精度良く形
成する必要があるため、本実施例では次のような工夫が
なされている。この第１絶縁Ｊｉｔ２０は最低２層以上
のガラス層から構成させる。例えは第１のガラスＮ ２
０ ａとして６００℃〜９００℃焼成可能なフィラー入
り結晶質ガラスペーストを３２５メソシユのスクリーン
を用いて２回印刷焼成を行い形成し、次いで６００°Ｃ
〜９００℃焼成可能な非晶質ガラスペーストを３２５メ
ソシユのスクリーンを用いて１回印刷焼成して最少穴径
２５０μｍのスルーホールを有し、且″つ表面平滑性の
優れた第２のガラス層２０ｂを形成し、これら両ガラス
ＦＡ ２０ ａと２０ｂを積層状に一体化する。上記の
ような構成にすることにより良好な絶縁性を得ることが
でき、さらにピンホールの発生を皆無に等しく抑えるこ
とができ、歩留りを向上せしめることができる。また平
滑性の優れた厚膜表面はこの上に設けられる薄膜微細パ
ターンの形成を容易化せしめると共に薄膜の導体抵抗を
低減できるなどその品質を向上させる効果がある。尚こ
の第１絶縁層２０は上記と異なる方法で構成することも
できる。すなわち、第１のガラス層２０ａとして軟化点
が高温の非晶質ガラスで形成し、第２のガラス層２０ｂ
として軟化点が前記第１のガラス層２０ａよりも低温の
非晶質ガラスで形成しても前述のガラス厚膜２０と同様
な効果が得られる。
次に第１導体１ｉｉ１９（Ｃｕ厚膜）の露出部即ちスル
ーホール部及び共通電極にＮｉめっき層２５を保護層と
して３μｍつけた。これはＮｉＣｒ等のパターン形成を
する際のエツチング液（硝酸第２セリウム・アンモニウ
ム系）によるＣｕ厚膜への侵食を防止するためである。
ーホール部及び共通電極にＮｉめっき層２５を保護層と
して３μｍつけた。これはＮｉＣｒ等のパターン形成を
する際のエツチング液（硝酸第２セリウム・アンモニウ
ム系）によるＣｕ厚膜への侵食を防止するためである。
その後、発熱用抵抗体［２１は前記第１Ｎ絶２０上にＴ
ａＮをマグネトロンスパッタ法によって厚さが約３００
人に形成される。そして該発熱用抵抗体層２１上に第２
導体層２２を薄膜パターンとして形成するが、これはま
ず真空蒸着法によりまずＮｉＣｒを３００人、次いでＡ
ｕを５０００人、さらに抵抗体保護膜２６との密着性を
向上させるため最上層にＣｒを３００人とそれぞれの厚
さで基板全面に被着形成し、次にポジ形レジストを用い
てパターン焼付は後該ＮｉＣｒ−Ａｕ−Ｃｒ多層薄膜を
ウェットエツチングによってストライブ状にパターン形
成した。尚本実施例の場合前述のように第１導体層１９
に電源供給源やグランド線等が設けられであるため該第
２導体［２２には微細パターンのみを効率良く配置でき
るという設計的利点がある。
ａＮをマグネトロンスパッタ法によって厚さが約３００
人に形成される。そして該発熱用抵抗体層２１上に第２
導体層２２を薄膜パターンとして形成するが、これはま
ず真空蒸着法によりまずＮｉＣｒを３００人、次いでＡ
ｕを５０００人、さらに抵抗体保護膜２６との密着性を
向上させるため最上層にＣｒを３００人とそれぞれの厚
さで基板全面に被着形成し、次にポジ形レジストを用い
てパターン焼付は後該ＮｉＣｒ−Ａｕ−Ｃｒ多層薄膜を
ウェットエツチングによってストライブ状にパターン形
成した。尚本実施例の場合前述のように第１導体層１９
に電源供給源やグランド線等が設けられであるため該第
２導体［２２には微細パターンのみを効率良く配置でき
るという設計的利点がある。
さらにＣＦ４−〇−２系のガスを用いて反応性のプラズ
マエツチングによって前記ＮｉＣｒ−Ａｕ−Ｃｒのパタ
ーンニング導体間のＴａＮ１１が除去され、レジスート
ばくり後発熱点（発熱素子）２４を形成するために、再
度レジストを全面に形成し抵抗体窓開は部（発熱点２４
に相当する部分）のみを開口したレジストパターンを焼
付ける。引き続いて前記関口部のＮｉＣｒ−Ａｕ−Ｃｒ
層（第２導体層）をエツチング除去して発熱点２４（薄
膜抵抗体）が形成される。尚符号２６はこの場合Ｓ ｉ
０ｒｚ−Ｔａ２０５系の抵抗体保護膜（耐摩耗Ｎ）を
示し、この保護膜２６は例えばＲＦスパッタリングによ
って約４μｍの厚さに形成される。
マエツチングによって前記ＮｉＣｒ−Ａｕ−Ｃｒのパタ
ーンニング導体間のＴａＮ１１が除去され、レジスート
ばくり後発熱点（発熱素子）２４を形成するために、再
度レジストを全面に形成し抵抗体窓開は部（発熱点２４
に相当する部分）のみを開口したレジストパターンを焼
付ける。引き続いて前記関口部のＮｉＣｒ−Ａｕ−Ｃｒ
層（第２導体層）をエツチング除去して発熱点２４（薄
膜抵抗体）が形成される。尚符号２６はこの場合Ｓ ｉ
０ｒｚ−Ｔａ２０５系の抵抗体保護膜（耐摩耗Ｎ）を
示し、この保護膜２６は例えばＲＦスパッタリングによ
って約４μｍの厚さに形成される。
次にドライバＩＣ２１（能動素子）が第２導体層２２上
に導体接着剤（導電性ダイポンディング樹脂）２８を用
いてダイボンディングによって搭載固定される。但しこ
の場合、ワイヤポンディング性の向上のため、第２導体
層２２上に予めＡｕめっきがポンデイングパソト部のＣ
ｒを工・ノチング除去後電解めっき法により施されてい
る。そしてポンディングワイヤ（例えばへＵワイヤ）２
７を用いてＡｕ対Ａｕの熱圧着ワイヤボンディングを行
ってドライバＩＣ２１が電気的に接続される。
に導体接着剤（導電性ダイポンディング樹脂）２８を用
いてダイボンディングによって搭載固定される。但しこ
の場合、ワイヤポンディング性の向上のため、第２導体
層２２上に予めＡｕめっきがポンデイングパソト部のＣ
ｒを工・ノチング除去後電解めっき法により施されてい
る。そしてポンディングワイヤ（例えばへＵワイヤ）２
７を用いてＡｕ対Ａｕの熱圧着ワイヤボンディングを行
ってドライバＩＣ２１が電気的に接続される。
このように本実施例によればドライバＩＣ２３等をポリ
イミド樹脂等の機械的、熱的に弱い有機物絶縁体上にワ
イヤボンディングしないように設計できるため信頼度の
高い多層構成を実現できる。
イミド樹脂等の機械的、熱的に弱い有機物絶縁体上にワ
イヤボンディングしないように設計できるため信頼度の
高い多層構成を実現できる。
以上によりドライバＩＣ搭載形サーマルヘッドが実質的
に形成される。実際上はアルミヂ基板１７が図示してい
ない直方体状のヒートシンクに固着′ 搭
載され、該ヒートシンクに外部端子（図示せず）が設け
られてドライバＩＣ搭載形サーマルヘッドが形成される
。
に形成される。実際上はアルミヂ基板１７が図示してい
ない直方体状のヒートシンクに固着′ 搭
載され、該ヒートシンクに外部端子（図示せず）が設け
られてドライバＩＣ搭載形サーマルヘッドが形成される
。
上記二つの実施例ではエツチング液の浸食を防止するた
めの保護Ｎ２５には、Ｎｉめっきを使用したがこの他Ｎ
ｉ−Ａｕ、Ｃｒ、Ａｕ、Ｐｔのめっきを使用してもほぼ
同等の効果が得られる。
めの保護Ｎ２５には、Ｎｉめっきを使用したがこの他Ｎ
ｉ−Ａｕ、Ｃｒ、Ａｕ、Ｐｔのめっきを使用してもほぼ
同等の効果が得られる。
本発明によれば厚膜回路と薄膜回路を無理なく同一基板
上に形成でき、且つ下部厚膜の露出部にＮｉめっき等の
保護層を施すことにより下部層に上部薄膜より電気化学
的に卑な金属の組み合わせ、例えば下部層のＣｕ厚膜と
上部薄膜めＮ１Ｃｒ−Ａ ｕ −、Ｃｒが使用できるた
め安価で実用的価値が大きな多層配線基板を提供するこ
とができる。
上に形成でき、且つ下部厚膜の露出部にＮｉめっき等の
保護層を施すことにより下部層に上部薄膜より電気化学
的に卑な金属の組み合わせ、例えば下部層のＣｕ厚膜と
上部薄膜めＮ１Ｃｒ−Ａ ｕ −、Ｃｒが使用できるた
め安価で実用的価値が大きな多層配線基板を提供するこ
とができる。
第１図は本発明をハイブリッドＩＣに用いた第１実施例
を説明するための断面図、第２図、第３図は本発明をサ
ーマルヘッドに用いた第２実施例を説明するための平面
図と側面図、第４図は従来の厚膜−薄膜の多層配線の要
部断面図である。 〔符号の説明〕 ２．４，６．．１９ −−−一厚膜パターン。 ３、 ５． ８． ９． ２０ −−−−一絶縁層。 ７ 、 ２５−−一保護層。
を説明するための断面図、第２図、第３図は本発明をサ
ーマルヘッドに用いた第２実施例を説明するための平面
図と側面図、第４図は従来の厚膜−薄膜の多層配線の要
部断面図である。 〔符号の説明〕 ２．４，６．．１９ −−−一厚膜パターン。 ３、 ５． ８． ９． ２０ −−−−一絶縁層。 ７ 、 ２５−−一保護層。
Claims (1)
- 【特許請求の範囲】 （１）下部導体配線を厚膜パターン、該厚膜パターンの
最上層のスルーホールを有する絶縁体上の上部導体配線
を薄膜パターンで形成してなる多層配線基板であって、
前記下部厚膜パターン上の少なくとも該厚膜パターンと
前記薄膜パターンの接続部に該薄膜パターンをパターン
エッチングする際、前記厚膜パターンがエッチング液に
よる侵食を防止するための保護層を設けることを特徴と
する多層配線基板。 （２）上記厚膜はＣｕ厚膜からなり、薄膜導体には、Ｎ
ｉＣｒ、Ａｕ、Ｃｒ、Ｔａ、ＴａＮ、Ｃｕ、Ａｌ、Ｗの
単層もしくは多層薄膜を用い、Ｃｕ厚膜にはＮｉ、Ｃｒ
、Ａｕ、Ｐｔの単層もしくは多層めっきよりなる前記保
護層を設けることを特徴とする特許請求の範囲第１項記
載の多層配線基板。（３）前記多層配線基板によりサー
マルヘッドを構成することを特徴とする特許請求の範囲
第１項または第２項記載の多層配線基板。 （４）前記多層配線基板によりハイブリッドＩＣを構成
することを特徴とする特許請求の範囲第１項または第１
項記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171764A JPS6149493A (ja) | 1984-08-18 | 1984-08-18 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171764A JPS6149493A (ja) | 1984-08-18 | 1984-08-18 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149493A true JPS6149493A (ja) | 1986-03-11 |
| JPH0216035B2 JPH0216035B2 (ja) | 1990-04-13 |
Family
ID=15929243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171764A Granted JPS6149493A (ja) | 1984-08-18 | 1984-08-18 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149493A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968258A (ja) * | 1972-11-06 | 1974-07-02 | ||
| JPS5830194A (ja) * | 1981-08-14 | 1983-02-22 | 日本碍子株式会社 | セラミック多層配線基板の製造法 |
-
1984
- 1984-08-18 JP JP59171764A patent/JPS6149493A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968258A (ja) * | 1972-11-06 | 1974-07-02 | ||
| JPS5830194A (ja) * | 1981-08-14 | 1983-02-22 | 日本碍子株式会社 | セラミック多層配線基板の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0216035B2 (ja) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2028043C (en) | Chip form of surface mounted electrical resistance and its manufacturing method | |
| US4689638A (en) | Thermal recording head and process for manufacturing wiring substrate therefor | |
| JPS6149493A (ja) | 多層配線基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2634592B2 (ja) | 低抵抗付回路基板およびその製造法 | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPS6227675B2 (ja) | ||
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP2593646B2 (ja) | 電子部品 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP2000331590A (ja) | 回路保護素子及びその製造方法 | |
| JPH0763109B2 (ja) | セラミック回路基板の製造方法 | |
| JP2703757B2 (ja) | 電子部品 | |
| JPS6394861A (ja) | サ−マルヘツド及びその製造方法 | |
| JPS62281397A (ja) | ハイブリツドｉｃの製造方法 | |
| JPS6161988B2 (ja) | ||
| JPH0584679B2 (ja) | ||
| GB2238666A (en) | Hybrid circuit having thick film resistors. | |
| JPS59148395A (ja) | セラミツク多層配線基板の製造法 | |
| JPH08274472A (ja) | 配線基板 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 |