JPS6149493A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS6149493A JPS6149493A JP59171764A JP17176484A JPS6149493A JP S6149493 A JPS6149493 A JP S6149493A JP 59171764 A JP59171764 A JP 59171764A JP 17176484 A JP17176484 A JP 17176484A JP S6149493 A JPS6149493 A JP S6149493A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick film
- thin film
- pattern
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜、薄膜の導体パターンを混在さセた多層配
線基板に関するものである。
線基板に関するものである。
このような多層配線基板はサーマルヘッド、ハイプリン
トIC等の回路基板に利用される。この種基板は厚膜と
薄膜との接続信頼性が高く且つ安価なものが要望されて
いる。
トIC等の回路基板に利用される。この種基板は厚膜と
薄膜との接続信頼性が高く且つ安価なものが要望されて
いる。
従来、導体からなる厚膜パターンと薄膜パターンとを混
在させた多層配線基板としては、「特開昭57−138
961 (昭和57年8月27日公開)」に示されるよ
うに下層に薄膜、上層に厚膜という形成がある。しかし
この場合、上層厚膜パターンとなる厚膜ペーストを焼成
する際、その焼底温度が高温(700℃以上)であるた
め下層の薄膜パターンが消失する。従って、薄膜−厚膜
多層構成では200℃程度で焼成可能な低温硬化型の厚
膜ペーストを使用しなければならなかった。
在させた多層配線基板としては、「特開昭57−138
961 (昭和57年8月27日公開)」に示されるよ
うに下層に薄膜、上層に厚膜という形成がある。しかし
この場合、上層厚膜パターンとなる厚膜ペーストを焼成
する際、その焼底温度が高温(700℃以上)であるた
め下層の薄膜パターンが消失する。従って、薄膜−厚膜
多層構成では200℃程度で焼成可能な低温硬化型の厚
膜ペーストを使用しなければならなかった。
また上記構成とは異なる下層に厚膜、上層に薄膜という
厚膜−薄膜多層構成では、下層の厚膜ペーストにはエツ
チング液等に侵食されにくい高価な金ペーストを用いて
該金厚膜上にNiCr−AuやNiCr−Au−Cr等
の導体からなる多層薄膜パターンをスルーホールを介し
接続されるように形成していた。
厚膜−薄膜多層構成では、下層の厚膜ペーストにはエツ
チング液等に侵食されにくい高価な金ペーストを用いて
該金厚膜上にNiCr−AuやNiCr−Au−Cr等
の導体からなる多層薄膜パターンをスルーホールを介し
接続されるように形成していた。
尚、この際の薄膜パターンにおけるNiCr層はAu層
を付着させるために必要となる下地層で、該NiCrN
0代りにCr層を用いることも可能である。
を付着させるために必要となる下地層で、該NiCrN
0代りにCr層を用いることも可能である。
薄膜−厚膜多層構成では上述の如く、厚膜パターンとし
て低温硬化型厚膜ペーストを使用するがこれによるパタ
ーンは通富の厚膜導体ペーストにf
比べ這かに導体抵抗が大きくなるので銅等のめっきを施
す必要があり高価になる。またこの多層構成では上層の
厚膜パターンは有機物を主成分とするため強度が不十分
でありワイヤ等のポンディング時に該ボンディング圧力
と熱に耐えることができず熔解してしまう。
て低温硬化型厚膜ペーストを使用するがこれによるパタ
ーンは通富の厚膜導体ペーストにf
比べ這かに導体抵抗が大きくなるので銅等のめっきを施
す必要があり高価になる。またこの多層構成では上層の
厚膜パターンは有機物を主成分とするため強度が不十分
でありワイヤ等のポンディング時に該ボンディング圧力
と熱に耐えることができず熔解してしまう。
厚膜−薄膜多層構成では例えは第4図に示すように安価
な銅(Cu)ペーストを用いてCu厚膜パターン30を
セラミック基板36上に形成し、該Cu厚膜パターン3
0上にガラス等の厚膜ペーストよりなる眉間絶縁層31
のスルーホール37を通じてNiCr32−Au33−
Cr34の多層薄膜パターン38との導体接続を行おう
とする場合、該多層薄膜は眉間絶縁層31の全面に蒸着
或はスパツタリングした後所望のパターンとなるように
レジストパターン35を付着した後エツチングするが一
般的にNiCr32をエツチングする時は硝酸第2セリ
ウム・アンモニウム系のエツチング液(Ni−’Cr用
またはCr用のエツチング液)を使用するため、電気化
学的にCuの方がNiCrより先にエツチングされ、C
u厚膜パターン30と薄膜パターン38との電気接続が
行えない。すなわち、上記多層薄膜のエツチング時のエ
ツチング液は必ずレジスト35や該多層薄膜の粒子間或
はピンホールを通じてしみ込むため、NlCrをエツチ
ングしようとしてもCuO方が先に溶解してしまう。
な銅(Cu)ペーストを用いてCu厚膜パターン30を
セラミック基板36上に形成し、該Cu厚膜パターン3
0上にガラス等の厚膜ペーストよりなる眉間絶縁層31
のスルーホール37を通じてNiCr32−Au33−
Cr34の多層薄膜パターン38との導体接続を行おう
とする場合、該多層薄膜は眉間絶縁層31の全面に蒸着
或はスパツタリングした後所望のパターンとなるように
レジストパターン35を付着した後エツチングするが一
般的にNiCr32をエツチングする時は硝酸第2セリ
ウム・アンモニウム系のエツチング液(Ni−’Cr用
またはCr用のエツチング液)を使用するため、電気化
学的にCuの方がNiCrより先にエツチングされ、C
u厚膜パターン30と薄膜パターン38との電気接続が
行えない。すなわち、上記多層薄膜のエツチング時のエ
ツチング液は必ずレジスト35や該多層薄膜の粒子間或
はピンホールを通じてしみ込むため、NlCrをエツチ
ングしようとしてもCuO方が先に溶解してしまう。
前記の問題に対してNiCr32だけをエツチングする
ようなエツチング液を用いればいいのだが現在のところ
このようなエツチング液は提案されていない。そのため
従来の厚膜−薄膜多層構成では厚膜パターン30として
は安価なCuは使用できず、硝酸第2セリウム・アンモ
ニウム系のエツチング液にエツチングされない金を使う
ので高価なものになっていた。
ようなエツチング液を用いればいいのだが現在のところ
このようなエツチング液は提案されていない。そのため
従来の厚膜−薄膜多層構成では厚膜パターン30として
は安価なCuは使用できず、硝酸第2セリウム・アンモ
ニウム系のエツチング液にエツチングされない金を使う
ので高価なものになっていた。
本発明は前記問題点を解消した厚膜、薄膜の多層配線基
板を提供するもので、前記下部厚膜上の少なくとも該厚
膜パターンと上部の薄膜パターンの接続部に該薄膜上部
導体をパターンエツチングする際、該厚膜パターンがエ
ツチング液による侵食を防止するための保護層を設ける
ことを特徴とする多層配線基板によってなされる。
板を提供するもので、前記下部厚膜上の少なくとも該厚
膜パターンと上部の薄膜パターンの接続部に該薄膜上部
導体をパターンエツチングする際、該厚膜パターンがエ
ツチング液による侵食を防止するための保護層を設ける
ことを特徴とする多層配線基板によってなされる。
多層配線で厚膜パターン上の該厚膜パターンと薄膜パタ
ーンとの接続部に予めNi等のめっきを施すことにより
、厚膜パターンが上部薄膜のパターンエツチング時のエ
ツチング液に侵食されることのないように保護される。
ーンとの接続部に予めNi等のめっきを施すことにより
、厚膜パターンが上部薄膜のパターンエツチング時のエ
ツチング液に侵食されることのないように保護される。
以下本発明の実施例を図面により詳細に説明する。
第1図は本発明に係る多層配線基板の第1実施例として
のアルミナ基板を使用し能動素子と含むハイブリッドI
C基板を示す断面図である。図において1はアルミナ等
よりなる絶縁基板、 2. 4゜6は第1.第2.第
3の厚膜導体ペーストからなる厚膜導体パターン、3.
5は厚膜絶縁ペーストである非晶質ガラスよりなる絶縁
層、10はTaN薄膜(コンデンサ用10a、抵抗用1
0b)。
のアルミナ基板を使用し能動素子と含むハイブリッドI
C基板を示す断面図である。図において1はアルミナ等
よりなる絶縁基板、 2. 4゜6は第1.第2.第
3の厚膜導体ペーストからなる厚膜導体パターン、3.
5は厚膜絶縁ペーストである非晶質ガラスよりなる絶縁
層、10はTaN薄膜(コンデンサ用10a、抵抗用1
0b)。
11は薄膜パターン、12はrcチップ、13はコンデ
ンサ用陽極酸化膜、14は金めつき層である。これはま
ず第1Nの導体層として厚膜結晶化ガラス入りCuペー
スト(焼成温度600〜900°C)を用い、スクリー
ン印刷後高純度チッソ炉で焼成して絶縁基板1上に第1
厚膜パターン2を形成してICへの給電及びアース電圧
用パターンとした。次にチッソ中焼成可能な多層用結晶
質ガラスペーストを用い第1層間絶縁層3を形成した。
ンサ用陽極酸化膜、14は金めつき層である。これはま
ず第1Nの導体層として厚膜結晶化ガラス入りCuペー
スト(焼成温度600〜900°C)を用い、スクリー
ン印刷後高純度チッソ炉で焼成して絶縁基板1上に第1
厚膜パターン2を形成してICへの給電及びアース電圧
用パターンとした。次にチッソ中焼成可能な多層用結晶
質ガラスペーストを用い第1層間絶縁層3を形成した。
このとき上下導体層の接続のため300μmφ程度のス
ルホールを設け、絶縁性確保のため325メソシユのス
クリーンマスクにて二回印刷焼成ヲくり返した。そして
信号配線となる第2と第3厚膜パターン4.6を第1厚
膜パターン2と同様なCuペーストを用いて印刷後高純
度チッソ炉で焼成すると共に、第2と第3の眉間絶縁体
層5,8を介在させて焼成し積層構成とした。さらに、
第3層間絶縁体8上にはその上部に薄膜を形成するため
に表面を平滑化する必要があり、非晶質ガラスの眉間絶
縁層9を形成した。この時絶縁N9のスルーホールは絶
縁N8のスルーホール径よりやや大きめとして(△φ−
=100〜300μm)ガラスのだれによるスルーホー
ルの埋まりを防いだ。
ルホールを設け、絶縁性確保のため325メソシユのス
クリーンマスクにて二回印刷焼成ヲくり返した。そして
信号配線となる第2と第3厚膜パターン4.6を第1厚
膜パターン2と同様なCuペーストを用いて印刷後高純
度チッソ炉で焼成すると共に、第2と第3の眉間絶縁体
層5,8を介在させて焼成し積層構成とした。さらに、
第3層間絶縁体8上にはその上部に薄膜を形成するため
に表面を平滑化する必要があり、非晶質ガラスの眉間絶
縁層9を形成した。この時絶縁N9のスルーホールは絶
縁N8のスルーホール径よりやや大きめとして(△φ−
=100〜300μm)ガラスのだれによるスルーホー
ルの埋まりを防いだ。
その後厚膜パターン2,4.6の露出している部分、第
1図においてはスルーホール部分にNiめっきによる保
護層7を施した。しかる後、該厚膜層上に薄膜層を形成
した。
1図においてはスルーホール部分にNiめっきによる保
護層7を施した。しかる後、該厚膜層上に薄膜層を形成
した。
第1図における薄膜層の構成は薄膜抵抗、薄膜コンデン
サを同時に形成したが、これはまず、TaN薄1910
を絶縁層9上の全面および保護層7上に3000人形成
した。次に該TaN薄膜10の不必要部分を通常のフォ
トリングラフイーの技術によりエツチング除去した。
サを同時に形成したが、これはまず、TaN薄1910
を絶縁層9上の全面および保護層7上に3000人形成
した。次に該TaN薄膜10の不必要部分を通常のフォ
トリングラフイーの技術によりエツチング除去した。
続いて、コンデンサとなる部分に部分陽極酸化膜13を
形成した後、抵抗体膜となるTaN薄膜10をコンデン
サと同様に約800人基板全面に形成し、不必要部分(
抵抗体以外の部分)をフォトリングラフイーにより、エ
ツチング除去する。
形成した後、抵抗体膜となるTaN薄膜10をコンデン
サと同様に約800人基板全面に形成し、不必要部分(
抵抗体以外の部分)をフォトリングラフイーにより、エ
ツチング除去する。
このようにコンデンサ用TaN膜10a、抵抗用TaN
膜10bが形成される。しかる後、導体パターン11と
なるNiCr、Auの多層薄膜をNiCrを下層にして
基板全面に被着形成し、フォトリングラフイーの技術に
より該多層薄膜をパターニングし該導体パターン11を
得た。このパターニング工程はまずAu層をエツチング
除去した後N1crlWを硝酸第2セリウム・アンモニ
ウム系のエツチング液で除去したが、本基板では厚膜パ
ターン6 (Cu)の接続部分くスルーホール)が上記
の如く保1IN7 (N i:めっき)で被われている
ので、該厚膜パターン6のエツチングは発生せず、Nt
criのみ工・7チングできた。そして抵抗体トリミン
グの後、ICワイヤポンディングを行なうパッド部のみ
露出するようにめっきレジストを被着して部分Auめっ
き14を3μm施し、該めっきレジスト除去後ICグイ
ポンディング、ワイヤポンディングを行ない第1図に示
す厚膜3層、薄膜1層でしかもCR同一基板の多層ハイ
ブリッドIC基板を製作した。最後にIC等には保護樹
脂を施した。尚、薄膜パターン11としては従来と同様
のNiCr−Au−Crを使用しても何ら差し支えない
。
膜10bが形成される。しかる後、導体パターン11と
なるNiCr、Auの多層薄膜をNiCrを下層にして
基板全面に被着形成し、フォトリングラフイーの技術に
より該多層薄膜をパターニングし該導体パターン11を
得た。このパターニング工程はまずAu層をエツチング
除去した後N1crlWを硝酸第2セリウム・アンモニ
ウム系のエツチング液で除去したが、本基板では厚膜パ
ターン6 (Cu)の接続部分くスルーホール)が上記
の如く保1IN7 (N i:めっき)で被われている
ので、該厚膜パターン6のエツチングは発生せず、Nt
criのみ工・7チングできた。そして抵抗体トリミン
グの後、ICワイヤポンディングを行なうパッド部のみ
露出するようにめっきレジストを被着して部分Auめっ
き14を3μm施し、該めっきレジスト除去後ICグイ
ポンディング、ワイヤポンディングを行ない第1図に示
す厚膜3層、薄膜1層でしかもCR同一基板の多層ハイ
ブリッドIC基板を製作した。最後にIC等には保護樹
脂を施した。尚、薄膜パターン11としては従来と同様
のNiCr−Au−Crを使用しても何ら差し支えない
。
第2図と第3図は本発明に係るサーマルヘッドを第2実
施例として説明するための図である。
施例として説明するための図である。
第2図は第2実施例のサーマルヘッドの部分平面図(実
際は矢印P方向に延びて長方形になっている。)第3図
は第2図のA−B−C−D線断面図(横断面図)である
。
際は矢印P方向に延びて長方形になっている。)第3図
は第2図のA−B−C−D線断面図(横断面図)である
。
これらの図において、符号15は多層配線部分。
16は発熱部分、17はアルミナ基板、18は高融点ガ
ラス層、19はCu厚膜パターンからなる第1導体層、
20は第1絶縁体層、21は発熱用抵抗体層、22はN
iCrを含む薄膜パターンからなる第2導体層、23は
ドライバIC(能動素子)、24は発熱点(発熱素子)
、25はNiめっき層、26は保護層、27はポンディ
ングワイヤ、28は導電性グイポンディング樹脂をそれ
ぞれ示す。本実施例は大別して、ドライバIC21を搭
載する多層配線部分15と、発熱点24が形成される発
熱部分16とから成る。アルミナ基板17は約97%の
アルミナ板材から長方形(矢印P方向が長手方向)に形
成され、発熱用抵抗体21と対応する該アルミナ基板1
7上には高耐熱性を有する高融点ガラス層16が予め部
分的に形成される。
ラス層、19はCu厚膜パターンからなる第1導体層、
20は第1絶縁体層、21は発熱用抵抗体層、22はN
iCrを含む薄膜パターンからなる第2導体層、23は
ドライバIC(能動素子)、24は発熱点(発熱素子)
、25はNiめっき層、26は保護層、27はポンディ
ングワイヤ、28は導電性グイポンディング樹脂をそれ
ぞれ示す。本実施例は大別して、ドライバIC21を搭
載する多層配線部分15と、発熱点24が形成される発
熱部分16とから成る。アルミナ基板17は約97%の
アルミナ板材から長方形(矢印P方向が長手方向)に形
成され、発熱用抵抗体21と対応する該アルミナ基板1
7上には高耐熱性を有する高融点ガラス層16が予め部
分的に形成される。
第1導体層19はN2 (窒素)雰囲気中で焼成可能な
Cu(銅)ペーストを用いてスクリーン印刷し、次いで
予備乾燥後、コンベア形窒素炉で焼成した厚膜のCuで
形成され、この第1導体には、大電流が流れるため導体
抵抗を低(する必要かある電源供給線、ヘッド共通電極
、ブランド線(アース線)及び入力線のマトリックス配
線共通電極等が印刷時にパターニングされる。このよう
に第1導体層19を厚膜のCuで形成することにより、
従来の薄膜導体と比べて略1桁以上の面積抵抗を低減化
することができると共に製造工程が簡単であるため製造
コストの低減化を図ることができる。
Cu(銅)ペーストを用いてスクリーン印刷し、次いで
予備乾燥後、コンベア形窒素炉で焼成した厚膜のCuで
形成され、この第1導体には、大電流が流れるため導体
抵抗を低(する必要かある電源供給線、ヘッド共通電極
、ブランド線(アース線)及び入力線のマトリックス配
線共通電極等が印刷時にパターニングされる。このよう
に第1導体層19を厚膜のCuで形成することにより、
従来の薄膜導体と比べて略1桁以上の面積抵抗を低減化
することができると共に製造工程が簡単であるため製造
コストの低減化を図ることができる。
次に第1絶縁体屓20は、N2雰囲気中で焼成可能なバ
インダーを用いたガラスペーストを用いてバイアホール
(スルーホール)を有するガラス厚膜として前記第1導
体層19上に固着形成される。この第1絶縁体層20は
、上下の導体層(1ご 9.21)を接続するためのスルーホールを精度良く形
成する必要があるため、本実施例では次のような工夫が
なされている。この第1絶縁Jit20は最低2層以上
のガラス層から構成させる。例えは第1のガラスN 2
0 aとして600℃〜900℃焼成可能なフィラー入
り結晶質ガラスペーストを325メソシユのスクリーン
を用いて2回印刷焼成を行い形成し、次いで600°C
〜900℃焼成可能な非晶質ガラスペーストを325メ
ソシユのスクリーンを用いて1回印刷焼成して最少穴径
250μmのスルーホールを有し、且″つ表面平滑性の
優れた第2のガラス層20bを形成し、これら両ガラス
FA 20 aと20bを積層状に一体化する。上記の
ような構成にすることにより良好な絶縁性を得ることが
でき、さらにピンホールの発生を皆無に等しく抑えるこ
とができ、歩留りを向上せしめることができる。また平
滑性の優れた厚膜表面はこの上に設けられる薄膜微細パ
ターンの形成を容易化せしめると共に薄膜の導体抵抗を
低減できるなどその品質を向上させる効果がある。尚こ
の第1絶縁層20は上記と異なる方法で構成することも
できる。すなわち、第1のガラス層20aとして軟化点
が高温の非晶質ガラスで形成し、第2のガラス層20b
として軟化点が前記第1のガラス層20aよりも低温の
非晶質ガラスで形成しても前述のガラス厚膜20と同様
な効果が得られる。
インダーを用いたガラスペーストを用いてバイアホール
(スルーホール)を有するガラス厚膜として前記第1導
体層19上に固着形成される。この第1絶縁体層20は
、上下の導体層(1ご 9.21)を接続するためのスルーホールを精度良く形
成する必要があるため、本実施例では次のような工夫が
なされている。この第1絶縁Jit20は最低2層以上
のガラス層から構成させる。例えは第1のガラスN 2
0 aとして600℃〜900℃焼成可能なフィラー入
り結晶質ガラスペーストを325メソシユのスクリーン
を用いて2回印刷焼成を行い形成し、次いで600°C
〜900℃焼成可能な非晶質ガラスペーストを325メ
ソシユのスクリーンを用いて1回印刷焼成して最少穴径
250μmのスルーホールを有し、且″つ表面平滑性の
優れた第2のガラス層20bを形成し、これら両ガラス
FA 20 aと20bを積層状に一体化する。上記の
ような構成にすることにより良好な絶縁性を得ることが
でき、さらにピンホールの発生を皆無に等しく抑えるこ
とができ、歩留りを向上せしめることができる。また平
滑性の優れた厚膜表面はこの上に設けられる薄膜微細パ
ターンの形成を容易化せしめると共に薄膜の導体抵抗を
低減できるなどその品質を向上させる効果がある。尚こ
の第1絶縁層20は上記と異なる方法で構成することも
できる。すなわち、第1のガラス層20aとして軟化点
が高温の非晶質ガラスで形成し、第2のガラス層20b
として軟化点が前記第1のガラス層20aよりも低温の
非晶質ガラスで形成しても前述のガラス厚膜20と同様
な効果が得られる。
次に第1導体1ii19(Cu厚膜)の露出部即ちスル
ーホール部及び共通電極にNiめっき層25を保護層と
して3μmつけた。これはNiCr等のパターン形成を
する際のエツチング液(硝酸第2セリウム・アンモニウ
ム系)によるCu厚膜への侵食を防止するためである。
ーホール部及び共通電極にNiめっき層25を保護層と
して3μmつけた。これはNiCr等のパターン形成を
する際のエツチング液(硝酸第2セリウム・アンモニウ
ム系)によるCu厚膜への侵食を防止するためである。
その後、発熱用抵抗体[21は前記第1N絶20上にT
aNをマグネトロンスパッタ法によって厚さが約300
人に形成される。そして該発熱用抵抗体層21上に第2
導体層22を薄膜パターンとして形成するが、これはま
ず真空蒸着法によりまずNiCrを300人、次いでA
uを5000人、さらに抵抗体保護膜26との密着性を
向上させるため最上層にCrを300人とそれぞれの厚
さで基板全面に被着形成し、次にポジ形レジストを用い
てパターン焼付は後該NiCr−Au−Cr多層薄膜を
ウェットエツチングによってストライブ状にパターン形
成した。尚本実施例の場合前述のように第1導体層19
に電源供給源やグランド線等が設けられであるため該第
2導体[22には微細パターンのみを効率良く配置でき
るという設計的利点がある。
aNをマグネトロンスパッタ法によって厚さが約300
人に形成される。そして該発熱用抵抗体層21上に第2
導体層22を薄膜パターンとして形成するが、これはま
ず真空蒸着法によりまずNiCrを300人、次いでA
uを5000人、さらに抵抗体保護膜26との密着性を
向上させるため最上層にCrを300人とそれぞれの厚
さで基板全面に被着形成し、次にポジ形レジストを用い
てパターン焼付は後該NiCr−Au−Cr多層薄膜を
ウェットエツチングによってストライブ状にパターン形
成した。尚本実施例の場合前述のように第1導体層19
に電源供給源やグランド線等が設けられであるため該第
2導体[22には微細パターンのみを効率良く配置でき
るという設計的利点がある。
さらにCF4−〇−2系のガスを用いて反応性のプラズ
マエツチングによって前記NiCr−Au−Crのパタ
ーンニング導体間のTaN11が除去され、レジスート
ばくり後発熱点(発熱素子)24を形成するために、再
度レジストを全面に形成し抵抗体窓開は部(発熱点24
に相当する部分)のみを開口したレジストパターンを焼
付ける。引き続いて前記関口部のNiCr−Au−Cr
層(第2導体層)をエツチング除去して発熱点24(薄
膜抵抗体)が形成される。尚符号26はこの場合S i
0rz−Ta205系の抵抗体保護膜(耐摩耗N)を
示し、この保護膜26は例えばRFスパッタリングによ
って約4μmの厚さに形成される。
マエツチングによって前記NiCr−Au−Crのパタ
ーンニング導体間のTaN11が除去され、レジスート
ばくり後発熱点(発熱素子)24を形成するために、再
度レジストを全面に形成し抵抗体窓開は部(発熱点24
に相当する部分)のみを開口したレジストパターンを焼
付ける。引き続いて前記関口部のNiCr−Au−Cr
層(第2導体層)をエツチング除去して発熱点24(薄
膜抵抗体)が形成される。尚符号26はこの場合S i
0rz−Ta205系の抵抗体保護膜(耐摩耗N)を
示し、この保護膜26は例えばRFスパッタリングによ
って約4μmの厚さに形成される。
次にドライバIC21(能動素子)が第2導体層22上
に導体接着剤(導電性ダイポンディング樹脂)28を用
いてダイボンディングによって搭載固定される。但しこ
の場合、ワイヤポンディング性の向上のため、第2導体
層22上に予めAuめっきがポンデイングパソト部のC
rを工・ノチング除去後電解めっき法により施されてい
る。そしてポンディングワイヤ(例えばへUワイヤ)2
7を用いてAu対Auの熱圧着ワイヤボンディングを行
ってドライバIC21が電気的に接続される。
に導体接着剤(導電性ダイポンディング樹脂)28を用
いてダイボンディングによって搭載固定される。但しこ
の場合、ワイヤポンディング性の向上のため、第2導体
層22上に予めAuめっきがポンデイングパソト部のC
rを工・ノチング除去後電解めっき法により施されてい
る。そしてポンディングワイヤ(例えばへUワイヤ)2
7を用いてAu対Auの熱圧着ワイヤボンディングを行
ってドライバIC21が電気的に接続される。
このように本実施例によればドライバIC23等をポリ
イミド樹脂等の機械的、熱的に弱い有機物絶縁体上にワ
イヤボンディングしないように設計できるため信頼度の
高い多層構成を実現できる。
イミド樹脂等の機械的、熱的に弱い有機物絶縁体上にワ
イヤボンディングしないように設計できるため信頼度の
高い多層構成を実現できる。
以上によりドライバIC搭載形サーマルヘッドが実質的
に形成される。実際上はアルミヂ基板17が図示してい
ない直方体状のヒートシンクに固着′ 搭
載され、該ヒートシンクに外部端子(図示せず)が設け
られてドライバIC搭載形サーマルヘッドが形成される
。
に形成される。実際上はアルミヂ基板17が図示してい
ない直方体状のヒートシンクに固着′ 搭
載され、該ヒートシンクに外部端子(図示せず)が設け
られてドライバIC搭載形サーマルヘッドが形成される
。
上記二つの実施例ではエツチング液の浸食を防止するた
めの保護N25には、Niめっきを使用したがこの他N
i−Au、Cr、Au、Ptのめっきを使用してもほぼ
同等の効果が得られる。
めの保護N25には、Niめっきを使用したがこの他N
i−Au、Cr、Au、Ptのめっきを使用してもほぼ
同等の効果が得られる。
本発明によれば厚膜回路と薄膜回路を無理なく同一基板
上に形成でき、且つ下部厚膜の露出部にNiめっき等の
保護層を施すことにより下部層に上部薄膜より電気化学
的に卑な金属の組み合わせ、例えば下部層のCu厚膜と
上部薄膜めN1Cr−A u −、Crが使用できるた
め安価で実用的価値が大きな多層配線基板を提供するこ
とができる。
上に形成でき、且つ下部厚膜の露出部にNiめっき等の
保護層を施すことにより下部層に上部薄膜より電気化学
的に卑な金属の組み合わせ、例えば下部層のCu厚膜と
上部薄膜めN1Cr−A u −、Crが使用できるた
め安価で実用的価値が大きな多層配線基板を提供するこ
とができる。
第1図は本発明をハイブリッドICに用いた第1実施例
を説明するための断面図、第2図、第3図は本発明をサ
ーマルヘッドに用いた第2実施例を説明するための平面
図と側面図、第4図は従来の厚膜−薄膜の多層配線の要
部断面図である。 〔符号の説明〕 2.4,6..19 −−−一厚膜パターン。 3、 5. 8. 9. 20 −−−−一絶縁層。 7 、 25−−一保護層。
を説明するための断面図、第2図、第3図は本発明をサ
ーマルヘッドに用いた第2実施例を説明するための平面
図と側面図、第4図は従来の厚膜−薄膜の多層配線の要
部断面図である。 〔符号の説明〕 2.4,6..19 −−−一厚膜パターン。 3、 5. 8. 9. 20 −−−−一絶縁層。 7 、 25−−一保護層。
Claims (1)
- 【特許請求の範囲】 (1)下部導体配線を厚膜パターン、該厚膜パターンの
最上層のスルーホールを有する絶縁体上の上部導体配線
を薄膜パターンで形成してなる多層配線基板であって、
前記下部厚膜パターン上の少なくとも該厚膜パターンと
前記薄膜パターンの接続部に該薄膜パターンをパターン
エッチングする際、前記厚膜パターンがエッチング液に
よる侵食を防止するための保護層を設けることを特徴と
する多層配線基板。 (2)上記厚膜はCu厚膜からなり、薄膜導体には、N
iCr、Au、Cr、Ta、TaN、Cu、Al、Wの
単層もしくは多層薄膜を用い、Cu厚膜にはNi、Cr
、Au、Ptの単層もしくは多層めっきよりなる前記保
護層を設けることを特徴とする特許請求の範囲第1項記
載の多層配線基板。(3)前記多層配線基板によりサー
マルヘッドを構成することを特徴とする特許請求の範囲
第1項または第2項記載の多層配線基板。 (4)前記多層配線基板によりハイブリッドICを構成
することを特徴とする特許請求の範囲第1項または第1
項記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59171764A JPS6149493A (ja) | 1984-08-18 | 1984-08-18 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59171764A JPS6149493A (ja) | 1984-08-18 | 1984-08-18 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6149493A true JPS6149493A (ja) | 1986-03-11 |
JPH0216035B2 JPH0216035B2 (ja) | 1990-04-13 |
Family
ID=15929243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59171764A Granted JPS6149493A (ja) | 1984-08-18 | 1984-08-18 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6149493A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4968258A (ja) * | 1972-11-06 | 1974-07-02 | ||
JPS5830194A (ja) * | 1981-08-14 | 1983-02-22 | 日本碍子株式会社 | セラミック多層配線基板の製造法 |
-
1984
- 1984-08-18 JP JP59171764A patent/JPS6149493A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4968258A (ja) * | 1972-11-06 | 1974-07-02 | ||
JPS5830194A (ja) * | 1981-08-14 | 1983-02-22 | 日本碍子株式会社 | セラミック多層配線基板の製造法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0216035B2 (ja) | 1990-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2028043C (en) | Chip form of surface mounted electrical resistance and its manufacturing method | |
US4689638A (en) | Thermal recording head and process for manufacturing wiring substrate therefor | |
JPS6149493A (ja) | 多層配線基板 | |
JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
JP2634592B2 (ja) | 低抵抗付回路基板およびその製造法 | |
US3554876A (en) | Process for etching and electro plating a printed circuit | |
JPS6227675B2 (ja) | ||
JPH0245996A (ja) | 混成集積回路の製造方法 | |
JPS6148993A (ja) | 混成集積回路の製造方法 | |
JP2569716B2 (ja) | 多層厚膜ic基板の製造法 | |
JP2593646B2 (ja) | 電子部品 | |
JP2975491B2 (ja) | チップ抵抗器 | |
JP2000331590A (ja) | 回路保護素子及びその製造方法 | |
JPH0763109B2 (ja) | セラミック回路基板の製造方法 | |
JP2703757B2 (ja) | 電子部品 | |
JPS6394861A (ja) | サ−マルヘツド及びその製造方法 | |
JPS62281397A (ja) | ハイブリツドicの製造方法 | |
JPS6161988B2 (ja) | ||
JPH0584679B2 (ja) | ||
GB2238666A (en) | Hybrid circuit having thick film resistors. | |
JPS59148395A (ja) | セラミツク多層配線基板の製造法 | |
JPH08274472A (ja) | 配線基板 | |
JPH0832029A (ja) | 混成集積回路の製造方法 | |
JPS61147597A (ja) | セラミック回路基板の製造方法 |