JPH0216035B2 - - Google Patents

Info

Publication number
JPH0216035B2
JPH0216035B2 JP59171764A JP17176484A JPH0216035B2 JP H0216035 B2 JPH0216035 B2 JP H0216035B2 JP 59171764 A JP59171764 A JP 59171764A JP 17176484 A JP17176484 A JP 17176484A JP H0216035 B2 JPH0216035 B2 JP H0216035B2
Authority
JP
Japan
Prior art keywords
layer
thin film
thick film
film pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59171764A
Other languages
English (en)
Other versions
JPS6149493A (ja
Inventor
Toshio Matsuzaki
Haruo Tanmachi
Kyoshi Sato
Takeshi Sugii
Takumi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59171764A priority Critical patent/JPS6149493A/ja
Publication of JPS6149493A publication Critical patent/JPS6149493A/ja
Publication of JPH0216035B2 publication Critical patent/JPH0216035B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は厚膜、薄膜の導体パターンを混在させ
た多層配線基板に関するものである。
このような多層配線基板はサーマルヘツド、ハ
イブリツドIC等の回路基板に利用される。この
種基板は厚膜と薄膜との接続信頼性が高く且つ安
価なものが要望されている。
〔従来の技術〕
従来、導体からなる厚膜パターンと薄膜パター
ンとを混在させた多層配線基板としては、「特開
昭57−138961(昭和57年8月27日公開)」に示され
るように下層に薄膜、上層に厚膜という形成があ
る。しかしこの場合、上層厚膜パターンとなる厚
膜ペーストを焼成する際、その焼成温度が高温
(700℃以上)であるため下層の薄膜パターンが消
失する。従つて、薄膜−厚膜多層構成では200℃
程度で焼成可能な低温硬化型の厚膜ペーストを使
用しなければならなかつた。また上記構成とは異
なる下層に厚膜、上層に薄膜という厚膜−薄膜多
層構成では、下層の厚膜ペスートにはエツチング
液等に侵食されにくい高価な金ペーストを用いて
該金厚膜上にNiCr−AuやNiCr−Au−Cr等の導
体からなる多層薄膜パターンをスルーホールを介
し接続されるように形成していた。
尚、この際の薄膜パターンにおけるNiCr層は
Au層を付着させるために必要となる下地層で、
該NiCr層の代りにCr層を用いることも可能であ
る。
〔発明が解決しようとする問題点〕
薄膜−厚膜多層構成では上述の如く、厚膜パタ
ーンとして低温硬化型厚膜ペーストを使用するが
これによるパターンは通常の厚膜導体ペーストに
比べ遥かに導体抵抗が大きくなるので銅等のめつ
きを施す必要があり高価になる。またこの多層構
成では上層の厚膜パターンは有機物を主成分とす
るため強度が不十分でありワイヤ等のボンデイン
グ時に該ボンデイング圧力と熱に耐えることがで
きず溶解してしまう。
厚膜−薄膜多層構成では例えは第4図に示すよ
うに安価な銅(Cu)ペーストを用いてCu厚膜パ
ターン30をセラミツク基板36上に形成し、該
Cu厚膜パターン30上にガラス等の厚膜ペース
トよりなる層間絶縁層31のスルーホール37を
通じてNiCr32−Au33−Cr34の多層薄膜パターン
38との導体接続を行おうとする場合、該多層薄
膜は層間絶縁層31の全面に蒸着或はスパツタリ
ングした後所望のパターンとなるようにレジスト
パターン35を付着した後エツチングするが一般
的にNiCr32をエツチングする時は硝酸第2セリ
ウム・アンモニウム系のエツチング液(Ni−Cr
用またはCr用のエツチング液)を使用するため、
電気化学的にCuの方がNiCrより先にエツチング
され、Cu厚膜パターン30と薄膜パターン38
との電気接続が行えない。すなわち、上記多層薄
膜のエツチング時のエツチング液は必ずレジスト
35や該多層薄膜の粒子間或はピンホールを通じ
てしみ込むため、NiCrをエツチングしようとし
てもCuの方が先に溶解してしまう。
前記の問題に対してNiCr32だけをエツチング
するようなエツチング液を用いればいいのだが現
在のところこのようなエツチング液は提案されて
いない。そのため従来の厚膜−薄膜多層構成では
厚膜パターン30としては安価なCuは使用でき
ず、硝酸第2セリウム・アンモニウム系のエツチ
ング液にエツチングされない金を使うので高価な
ものになつていた。
〔問題点を解決するための手段〕
上記問題点は本願発明によれば、下部導体配線
をCu厚膜パターン、該厚膜パターンの最上層の
スルーホールを有する絶縁体上の上部導体配線を
NiCr,Au,Cr,Ta,TaN,Cu,Al,Wの単層
もしくは多層薄膜パターンで形成してなる多層配
線基板であつて、前記下部厚膜パターン上の少な
くとも該厚膜パターンと前記薄膜パターンの接続
部に該薄膜パターンをパターンエツチングする
際、前記厚膜パターンがエツチング液による浸食
を防止するためのNi,Cr,Au,Ptの単層もしく
は多層めつきよりなる保護層を設けることを特徴
とする多層配線基板により解決できる。
〔作用〕
多層配線で厚膜パターン上の該厚膜パターンと
薄膜パターンとの接続部に予めNi等のめつきを
施すことにより、厚膜パターンが上部薄膜のパタ
ーンエツチング時のエツチング液に侵食されるこ
とのないように保護される。
〔実施例〕
以下本発明の実施例を図面により詳細に説明す
る。
第1図は本発明に係る多層配線基板の第1実施
例としてのアルミナ基板を使用し能動素子と含む
ハイブリツドIC基板を示す断面図である。図に
おいて1はアルミナ等よりなる絶縁基板、2,
4,6は第1,第2,第3の厚膜導体ペーストか
らなる厚膜導体パターン、3,5は厚膜絶縁ペー
ストである非晶質ガラスよりなる絶縁層、10は
TaN薄膜(コンデンサ用10a、抵抗用10
b)、11は薄膜パターン、12はICチツプ、1
3はコンデンサ用陽極酸化膜、14は金めつき層
である。これはまず第1層の導体層として厚膜結
晶化ガラス入りCuペースト(焼成温度600〜900
℃)を用い、スクリーン印刷後高純度チツソ炉で
焼成して絶縁基板1上に第1厚膜パターン2を形
成してICへの給電及びアース電圧用パターンと
した。次にチツソ中焼成可能な多層用結晶質ガラ
スペーストを用い第1層間絶縁層3を形成した。
このとき上下導体層の接続のため300μmφ程度の
スルホールを設け、絶縁性確保のため325メツシ
ユのスクリーンマスクにて二回印刷焼成をくり返
した。そして信号配線となる第2と第3厚膜パタ
ーン4,6を第1厚膜パターン2と同様なCuペ
ーストを用いて印刷後高純度チツソ炉で焼成する
と共に、第2と第3の層間絶縁体層5,8を介在
させて焼成し積層構成とした。さらに、第3層間
絶縁体8上にはその上部に薄膜を形成するために
表面を平滑化する必要があり、非晶質ガラスの層
間絶縁層9を形成した。この時絶縁層9のスルー
ホールは絶縁層8のスルーホール径よりやや大き
めとして(△φ=100〜300μm)ガラスのだれに
よるスルーホールの埋まりを防いだ。
その後厚膜パターン2,4,6の露出している
部分、第1図においてはスルーホール部分にNi
めつきによる保護層7を施した。しかる後、該厚
膜層上に薄膜層を形成した。
第1図における薄膜層の構成は薄膜抵抗、薄膜
コンデンサを同時に形成したが、これはまず、
TaN薄膜10を絶縁層9上の全面および保護層
7上に3000Å形成した。次に該TaN薄膜10の
不必要部分を通常のフオトリングラフイーの技術
によりエツチング除去した。
続いて、コンデンサとなる部分に部分陽極酸化
膜13を形成した後、抵抗体膜となるTaN薄膜
10をコンデンサと同様に約800Å基板全面に形
成し、不必要部分(抵抗体以外の部分)をフオト
リングラフイーにより、エツチング除去する。こ
のようにコンデンサ用TaN膜10a、抵抗用
TaN膜10bが形成される。しかる後、導体パ
ターン11となるNiCr,Auの多層薄膜をNiCr
を下層にして基板全面に被着形成し、フオトリン
グラフイーの技術により該多層薄膜をパターニン
グし該導体パターン11を得た。このパターンニ
ング工程はまずAu層をエツチング除去した後
NiCr層を硝酸第2セリウム・アンモニウム系の
エツチング液で除去したが、本基板では厚膜パタ
ーン6(Cu)の接続部分(スルーホール)が上
記の如く保護層7(Niめつき)で被われている
ので、該厚膜パターン6のエツチングは発生せ
ず、NiCr層のみエツチングできた。そして抵抗
体トリミングの後、ICワイヤボンデイングを行
なうパツド部のみ露出するようにめつきレジスト
を被着して部分Auめつき14を3μm施し、該め
つきレジスト除去後ICダイボンデイング、ワイ
ヤボンデイングを行ない第1図に示す厚膜3層、
薄膜1層でしかもCR同一基板の多層ハイブリツ
ドIC基板を製作した。最後にIC等には保護樹脂
を施した。尚、薄膜パターン11としては従来と
同様のNiCr−Au−Crを使用しても何ら差し支え
ない。
第2図と第3図は本発明に係るサーマルヘツド
を第2実施例として説明するための図である。
第2図は第2実施例のサーマルヘツドの部分平
面図(実際は矢印P方向に延びて長方形になつて
いる。)第3図は第2図のA−B−C−D線断面
図(横断面図)である。
これらの図において、符号15は多層配線部
分、16は発熱部分、17はアルミナ基板、18
は高融点ガラス層、19はCu厚膜パターンから
なる第1導体層、20は第1絶縁体層、21は発
熱用抵抗体層、22はNiCrを含む薄膜パターン
からなる第2導体層、23はドライバIC(能動素
子)、24は発熱点(発熱素子)、25はNiめつ
き層、26は保護層、27はボンデイングワイ
ヤ、28は導電性ダイボンデイング樹脂をそれぞ
れ示す。本実施例は大別して、ドライバIC21
を搭載する多層配線部分15と、発熱点24が形
成される発熱部分16とから成る。アルミナ基板
17は約97%のアルミナ板材から長方形(矢印P
方向が長手方向)に形成され、発熱用抵抗体21
と対応する該アルミナ基板17上には高耐熱性を
有する高融点ガラス層16が予め部分的に形成さ
れる。
第1導体層19はN2(窒素)雰囲気中で焼成可
能なCu(銅)ペーストを用いてスクリーン印刷
し、次いで予備乾燥後、コンベア形窒素炉で焼成
した厚膜のCuで形成され、この第1導体には、
大電流が流れるため導体抵抗を低くする必要があ
る電源供給線、ヘツド共通電極、ブランド線(ア
ース線)及び入力線のマトリツクス配線共通電極
等が印刷時にパターニングされる。このように第
1導体層19を厚膜のCuで形成することにより、
従来の薄膜導体と比べて略1桁以上の面積抵抗を
低減化することがきると共に製造工程が簡単であ
るため製造コストの低減化を図ることができる。
次に第1絶縁体層20は、N2雰囲気中で焼成
可能なバインダーを用いたガラスペーストを用い
てバイアホール(スルーホール)を有するガラス
厚膜として前記第1導体層19上に固着形成され
る。この第1絶縁体層20は、上下の導体層1
9,21を接続するためのスルーホールを精度良
く形成する必要があるため、本実施例では次のよ
うな工夫がなされている。この第1絶縁層20は
最低2層以上のガラス層から構成させる。例えは
第1のガラス層20aとして600℃〜900℃焼成可
能なフイラー入り結晶質ガラスペーストを325メ
ツシユのスクリーンを用いて2回印刷焼成を行い
形成し、次いで600℃〜900℃焼成可能な非晶質ガ
ラスペーストを325メツシユのスクリーンを用い
て1回印刷焼成して最少穴径250μmのスルーホー
ルを有し、且つ表面平滑性の優れた第2のガラス
層20bを形成し、これら両ガラス層20aと2
0bを積層状に一体化する。上記のような構成に
することにより良好な絶縁性を得ることができ、
さらにピンホールの発生を皆無に等しく抑えるこ
とができ、歩留りを向上せしめることができる。
また平滑性の優れた厚膜表面はこの上に設けられ
る薄膜微細パターンの形成を容易化せしめると共
に薄膜の導体抵抗を低減できるなどその品質を向
上させる効果がある。尚この第1絶縁層20は上
記と異なる方法で構成することもできる。すなわ
ち、第1のガラス層20aとして軟化点が高温の
非晶質ガラスで形成し、第2のガラス層2bとし
て軟化点が前記第1のガラス層20aよりも低温
の非晶質ガラスで形成しても前述のガラス厚膜2
0と同様な効果が得られる。
次に第1導体層19(Cu厚膜)の露出部即ち
スルーホール部及び共通電極にNiめつき層25
を保護層として3μmつけた。これはNiCr等のパ
ターンを形成をする際のエツチング液(硝酸第2
セリウム・アンモニウム系)によるCu厚膜への
侵食を防止するためである。
その後、発熱用抵抗体層21は前記第1層絶2
0上にTaNをマグネトロンスパツタ法によつて
厚さが約300Åに形成される。そして該発熱用抵
抗体層21上に第2導体層22を薄膜パターンと
して形成するが、これはまず真空蒸着法によりま
ずNiCrを300Å、次いでAuを5000Å、さらに抵
抗体保護膜26との密着性を向上させるため最上
層にCrを300Åとそれぞれの厚さで基板全面に被
着形成し、次にポジ形レジストを用いてパターン
焼付け後該NiCr−Au−Cr多層薄膜をウエツトエ
ツチングによつてストライブ状にパターン形成し
た。尚本実施例の場合前述のように第1導体層1
9に電源供給源やグランド線等が設けられてある
ため該第2導体層22には微細パターンのみを効
率良く配置できるという設計的利点がある。
さらにCF4−O2系のガスを用いて反応性のプラ
ズマエツチングによつて前記NiCr−Au−Crのパ
ターンニング導体間のTaN層が除去され、レジ
ストはくり後発熱点(発熱素子)24を形成する
ために、再度レジストを全面に形成し抵抗体窓開
け部(発熱点24に相当する部分)のみを開口し
たレジストパターンを焼付ける。引き続いて前記
開口部のNiCr−Au−Cr層(第2導体層)をエツ
チング除去して発熱点24(薄膜抵抗体)が形成
される。尚符号26はこの場合SiO2−Ta2O5系の
抵抗体保護膜(耐摩耗層)を示し、この保護膜2
6は例えばRFスパツタリングによつて約4μmの
厚さに形成される。次にドライバIC21(能動
素子)が第2導体層22上に導体接着剤(導電性
ダイボンデイング樹脂)28を用いてダイボンデ
イングによつて搭載固定される。但しこの場合、
ワイヤボンデイング性の向上のため、第2導体層
22上に予めAuめつきがボンデイングパツト部
のCrをエツチング除去後電解めつき法により施
されている。そしてボンデイングワイヤ(例えば
Auワイヤ)27を用いてAu対Auの熱圧着ワイ
ヤボンデイングを行つてドライバIC21が電気
的に接続される。このように本実施例によればド
ライバIC23等をポリイミド樹脂等の機械的、
熱的に弱い有機物絶縁体上にワイヤボンデイング
しないように設計できるため信頼度の高い多層構
成を実現できる。以上によりドライバIC搭載形
サーマルヘツドが実質的に形成される。実際上は
アルミナ基板17が図示していない直方体状のヒ
ートシンクに固着搭載され、該ヒートシンクに外
部端子(図示せず)が設けられてドライバIC搭
載形サーマルヘツドが形成される。
上記二つの実施例ではエツチング液の浸食を防
止するための保護層25には、Niめつきを使用
したがこの他Ni−Au,Cr,Au,Ptのめつきを
使用してもほぼ同等の効果が得られる。
〔発明の効果〕
本発明によれば厚膜回路と薄膜回路を無理なく
同一基板上に形成でき、且つ下部厚膜の露出部に
Niめつき等の保護層を施すことにより下部層に
上部薄膜より電気化学的に卑な金属の組み合わ
せ、例えば下部層のCu厚膜と上部薄膜のNiCr−
Au−Crが使用できるため安価で実用的価値が大
きな多層配線基板を提供することができる。
【図面の簡単な説明】
第1図は本発明をハイブリツドICに用いた第
1実施例を説明するための断面図、第2図、第3
図は本発明をサーマルヘツドに用いた第2実施例
を説明するための平面図と側面図、第4図は従来
の厚膜−薄膜の多層配線の要部断面図である。 符号の説明、2,4,6,19……厚膜パター
ン、3,5,8,9,20……絶縁層、7,25
……保護層、11,22……薄膜パターン。

Claims (1)

  1. 【特許請求の範囲】 1 下部導体配線をCu厚膜パターン、該厚膜パ
    ターンの最上層のスルーホールを有する絶縁体上
    の上部導体配線をNiCr,Au,Cr,Ta,TaN,
    Cu,Al,Wの単層もしくは多層薄膜パターンで
    形成してなる多層配線基板であつて、 前記下部厚膜パターン上の少なくとも該厚膜パ
    ターンと前記薄膜パターンの接続部に該薄膜パタ
    ーンをパターンエツチングする際、前記厚膜パタ
    ーンがエツチング液による浸食を防止するための
    Ni,Cr,Au,Ptの単層もしくは多層めつきより
    なる保護層を設けることを特徴とする多層配線基
    板。
JP59171764A 1984-08-18 1984-08-18 多層配線基板 Granted JPS6149493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171764A JPS6149493A (ja) 1984-08-18 1984-08-18 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171764A JPS6149493A (ja) 1984-08-18 1984-08-18 多層配線基板

Publications (2)

Publication Number Publication Date
JPS6149493A JPS6149493A (ja) 1986-03-11
JPH0216035B2 true JPH0216035B2 (ja) 1990-04-13

Family

ID=15929243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171764A Granted JPS6149493A (ja) 1984-08-18 1984-08-18 多層配線基板

Country Status (1)

Country Link
JP (1) JPS6149493A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4968258A (ja) * 1972-11-06 1974-07-02
JPS5830194A (ja) * 1981-08-14 1983-02-22 日本碍子株式会社 セラミック多層配線基板の製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4968258A (ja) * 1972-11-06 1974-07-02
JPS5830194A (ja) * 1981-08-14 1983-02-22 日本碍子株式会社 セラミック多層配線基板の製造法

Also Published As

Publication number Publication date
JPS6149493A (ja) 1986-03-11

Similar Documents

Publication Publication Date Title
US4862197A (en) Process for manufacturing thermal ink jet printhead and integrated circuit (IC) structures produced thereby
JP6364383B2 (ja) 配線基板、およびサーマルヘッド
US4689638A (en) Thermal recording head and process for manufacturing wiring substrate therefor
WO2017002565A1 (ja) 配線基板、サーマルヘッドおよび配線基板の製造方法
JPH0216035B2 (ja)
JP3945838B2 (ja) チャージ板の製造方法
JP2002185108A (ja) 配線基板
US4990935A (en) Thermal head
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JP3042682B2 (ja) サーマルヘッド及びサーマルヘッドの製造方法
US3554876A (en) Process for etching and electro plating a printed circuit
JP3172623B2 (ja) サーマルヘッド
JPH0732630A (ja) サーマルヘッドおよびその製造方法
JP3824246B2 (ja) サーマルヘッドの製造方法
JP2022100748A (ja) サーマルプリントヘッドとその製造方法
JP3180980B2 (ja) サーマルヘッドの製造方法
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
JPS6161988B2 (ja)
JPH0238061A (ja) サーマルプリントヘッド基板
JP2593646B2 (ja) 電子部品
JP2000331590A (ja) 回路保護素子及びその製造方法
JPS6347164A (ja) サ−マルプリントヘツド基板とその製造方法
JPS60199673A (ja) 熱記録ヘツド
GB2238666A (en) Hybrid circuit having thick film resistors.
JPH0832029A (ja) 混成集積回路の製造方法