JPS6148947A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6148947A JPS6148947A JP17110684A JP17110684A JPS6148947A JP S6148947 A JPS6148947 A JP S6148947A JP 17110684 A JP17110684 A JP 17110684A JP 17110684 A JP17110684 A JP 17110684A JP S6148947 A JPS6148947 A JP S6148947A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- gel
- outer container
- filled
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は外装容器内に配置された半導体素子をその周
囲をゲル状絶縁物で包んだ後にその上に硬化性封止樹脂
を注入して封止した形の半導体装での改良に関するもの
である。以下、この種の半導体装置の一例としてトラン
ジスタモジュールの構造を、１素子を１外装容器内に組
込んだ場合を例に挙げて説明する。
囲をゲル状絶縁物で包んだ後にその上に硬化性封止樹脂
を注入して封止した形の半導体装での改良に関するもの
である。以下、この種の半導体装置の一例としてトラン
ジスタモジュールの構造を、１素子を１外装容器内に組
込んだ場合を例に挙げて説明する。
第１図は従来装置の構造を示す断面図で、放熱板（１）
の上面に絶縁基板（２）を固着し、この絶縁基板（２）
上にはコレクタ電極（３）、エミッタｔ 甑（４）およ
びベース電ｔｉｔ！ （５）が接着されている。これら
の電極は折り曲げられて、それぞれコレクタ外部端子（
３ａ）。
の上面に絶縁基板（２）を固着し、この絶縁基板（２）
上にはコレクタ電極（３）、エミッタｔ 甑（４）およ
びベース電ｔｉｔ！ （５）が接着されている。これら
の電極は折り曲げられて、それぞれコレクタ外部端子（
３ａ）。
エミッタ外部端子（４ａ）およびペース外部端子（５ａ
）が上方に引き出されている。そして、コレクタ電極（
３）の上にトランジスタチップ（６）が接着されておシ
、このチップ（６）の上面のエミッタおよびベース電極
パッドとこれらに対応するエミッタ電極（４）およびベ
ース′ｆＥ、ｌｆｆ１ （５）とがそれぞれアルミニウ
ム（Ａｌ）線（７）でワイヤボンドされている５合成樹
脂成形品などの絶縁材からなる外装容器（８）は上記組
立体を囲むように、放熱板（１）上にその周縁に沿って
接着されており、上部開口から外部端子（４ａ）、（４
ｂ）、（４Ｃ）が引出されている。そして、外装容器（
８）内には中間高さまでシリコーン系などのゲル状樹脂
（９）が注入され、トランジスタチップ（６）およびボ
ンディング用１’線（７）を包んで、これらを保護し、
その上に充てんして硬化されたエポキシ系などの硬化性
封止樹脂αＯによって内部を封止するとともに。
）が上方に引き出されている。そして、コレクタ電極（
３）の上にトランジスタチップ（６）が接着されておシ
、このチップ（６）の上面のエミッタおよびベース電極
パッドとこれらに対応するエミッタ電極（４）およびベ
ース′ｆＥ、ｌｆｆ１ （５）とがそれぞれアルミニウ
ム（Ａｌ）線（７）でワイヤボンドされている５合成樹
脂成形品などの絶縁材からなる外装容器（８）は上記組
立体を囲むように、放熱板（１）上にその周縁に沿って
接着されており、上部開口から外部端子（４ａ）、（４
ｂ）、（４Ｃ）が引出されている。そして、外装容器（
８）内には中間高さまでシリコーン系などのゲル状樹脂
（９）が注入され、トランジスタチップ（６）およびボ
ンディング用１’線（７）を包んで、これらを保護し、
その上に充てんして硬化されたエポキシ系などの硬化性
封止樹脂αＯによって内部を封止するとともに。
外部端子（３ａ）、（４ａ）、（５ａ）を機械的に保持
している。
している。
ところで、上述の従来装置では、外装容ｕ（８）内の充
てん封止樹脂がゲル状樹脂（９）と硬化性封止樹脂αＯ
とのｚＦ７Ｉ構造となっているので、装置の温度が上昇
すると下層のゲル状樹脂（９）が膨張し、図に矢印Ｐで
示すように硬化封止樹脂００を押し上げる力が働く、特
に、ゲル状樹脂（９）の線膨張係数が４〜７’Ｘ １０
−’／°Ｃで、硬化した封止樹脂αＱの線膨張係数２〜
８×１０−５／°Ｃに比して大きいので、かな９大きな
力が作用することになる。これによって硬化封止樹脂α
Ｏで固定されている外部端子（３ａ）。
てん封止樹脂がゲル状樹脂（９）と硬化性封止樹脂αＯ
とのｚＦ７Ｉ構造となっているので、装置の温度が上昇
すると下層のゲル状樹脂（９）が膨張し、図に矢印Ｐで
示すように硬化封止樹脂００を押し上げる力が働く、特
に、ゲル状樹脂（９）の線膨張係数が４〜７’Ｘ １０
−’／°Ｃで、硬化した封止樹脂αＱの線膨張係数２〜
８×１０−５／°Ｃに比して大きいので、かな９大きな
力が作用することになる。これによって硬化封止樹脂α
Ｏで固定されている外部端子（３ａ）。
（４ａ）、（５ａ）はこの引き上げ力を直接受ける。従
って、断続通電をするような使用条件の下では外部端子
（３ａ）、（４ａ）、（５ａ）が引出されている各電画
（３）。
って、断続通電をするような使用条件の下では外部端子
（３ａ）、（４ａ）、（５ａ）が引出されている各電画
（３）。
（４） 、 （５）と絶縁基板（２）との間の接着層α
υ、及び絶縁基板（２）と放熱板（１）との間の接着／
１５（６）に引張力が反復印加されることによる繰返し
疲労を起こし、やがて剥離状態を生じ、トランジスタチ
ップ（６）で定住する熱の伝導効率が低下してくる。そ
して、許容上限温度以上の温度上昇となシトランジスタ
チップ（６）の破壊、ＡＩ！４％（７）の断線などの事
故を生じるに到る。このように従来の装置では信頼性の
上で問題があった。
υ、及び絶縁基板（２）と放熱板（１）との間の接着／
１５（６）に引張力が反復印加されることによる繰返し
疲労を起こし、やがて剥離状態を生じ、トランジスタチ
ップ（６）で定住する熱の伝導効率が低下してくる。そ
して、許容上限温度以上の温度上昇となシトランジスタ
チップ（６）の破壊、ＡＩ！４％（７）の断線などの事
故を生じるに到る。このように従来の装置では信頼性の
上で問題があった。
この発明は以上のような点に鑑みてなされたもので、外
装容器内の上部の一部に硬化封止樹脂で埋められず、ゲ
ル状樹脂に下方で通じ、そのゲル状樹脂の熱膨張分を逃
がすことのできる逃がし室を設けることによって、上層
の硬化封止樹脂へ押し上げ力が作用しないようにして信
頼性の高い半導体装置を提供するものである。
装容器内の上部の一部に硬化封止樹脂で埋められず、ゲ
ル状樹脂に下方で通じ、そのゲル状樹脂の熱膨張分を逃
がすことのできる逃がし室を設けることによって、上層
の硬化封止樹脂へ押し上げ力が作用しないようにして信
頼性の高い半導体装置を提供するものである。
第２図はこの発明の一実施例の構造を示す断面図で、第
１図の従来例と同一符号は同等部分を示し、その説明は
重複を避ける。（至）はこの実施例に用いる外装容器で
、従来装置における外装容器（８）と同様１合５２樹脂
成形品などの絶縁材からなり、その下端は放熱基板（１
）上に周縁に沿って接着され。
１図の従来例と同一符号は同等部分を示し、その説明は
重複を避ける。（至）はこの実施例に用いる外装容器で
、従来装置における外装容器（８）と同様１合５２樹脂
成形品などの絶縁材からなり、その下端は放熱基板（１
）上に周縁に沿って接着され。
上部に開口を有するとともに、その内部の一部を仕切る
仕切り壁（１３ａ）が上記開口端近傍から、下端が接着
される放熱板（１）の上面から距離乙の位置まで垂下し
ている。
仕切り壁（１３ａ）が上記開口端近傍から、下端が接着
される放熱板（１）の上面から距離乙の位置まで垂下し
ている。
このような構造の外装容器（至）衾用い、ゲル状樹脂（
９）を放熱板（１）の上面からの深さｎ以上に注入する
と、上述の仕切り壁（１３ａ）で囲まれた密閉空間α→
ができ、外装容器α埠の上部開口から硬化性封止樹脂α
Ｏを充てんしても上記密閉空間α→には硬化性封止樹脂
αＯば・充てんされない。
９）を放熱板（１）の上面からの深さｎ以上に注入する
と、上述の仕切り壁（１３ａ）で囲まれた密閉空間α→
ができ、外装容器α埠の上部開口から硬化性封止樹脂α
Ｏを充てんしても上記密閉空間α→には硬化性封止樹脂
αＯば・充てんされない。
したがって、この実施例では外装容器α］内に注入され
た下層のゲル状樹脂（９）が温度上昇によって熱膨張し
ても、その体積膨張分は上記密閉空間α→内に下方から
入って収容され、上層の硬化封止樹脂αＯに作用する押
し上げ力は甑めてわずかとなる。
た下層のゲル状樹脂（９）が温度上昇によって熱膨張し
ても、その体積膨張分は上記密閉空間α→内に下方から
入って収容され、上層の硬化封止樹脂αＯに作用する押
し上げ力は甑めてわずかとなる。
すなわち、密閉空間α→は膨張分の逃がし室として働く
。このようにして、電！ （３） 、 ＜４） 、 （
５）と絶縁基板（２）との間の接着層αη、及び絶縁基
板（２）と放熱板（１）との間の接着層＠に生じる引張
シ芯力も大幅に減少させることができ、疲労剥離の定住
は防止される。
。このようにして、電！ （３） 、 ＜４） 、 （
５）と絶縁基板（２）との間の接着層αη、及び絶縁基
板（２）と放熱板（１）との間の接着層＠に生じる引張
シ芯力も大幅に減少させることができ、疲労剥離の定住
は防止される。
なお、上記実施例ではトランジスタチップ１素子のみを
封止したトランジスタモジュールの場合について示した
が、外装容器内に収容し、ゲル状樹脂で包み、更にその
上を硬化封止樹脂で封止する二層封止構造であれば如何
なる半導体素子の封止にもこの発明は適用できる。
封止したトランジスタモジュールの場合について示した
が、外装容器内に収容し、ゲル状樹脂で包み、更にその
上を硬化封止樹脂で封止する二層封止構造であれば如何
なる半導体素子の封止にもこの発明は適用できる。
以上説明したように、この発明に係る半導体装置では、
外装容器内にゲル状の樹脂を下層に注入しその上に硬化
性樹脂を充てんして硬化射出したものにおいて、上記外
装容器内に下方がゲル状樹脂に連通し硬化樹脂の充てん
されない密閉空間（逃がし室）を設けたので、温度上昇
によって膨張化樹脂に加わる力は僅少となり、熱膨張に
よる破損の発生を防止でき、高信頼性が達成される。
外装容器内にゲル状の樹脂を下層に注入しその上に硬化
性樹脂を充てんして硬化射出したものにおいて、上記外
装容器内に下方がゲル状樹脂に連通し硬化樹脂の充てん
されない密閉空間（逃がし室）を設けたので、温度上昇
によって膨張化樹脂に加わる力は僅少となり、熱膨張に
よる破損の発生を防止でき、高信頼性が達成される。
第１図は従来の半導体装置の構造を示す断面図。
第２図はこの発明の一実施例の構造を示す断面図である
。 図において、（１）は放熱板、（２）は絶縁基板、 （
３ａ）。 （４ａ）、（５ａ）は外部端子、（６）は半導体（トラ
ンジスタ）チップ、（８）は外装容器、（９）はゲル状
樹脂、αＯは硬化性樹脂、α３は外装容器、 （１３
ａ）は仕切り壁。 α荀は密閉空間である。 なお１図中同一符号は同一または相当品分を示す。
。 図において、（１）は放熱板、（２）は絶縁基板、 （
３ａ）。 （４ａ）、（５ａ）は外部端子、（６）は半導体（トラ
ンジスタ）チップ、（８）は外装容器、（９）はゲル状
樹脂、αＯは硬化性樹脂、α３は外装容器、 （１３
ａ）は仕切り壁。 α荀は密閉空間である。 なお１図中同一符号は同一または相当品分を示す。
Claims (2)
- （１）外装容器の底板を構成する基板上に、上方へ外部
端子が引出された半導体チップが装着され、上記外装容
器内に上記半導体チップを覆う深さにゲル状樹脂が注入
され、かつ、上記ゲル状樹脂の上に硬化性樹脂を充てん
硬化させて、この硬化樹脂によつて上記外装容器を封止
するとともに上記外部端子を固定保持するように構成さ
れたものにおいて、上記外装容器内の上部の一部に、上
記ゲル状樹脂に連通し、上記硬化性樹脂の充てんされな
い密閉空間を設けたことを特徴とする半導体装置。 - （２）外装容器の内側にその上壁開口端近傍から垂下し
ゲル状樹脂に達し、かつ、上記外装容器の内部の一部を
仕切る仕切り壁を備えた特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17110684A JPS6148947A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17110684A JPS6148947A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148947A true JPS6148947A (ja) | 1986-03-10 |
Family
ID=15917081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17110684A Pending JPS6148947A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148947A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0251260A1 (de) * | 1986-07-01 | 1988-01-07 | BROWN, BOVERI & CIE Aktiengesellschaft | Leistungshalbleitermodul |
| JPH0233953A (ja) * | 1988-07-22 | 1990-02-05 | Mitsubishi Electric Corp | 半導体装置 |
| GB2452594A (en) * | 2007-08-20 | 2009-03-11 | Champion Aerospace Inc | High voltage semiconductor device package for an aircraft ignition circuit |
| DE102010016721B4 (de) * | 2009-05-01 | 2020-02-20 | Abl Ip Holding Llc | Elektronische Baueinheit |
-
1984
- 1984-08-16 JP JP17110684A patent/JPS6148947A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0251260A1 (de) * | 1986-07-01 | 1988-01-07 | BROWN, BOVERI & CIE Aktiengesellschaft | Leistungshalbleitermodul |
| JPH0233953A (ja) * | 1988-07-22 | 1990-02-05 | Mitsubishi Electric Corp | 半導体装置 |
| GB2452594A (en) * | 2007-08-20 | 2009-03-11 | Champion Aerospace Inc | High voltage semiconductor device package for an aircraft ignition circuit |
| US7880281B2 (en) | 2007-08-20 | 2011-02-01 | Champion Aerospace Llc | Switching assembly for an aircraft ignition system |
| GB2452594B (en) * | 2007-08-20 | 2012-04-25 | Champion Aerospace Inc | Switching assembly for an aircraft ignition system |
| DE102010016721B4 (de) * | 2009-05-01 | 2020-02-20 | Abl Ip Holding Llc | Elektronische Baueinheit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59198740A (ja) | 樹脂封止形半導体複合素子 | |
| KR19980058198A (ko) | 버텀리드 반도체 패키지 | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| US4012768A (en) | Semiconductor package | |
| EP0384482B1 (en) | Composite semiconductor device | |
| JPS6148947A (ja) | 半導体装置 | |
| JPS59117244A (ja) | 半導体装置 | |
| JPS62104145A (ja) | 半導体装置 | |
| JPH06188335A (ja) | 樹脂封止形半導体装置 | |
| JP3107385U (ja) | チップの封入構造 | |
| JPH0228261B2 (ja) | ||
| JPS6219063B2 (ja) | ||
| JPS6164144A (ja) | 半導体装置 | |
| JP2621722B2 (ja) | 半導体装置 | |
| JP2005135969A (ja) | 放熱板付きｂｇａ型半導体装置および製造方法 | |
| JPH0658939B2 (ja) | 半導体装置 | |
| JPH1050897A (ja) | 半導体装置 | |
| JPS5837694B2 (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP2526183B2 (ja) | 電力用半導体モジュ―ル | |
| JPH0870066A (ja) | 半導体装置 | |
| JPS62194653A (ja) | 半導体装置 | |
| JPS6226847A (ja) | 気密封止形半導体装置 | |
| JPH02298051A (ja) | 半導体装置 | |
| JP2630291B2 (ja) | 半導体装置 |