JP3107385U - チップの封入構造 - Google Patents

チップの封入構造 Download PDF

Info

Publication number
JP3107385U
JP3107385U JP2004005087U JP2004005087U JP3107385U JP 3107385 U JP3107385 U JP 3107385U JP 2004005087 U JP2004005087 U JP 2004005087U JP 2004005087 U JP2004005087 U JP 2004005087U JP 3107385 U JP3107385 U JP 3107385U
Authority
JP
Japan
Prior art keywords
chip
molding
pointer
lead frame
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004005087U
Other languages
English (en)
Inventor
世雄 連
Original Assignee
宏連国際科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏連国際科技股▲ふん▼有限公司 filed Critical 宏連国際科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3107385U publication Critical patent/JP3107385U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】封入後のICの構造体積を縮小し、チップの散熱及び伝送速度を向上させ、封入コストの低減をも達成するコンパクト化したチップの封入構造を提供する。
【解決手段】複数のブロック状ポインタ１１のリードフレーム１にチップ２を接着搭載し、リードフレームの各ブロック状ポインタとチップ間にそれぞれ導電性を有する金属リード３を設置して金属リード部位を選んで封入することにより、構造体積がコンパクトなモールディングを構成し、該モールディング４はボンディング部位において密封を構成し、ポインタ底面には外部と導電する導接面を残している。
【選択図】図２

Description

本考案は、コンパクト化したチップの封入構造に係り、特に封入後のICの構造体積を縮小し、チップの散熱及び伝送速度を向上させ、封入コストの低減をも達成するチップの封入構造に関する。
現在、ICは膨大なデータの処理或いは連続保存、さらには多機能が求められている。通常、コンピュータの使用においては、同時に多種のプログラムを起動することが多いため、ICの過熱現像が起き易い。よって、これにより、システムが不安定になるなどの欠点があり、最近開発されたDDRIIなどのチップにも作動時の過熱の問題が存在する。このように、ICの散熱速度の問題は、ハイエンドIC開発時に考慮すべき重点項目として常に意識されている。
さらに、現在の電子製品、IT関連製品は、コンパクトで多機能な設計が求められている。なぜなら、消費者のニーズはモバイル性能と多機能化にあり、このためには回路基板の使用空間を縮小するだけでなく、ICなど電子パーツの体積をコンパクトにする必要があるからである。
従来のIC封入構造は、図１４、図１５に示すように、複数の細長い薄片状のピン101を備えた外部と導電するリードフレーム10にチップ20を接続し、該チップ20の接点とリードフレーム10とはそれぞれピン101（ポインタ）間に金属リード30を溶接して接続している。これにより、前記チップ20は、リードフレーム10を通して外界（回路板など）と導電し、またチップ20及びリードフレーム10外部はプラスチック或いはセラミックなどの絶縁材料により封入し、密封状態のモールディング40を構成している。このように、従来のIC封入構造は、モールディング40を全面的に封入するため体積を増大させるだけでなく、低廉なモールディング材料を採用した場合は、チップ20の散熱速度に悪影響を与えている。反対に、高価なモールディング材料を採用すれば、全面封入によりコスト低減を図ることはできない。すなわち、従来の封入構造には、一長一短があった。
また、従来のリードフレーム10では、細長い形状の湾曲状ピン101をチップ20の外部と通電するためのパーツとするため、図１５に示すように、ピン101のシンクＡと回路板接点Ｂとが相互に隔てる距離が長ければ、直接その伝送速度に影響を及ぼし、ハイエンドICに求められる機能を実現することはできない。
従来のチップの封入構造には、以下の欠点があった。
それは、モールディングを全面的に封入するため、チップ全体の体積を増大させるだけでなく、低廉なモールディング材料を採用した場合は、チップの散熱速度に悪影響を与え、反対に高価なモールディング材料を採用すれば、全面封入によりコストが高騰する。
また、そのリードフレームでは、細長い形状の湾曲状ピンをチップの外部と通電するためのパーツとするため、ピンのシンクと回路板接点とが相互に隔てる距離が長ければ、直接その伝送速度に影響を及ぼし、ハイエンドICに求められる機能を実現することはできない。
本考案はこれらの事情に鑑みてなされたもので、封入後のICの体積を縮小してコンパクト化を図り、またチップの散熱及び伝送速度を向上させ、さらに封入コストの低減をも達成するチップの封入構造を提供することを目的とする。
前記課題を解決するため本考案によるチップの封入構造は、リードフレーム、チップ、金属リード、モールディングを含み、前記リードフレームは複数列のブロック状ポインタにより構成し、
前記チップは、前記リードフレームのポインタとそれぞれ前記金属リードにより接続され、
前記リードフレームのブロック状ポインタと前記チップに金属リードを接続する部位を選択して少なくとも一個のモールディングを設置し、該モールディングは金属リード及び接続部位に対して局部封入を構成し、
前記ポインタ下端面を残して少なくとも一個の外界と接続する導接面を備えることを特徴とする。
本考案のチップの封入構造によれば、絶縁材料による封入後のICの構造体積を縮小し、チップの散熱及び伝送速度を向上させ、封入コストの低減をも達成することができる。
以下、図面を参照して本考案の実施例を説明する。
図に示すように本考案の一実施例のチップの封入構造は、リードフレーム１、チップ２、金属リード３及び特殊設計のモールディング４により構成される。前記リードフレーム１は、複数列の金属材質のポインタ11により構成し、チップ２が外部と導電するためのパーツであり、配列状ポインタ11は前記チップ２の必要に応じて、二列或いは四列或いは他の配列数及び位置とすることができるが、それぞれポインタ11は矩形ブロック状で、チップ２を搭載する上置面111及びボンディング可能で外電部位となる下端面112を備えている。
前記チップ２は、シリコン、ガリウム砒素(GaAs)或いは他の半導体材料をダイジングし製成する半導体チップであり、必要に応じた各種機能を持つICとするものである。
前記金属リード３は、前記チップ２と前記リードフレーム１の各ポインタ11を接続し、これによりチップ２は外部と通電するようになっている。
これら構造において、図１に示すように、前記リードフレーム１の複数の矩形ブロック状ポインタ11の上置面111には、少なくとも一個のチップ２が搭載され、該チップ２を粘着物（両面テープなど）により前記リードフレーム１のブロック状ポインタ11に接着し、各ポインタ11下端面112とチップ２間は少なくとも一本の金属リード３により接続される（ボンディング作業）。こうして前記リードフレーム１ポインタ11は、チップ２の外部と導電するパーツとなる。
次に、前記チップ２は、前記金属リード３に接続して絶縁材料（熱固性プラスチック或いはセラミックなど）により封入され、封入構造形状がコンパクトで金属リード３及び両端の接続部を密封するモールディング４（モールディング４は矩形、円形或いはその他形状とすることができる）を形成する。一方、封入されないポインタ下端面112は、外界と接続する（外部と導電する）導接面Ｃを備えている。
前記リードフレーム１のポインタ11の構造形態及びモールディング４の封入構造設計の運用においては、各ポインタ11は構造が矩形ブロック状で金属リード３接続部及び外電部位（導接面Ｃ）の下端面112を備えるため、導接面Ｃの全ては外界のその他設備との連接に応用可能である。これにより、前記金属リード３の接続部Ｄと導接面Ｃとが相互に隔てる距離は縮小し、すなわち金属質ポインタ11の電気抵抗を低下させることができ、よって信号伝送速度を高速化することができる。
次に、前記ポインタ11がチップ２に接着する位置、及び金属リード３接続部に対して実施するモールディング４封入は、保護及び安定作用を既に達成しているため、チップ２はリードフレーム１を運用し対外的に通電するICを形成する。よって、モールディング４を設置する位置の局部封入構造は、IC体積（封入の厚さ及び幅など）の縮小効果を達成するため、モールディング材料使用コストを低減させることができ、さらに電子製品コンパクト化のニーズに合致する。
同時に、本実施例は、チップ２上端面に対しては封入を実施せず、しかもモールディング4はポインタ11側面間において封入を形成（モールディング充填）、或いは封入（モールディング未充填）を形成しないため、ポインタ11の多数面は外部に露出した状態を呈する。よって、従来のモールディング材料のように散熱を阻むなどの状況が生じないため、前記チップ２及びリードフレーム１は散熱速度の向上を図ることができる。さらに、広く使用されている散熱板などの散熱裝置で覆う場合には、チップ２が発生する熱は迅速に他の散熱設備或いは裝置を通じて排出される。すなわち、本実施例のポインタ11及びモールディング４の構造形態設計は、体積縮小、散熱及び伝送效率向上とコスト低減を同時に達成可能である。
上述のように、本実施例は、リードフレーム１とチップ２において金属リード３を設置する部位にモールディング４を実施する局部封入構造であるため、図３に示すようにICをさらに実用的とする封入構造を実施することができる。
この構造では、局部封入のモールディング４がリードフレーム１下方にやや突出し、モールディング４側面のポインタ11下端面112には別に凸ブロック状モールディング５を設置する。これにより、両モールディング４、５間には、間隙状の挟持部51及びポインタ11導接面Ｃを形成し、ハンダボール(Solder Ball)など電性接続物の嵌入部位とする。こうして、リードフレーム１を他の外部設備に組合せ後に電性接続を形成する。
次に図４に示すように、モールディング４側面部ポインタ11下端面112には、別に２個の凸ブロック状の間隔が対応するモールディング５’を設置することができる。前記モールディング５’間には、間隙状の挟持部51’及びポインタ11導接面Ｃを形成し、これをハンダボール(Solder Ball)など電性接続物の嵌入部位とする。
さらに図５に示すように、チップ２と各ポインタ11間に導電性質を備えた接続物６構造（金属溶液固化により製造、或いは導電プラスチックなど）を使用し、前記金属リード３連接構造の代替とすることができる。また、接続物６をチップ２及びポインタ11側面間において接続し、接続物６をリードフレーム１中央位置において収蔵し、リードフレーム１中央位置において局部性モールディング４により密封を実施する。しかも、モールディング４は、ポインタ11底面と平坦を成し、封入構造は一層コンパクトとなる。
また図６に示すように、ポインタ１１の下端面112に少なくとも一個の***部113を一体成型する構造とすることもできる。前記***部113の相互に隣り合った位置の下端面112は、金属リード３接続部とし、***部113下端は導接面Ｃのポインタ11構造とする。前記下端面112とチップ２間は、金属リード３により接続し、凹階段状下端面112位置に局部性モールディング４を実施する。しかも、モールディング４とポインタ11***部113の導接面Ｃは平坦を呈するため、前述の密封保護作用及び封入構造コンパクト化、伝送及び散熱速度増進などの效果を実現可能である。
本考案における前述のそれぞれの実施例に示す構造は、チップ２周囲にさらにモールディング７により包囲状の構造とすることもできる（図７参照）。これにより封入は一層安定し、散熱性良好などの效果を達成し、封入完成後のICはさらに実用的となる。
前記金属リード３に対して局部封入を構成するモールディング４構造の実施例としては、図８及び図９に示すように、二列ポインタ11を有するリードフレーム１とチップ２間の金属リード３部位に、それぞれ設置するポインタ11の局部及び金属リード３をまとめて封入するモールディング４とすることもできる。この時、チップ２片面には、２個のモールディング４を形成する。また、図１０に示すように、リードフレーム１の各ポインタ11とチップ２間の金属リード３部位において、ポインタ11の金属リード３部位のモールディング４によりそれぞれ封入を実施するようにしてもよい。これにより、チップ２片面には、数個の点状局部封入が形成された構造形態となる。
さらに、図１１に示すように、それぞれリードフレーム１の各列対称状の２ポインタ11端と金属リード３部位において、それぞれ対称状の２ポインタ11間のモールディング４封入を実施することができる。これにより、前記と同様の效果を得ることができる。
このように、本考案のチップ２片面に局部封入するモールディング４は、その実施数及び位置共に、実際の製造の必要に応じて制限なく簡単に変化させ実施することができる。
同様に、図１２に示すように、本考案は四列或いはその他配列数のポインタ11を有するリードフレーム１とチップ２間において、それぞれ前記各種の任意のモールディング４封入構造を必要に応じて改変し実施することができる。
本考案のモールディング４は、リードフレーム１下方において、やや突出する実施実施形態を電性板８などの他の設備に応用、組合わせる時（図１３参照）には、リードフレーム１下方のモールディング４は開槽81を設置する電性板８など他の設備に設置することができ、組立て完成後は、コンパクトでありながらボンディング部位を保護する作用を達成する。
本考案一実施例のモールディング局部封入の断面説明図である。 本考案一実施例のモールディング局部封入の底面から見た説明図である。 本考案一実施例のモールディングでハンダボール(Solder Ball)などの電性接続物を実施する説明図である。 ハンダボール(Solder Ball)などの電性接続物を備えた別の実施形態を示す説明図である。 本考案一実施例の金属溶液固化接続物による金属リードの代用並びに局部封入の例を示す説明図である。 本考案の他の実施例であるポインタ下端面に***部を備えた断面説明図である。 本考案のさらに他の実施例を示すチップ周囲に別のモールディングを施した断面説明図である。 本考案のさらに他の実施例を示す断面説明図である。 本考案の他の実施例を示す底面から見た説明図である。 本考案のさらに他の実施例を示す底面から見た説明図である。 本考案の他の実施例を示す底面から見た説明図である。 本考案の他の実施例を示す封入構造説明図である。 本考案一実施例のリードフレームと電性板との組立ての状態を示す説明図である。 従来例のチップとリードフレームの封入構造を示す底面から見た説明図である。 従来例のチップとリードフレームの封入構造を示す断面図である。
符号の説明
1 リードフレーム
11 ポインタ
111 上置面
112 下端面
113 ***部
Ｃ 導接面
Ｄ 接続部
２ チップ
３ 金属リード
４ モールディング
５、５’モールディング
51、51’挟持部
６ 接続物
７ モールディング
８ 電性板
81 開槽
代理人 弁理士 伊藤 進

Claims (3)

  1. リードフレーム、チップ、金属リード、モールディングを含み、前記リードフレームは複数列のブロック状ポインタにより構成し、
    前記チップは、前記リードフレームのポインタとそれぞれ前記金属リードにより接続され、
    前記リードフレームのブロック状ポインタと前記チップに金属リードを接続する部位を選択して少なくとも一個のモールディングを設置し、該モールディングは金属リード及び接続部位に対して局部封入を構成し、
    前記ポインタ下端面を残して少なくとも一個の外界と接続する導接面を備えることを特徴とするチップの封入構造。
  2. 前記リードフレームのブロック状ポインタは、矩形状に形成し、或いは下端面に***部を備え、該***部の底面により導接面を構成し、またポインタ下端の他部位において他のモールディングを含み、間隙状を形成し、ハンダボール及び電性接続物の嵌入部位とすることを特徴とする請求項１記載のチップの封入構造。
  3. 前記モールディングの厚みは、前記ポインタの導接面と平坦を呈する程度とし、前記金属リードは導電性を有する接続物構造を使用して前記チップと前記ポインタ間において代替とし、前記チップ周囲は別にモールディング構造形成したことを特徴とする請求項１記載のコンパクト化したチップの封入構造。
JP2004005087U 2004-02-13 2004-08-25 チップの封入構造 Expired - Fee Related JP3107385U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093202112U TWM253056U (en) 2004-02-13 2004-02-13 Compact chip packaging structure

Publications (1)

Publication Number Publication Date
JP3107385U true JP3107385U (ja) 2005-02-03

Family

ID=34571552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005087U Expired - Fee Related JP3107385U (ja) 2004-02-13 2004-08-25 チップの封入構造

Country Status (3)

Country Link
US (1) US20050179119A1 (ja)
JP (1) JP3107385U (ja)
TW (1) TWM253056U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564058U (ja) * 1992-02-01 1993-08-24 三菱自動車工業株式会社 トラック等の後輪操舵装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6621173B1 (en) * 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
KR100344927B1 (ko) * 1999-09-27 2002-07-19 삼성전자 주식회사 적층 패키지 및 그의 제조 방법
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6597059B1 (en) * 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564058U (ja) * 1992-02-01 1993-08-24 三菱自動車工業株式会社 トラック等の後輪操舵装置

Also Published As

Publication number Publication date
TWM253056U (en) 2004-12-11
US20050179119A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
US6605866B1 (en) Stackable semiconductor package and method for manufacturing same
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
KR100312236B1 (ko) 전자회로를패키징하는방법및그조립체
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
TW434759B (en) Thermally enhanced flip chip package and method of forming
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JPH09139461A (ja) 半導体パワーモジュール
JP4075204B2 (ja) 積層型半導体装置
US6064115A (en) Semiconductor device provided with a heat sink
KR102252362B1 (ko) 반도체 장치
CN108155172B (zh) 集成电路封装
US4012768A (en) Semiconductor package
JP3107385U (ja) チップの封入構造
KR100649869B1 (ko) 반도체 패키지
US6437984B1 (en) Thermally enhanced chip scale package
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
CN101131974B (zh) 封装结构及其散热片
KR100444168B1 (ko) 반도체패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR102418409B1 (ko) 방열 클립을 구비한 전력 반도체 장치
JP2814006B2 (ja) 電子部品搭載用基板
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
JP4241408B2 (ja) 半導体装置およびその製造方法
KR100381836B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees