JPS6141247Y2 - - Google Patents
Info
- Publication number
- JPS6141247Y2 JPS6141247Y2 JP16510779U JP16510779U JPS6141247Y2 JP S6141247 Y2 JPS6141247 Y2 JP S6141247Y2 JP 16510779 U JP16510779 U JP 16510779U JP 16510779 U JP16510779 U JP 16510779U JP S6141247 Y2 JPS6141247 Y2 JP S6141247Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- collector
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、半導体集積回路に関し、P形基板
(サブストレート)にNPNトランジスタが形成さ
れている集積回路において、寄生によつて生じる
PNPトランジスタが動作状態となつて、集積回路
に悪影響を及ぼすことを、安価な手段で防止でき
る集積回路を提供するものである。
(サブストレート)にNPNトランジスタが形成さ
れている集積回路において、寄生によつて生じる
PNPトランジスタが動作状態となつて、集積回路
に悪影響を及ぼすことを、安価な手段で防止でき
る集積回路を提供するものである。
一般に、P形基板にNPNトランジスタ等が形
成されている集積回路において、該NPNトラン
ジスタが飽和状態で動作すると、集積回路の構造
上、寄生によつて形成されたPNPトランジスタが
動作状態となり、P形基板に大電流が流れ込ん
で、集積回路に悪影響を及ぼすことが知られてい
る。
成されている集積回路において、該NPNトラン
ジスタが飽和状態で動作すると、集積回路の構造
上、寄生によつて形成されたPNPトランジスタが
動作状態となり、P形基板に大電流が流れ込ん
で、集積回路に悪影響を及ぼすことが知られてい
る。
第1図は、この種集積回路の断面図であり、P
形基板1中に、N形層2、P形層3、およびN形
層4の順に形成されている。N形層2はNPNト
ランジスタのコレクタを、P形層3はベースを、
N形層4はエミツタを構成しており、夫々コレク
タ電極5、ベース電極6、エミツタ電極7に接続
されている。従つて、N形層(コレクタ)2、P
形層(ベース)3およびN形層(エミツタ)4に
よつて、便宜上トランジスタ記号Q1で仮想的に
示した方向の極性を持つたトランジスタが形成さ
れる。なお、素子表面は、二酸化硅素(SiO2)被
膜8で保護されている。
形基板1中に、N形層2、P形層3、およびN形
層4の順に形成されている。N形層2はNPNト
ランジスタのコレクタを、P形層3はベースを、
N形層4はエミツタを構成しており、夫々コレク
タ電極5、ベース電極6、エミツタ電極7に接続
されている。従つて、N形層(コレクタ)2、P
形層(ベース)3およびN形層(エミツタ)4に
よつて、便宜上トランジスタ記号Q1で仮想的に
示した方向の極性を持つたトランジスタが形成さ
れる。なお、素子表面は、二酸化硅素(SiO2)被
膜8で保護されている。
ところがこの構成において、P形層3がエミツ
タとして、N形層2がベースとして、P形基板1
がコレクタとして夫々作用し、トランジスタ記号
Q2で仮想的に示す方向の極性を持つたPNPトラ
ンジスタができていることがわかる。以上の構成
を回路図に置き換えて示すと、第2図のようにな
る。なお、図中の符号は第1図の同一機能部と対
応させてある。第2図で動作を説明すると、まず
トランジスタQ1が通常の動作状態においては、
エミツタ4とベース3間の電圧VBEは、エミツタ
4とコレクタ2間の電圧VCEよりも低くなつてい
る。その結果、寄生トランジスタQ2のベース
2′とエミツタ3′間は逆バイアスされるので、寄
生トランジスタQ2は動作状態とならず、無視で
きる。ところが、トランジスタQ1が飽和状態に
なると、トランジスタQ1のコレクタ2の電圧
が、エミツタ4の電圧とほぼ等しくなるので、寄
生トランジスタQ2のベース2′とエミツタ3′間
には、順バイアスの電圧(VBE′)が印加される
ことになる。その結果、寄生トランジスタQ2が
動作状態となり、P形基板1に大電流が流れ込む
ことになる。すると、最低電位としてGND(接
地)等に使用されている基板1は、基板内で電位
差を生じることになり、一様な電位を保てないの
で、集積回路の正常な動作に支障を来たすことに
なる。
タとして、N形層2がベースとして、P形基板1
がコレクタとして夫々作用し、トランジスタ記号
Q2で仮想的に示す方向の極性を持つたPNPトラ
ンジスタができていることがわかる。以上の構成
を回路図に置き換えて示すと、第2図のようにな
る。なお、図中の符号は第1図の同一機能部と対
応させてある。第2図で動作を説明すると、まず
トランジスタQ1が通常の動作状態においては、
エミツタ4とベース3間の電圧VBEは、エミツタ
4とコレクタ2間の電圧VCEよりも低くなつてい
る。その結果、寄生トランジスタQ2のベース
2′とエミツタ3′間は逆バイアスされるので、寄
生トランジスタQ2は動作状態とならず、無視で
きる。ところが、トランジスタQ1が飽和状態に
なると、トランジスタQ1のコレクタ2の電圧
が、エミツタ4の電圧とほぼ等しくなるので、寄
生トランジスタQ2のベース2′とエミツタ3′間
には、順バイアスの電圧(VBE′)が印加される
ことになる。その結果、寄生トランジスタQ2が
動作状態となり、P形基板1に大電流が流れ込む
ことになる。すると、最低電位としてGND(接
地)等に使用されている基板1は、基板内で電位
差を生じることになり、一様な電位を保てないの
で、集積回路の正常な動作に支障を来たすことに
なる。
その防止策として、従来から、第3図のよう
に、NPNトランジスタQ1のベース3とコレクタ
2間にシヨツトキーバリアダイオード9を形成す
ることが提案されている。即ち、シヨツトキーバ
リアダイオード9の順方向の立ち上がり電圧が、
トランジスタQ1等の通常のシリコントランジス
タよりも小さい、という特性を有していることに
着目して、利用したものである。
に、NPNトランジスタQ1のベース3とコレクタ
2間にシヨツトキーバリアダイオード9を形成す
ることが提案されている。即ち、シヨツトキーバ
リアダイオード9の順方向の立ち上がり電圧が、
トランジスタQ1等の通常のシリコントランジス
タよりも小さい、という特性を有していることに
着目して、利用したものである。
いま、トランジスタQ1が飽和状態に近づく
と、該トランジスタQ1のコレクタ2の電圧VCE
がエミツタ4の電位に近づき、コレクタ2の電圧
がベース3の電圧VBEよりも低くなり始めると
(VCE<VBE)、シヨツトキーバリアダイオード9
と、寄生トランジスタQ2のエミツタ3′およびベ
ース2′間に順バイアスの電圧(VBE′)が印加さ
れていく。ところが、シヨツトキーバリアダイオ
ード9の順方向の立ち上がり電圧VDは寄生トラ
ンジスタQ2の順方向の立ち上がり電圧(BE′)よ
りも小さい(VD<VBE′)ので、寄生トランジス
タQ2が、導通状態となる前に、シヨツトキーバ
リアダイオード9が導通状態となる。そのため、
寄生によるトランジスタQ2が動作状態になるの
が防止され、基板1に電流が流れ込まなくなる。
このように、シヨツトキーバリアダイオードのも
つ順方向電圧の小さい特性を利用して、寄生によ
るPNPトランジスタの動作を阻止できるが、シヨ
ツトキーバリアダイオードのような、特殊な特性
を有する半導体を、集積回路のチツプに、他のト
ランジスタ等と一緒に形成すると、集積回路の製
造工程が増えたり、特殊な処理を施す必要があつ
たりするので、コストアツプとなる欠点がある。
と、該トランジスタQ1のコレクタ2の電圧VCE
がエミツタ4の電位に近づき、コレクタ2の電圧
がベース3の電圧VBEよりも低くなり始めると
(VCE<VBE)、シヨツトキーバリアダイオード9
と、寄生トランジスタQ2のエミツタ3′およびベ
ース2′間に順バイアスの電圧(VBE′)が印加さ
れていく。ところが、シヨツトキーバリアダイオ
ード9の順方向の立ち上がり電圧VDは寄生トラ
ンジスタQ2の順方向の立ち上がり電圧(BE′)よ
りも小さい(VD<VBE′)ので、寄生トランジス
タQ2が、導通状態となる前に、シヨツトキーバ
リアダイオード9が導通状態となる。そのため、
寄生によるトランジスタQ2が動作状態になるの
が防止され、基板1に電流が流れ込まなくなる。
このように、シヨツトキーバリアダイオードのも
つ順方向電圧の小さい特性を利用して、寄生によ
るPNPトランジスタの動作を阻止できるが、シヨ
ツトキーバリアダイオードのような、特殊な特性
を有する半導体を、集積回路のチツプに、他のト
ランジスタ等と一緒に形成すると、集積回路の製
造工程が増えたり、特殊な処理を施す必要があつ
たりするので、コストアツプとなる欠点がある。
そこで、本考案は、集積回路の製造工程におい
て、特別な工程や、特殊な処理を施す必要がな
く、普通のトランジスタないしダイオードや抵抗
を利用することによつて寄生トランジスタの動作
を防止できる安価な集積回路を実現するものであ
る。
て、特別な工程や、特殊な処理を施す必要がな
く、普通のトランジスタないしダイオードや抵抗
を利用することによつて寄生トランジスタの動作
を防止できる安価な集積回路を実現するものであ
る。
以下本考案による集積回路の詳細を図示実施例
に基づいて説明する。第4図は、本考案による集
積回路を回路図によつて例示したものである。
に基づいて説明する。第4図は、本考案による集
積回路を回路図によつて例示したものである。
図において、トランジスタQ1は、第1図と同
様にP形基板1上に形成された、目的とする
NPNトランジスタである。このトランジスタQ1
のベース電極6とベース3間に抵抗RBを、また
このトランジスタQ1のベース電極6とコレクタ
2間に、トランジスタQ1のPN接合と同じ特性を
有するダイオード10を夫々形成し、接続してあ
る。ダイオード10は、トランジスタQ1と同一
の順方向電圧の特性を有するものであり、抵抗R
Bとダイオード10は、特殊な処理や、特別な工
程を必要としないで、NPNトランジスタ等が形
成される過程で形成されるものである。また、ダ
イオード10は、従来から行われているようにト
ランジスタの2つの電極を利用することによつて
代用するものを含むものとする。Q2は、前記同
様寄生によつて形成されるPNPトランジスタであ
る。
様にP形基板1上に形成された、目的とする
NPNトランジスタである。このトランジスタQ1
のベース電極6とベース3間に抵抗RBを、また
このトランジスタQ1のベース電極6とコレクタ
2間に、トランジスタQ1のPN接合と同じ特性を
有するダイオード10を夫々形成し、接続してあ
る。ダイオード10は、トランジスタQ1と同一
の順方向電圧の特性を有するものであり、抵抗R
Bとダイオード10は、特殊な処理や、特別な工
程を必要としないで、NPNトランジスタ等が形
成される過程で形成されるものである。また、ダ
イオード10は、従来から行われているようにト
ランジスタの2つの電極を利用することによつて
代用するものを含むものとする。Q2は、前記同
様寄生によつて形成されるPNPトランジスタであ
る。
次に、本考案による集積回路の動作を説明す
る。トランジスタQ1が通常の動作状態にあると
きは、ベース3の電圧BEはコレクタ2とエミツタ
4間の電圧VCEよりも低くなつている(VBE<V
CE)ので、寄生トランジスタQ2のエミツタ3′と
ベース2′間は逆バイアスされ、寄生トランジス
タQ2は動作状態とならない。いま、トランジス
タQ1が飽和状態に近い状態で動作すると、ベー
ス電極6の電圧(VB′E=VBE+RB×iB)が上
昇して、トランジスタQ1のベース電流iBが著し
く増加するため、トランジスタQ1のコレクタ電
流も著しく増加する。そのため、トランジスタ
Q1のコレクタ2の電圧(VCE)が低下して、ト
ランジスタQ1のエミツタ4の電位にほぼ等しい
状態に近づく。従つて、寄生トランジスタQ2の
エミツタ3′とベース2′間に順方向の電圧(VBE
′)が印加され始める。ところが、トランジスタ
Q1のベース電極6とコレクタ2間に挿入されて
いるダイオード10にも順方向の電圧(VB′E)
が印加されている。そのため、寄生トランジスタ
Q2のエミツタ3′とベース2′間に順方向の電圧
(VBE′)が印加され始めても、ダイオード10
に、ベース電極6の電圧VB′E(VB′E=VBE+R
B×iB>VBE)が印加されているので、VBE′の
電圧によつて、寄生トランジスタQ2が動作状態
になる前に、ダイオード10が導通される。従つ
て、寄生トランジスタQ2が動作状態になるのを
未然に阻止できる。
る。トランジスタQ1が通常の動作状態にあると
きは、ベース3の電圧BEはコレクタ2とエミツタ
4間の電圧VCEよりも低くなつている(VBE<V
CE)ので、寄生トランジスタQ2のエミツタ3′と
ベース2′間は逆バイアスされ、寄生トランジス
タQ2は動作状態とならない。いま、トランジス
タQ1が飽和状態に近い状態で動作すると、ベー
ス電極6の電圧(VB′E=VBE+RB×iB)が上
昇して、トランジスタQ1のベース電流iBが著し
く増加するため、トランジスタQ1のコレクタ電
流も著しく増加する。そのため、トランジスタ
Q1のコレクタ2の電圧(VCE)が低下して、ト
ランジスタQ1のエミツタ4の電位にほぼ等しい
状態に近づく。従つて、寄生トランジスタQ2の
エミツタ3′とベース2′間に順方向の電圧(VBE
′)が印加され始める。ところが、トランジスタ
Q1のベース電極6とコレクタ2間に挿入されて
いるダイオード10にも順方向の電圧(VB′E)
が印加されている。そのため、寄生トランジスタ
Q2のエミツタ3′とベース2′間に順方向の電圧
(VBE′)が印加され始めても、ダイオード10
に、ベース電極6の電圧VB′E(VB′E=VBE+R
B×iB>VBE)が印加されているので、VBE′の
電圧によつて、寄生トランジスタQ2が動作状態
になる前に、ダイオード10が導通される。従つ
て、寄生トランジスタQ2が動作状態になるのを
未然に阻止できる。
以上のように、本考案によれば、目的とするト
ランジスタのベースに抵抗RBを接続し、該抵抗
およびトランジスタと並列にダイオード10を接
続することにより、従来例のように特殊な半導体
を形成するための特別な処理や工程を必要としな
いで、寄生によるトランジスタの動作を未然に阻
止でき、安価で、しかも信頼性の高い半導体集積
回路を提供することができる。
ランジスタのベースに抵抗RBを接続し、該抵抗
およびトランジスタと並列にダイオード10を接
続することにより、従来例のように特殊な半導体
を形成するための特別な処理や工程を必要としな
いで、寄生によるトランジスタの動作を未然に阻
止でき、安価で、しかも信頼性の高い半導体集積
回路を提供することができる。
第1図はNPNトランジスタが形成されている
集積回路の断面図、第2図は第1図に形成されて
いるトランジスタを回路図によつて示した図、第
3図は従来例の回路を示す図、第4図は本考案に
よる回路を例示した図である。 図において、Q1はNPNトランジスタ、Q2は寄
生によるPNPトランジスタ、RBは抵抗、1はP
形基板、2はN形層(コレクタ)、3はP形層
(ベース)、4はN形層(エミツタ)、10はダイ
オードである。
集積回路の断面図、第2図は第1図に形成されて
いるトランジスタを回路図によつて示した図、第
3図は従来例の回路を示す図、第4図は本考案に
よる回路を例示した図である。 図において、Q1はNPNトランジスタ、Q2は寄
生によるPNPトランジスタ、RBは抵抗、1はP
形基板、2はN形層(コレクタ)、3はP形層
(ベース)、4はN形層(エミツタ)、10はダイ
オードである。
Claims (1)
- P形基板上に形成されているNPNトランジス
タにおいて、該NPNトランジスタのコレクタに
ダイオードのカソードが接続され、しかも該ダイ
オードのアノードと前記NPNトランジスタのベ
ース間に抵抗が接続されており、該ダイオードが
前記NPNトランジスタと同一特性のPN接合によ
つて構成されていることを特徴とする半導体集積
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16510779U JPS6141247Y2 (ja) | 1979-11-29 | 1979-11-29 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16510779U JPS6141247Y2 (ja) | 1979-11-29 | 1979-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5684362U JPS5684362U (ja) | 1981-07-07 |
JPS6141247Y2 true JPS6141247Y2 (ja) | 1986-11-25 |
Family
ID=29676031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16510779U Expired JPS6141247Y2 (ja) | 1979-11-29 | 1979-11-29 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6141247Y2 (ja) |
-
1979
- 1979-11-29 JP JP16510779U patent/JPS6141247Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5684362U (ja) | 1981-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6358380B2 (ja) | ||
JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
US4543593A (en) | Semiconductor protective device | |
JPH0793383B2 (ja) | 半導体装置 | |
JPH073854B2 (ja) | 複合半導体装置 | |
JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
JPH0378787B2 (ja) | ||
JPS6141247Y2 (ja) | ||
JPH1079472A (ja) | 半導体集積回路 | |
JPS6211787B2 (ja) | ||
JPH08306872A (ja) | Mos入力保護回路 | |
JPH04139758A (ja) | 半導体装置およびその製造方法 | |
JP2690201B2 (ja) | 半導体集積回路 | |
JP2901275B2 (ja) | 半導体集積回路装置 | |
JPH0587023B2 (ja) | ||
JP2833913B2 (ja) | バイポーラ集積回路装置 | |
JPH05267586A (ja) | 出力保護回路 | |
JPS6051273B2 (ja) | 半導体出力回路 | |
JP2671304B2 (ja) | 論理回路 | |
JP2803887B2 (ja) | 半導体集積装置 | |
JP3315310B2 (ja) | 半導体装置 | |
JPH11307786A (ja) | 半導体ダイオード | |
JPS61150229A (ja) | 集積回路 | |
JPH0121632B2 (ja) | ||
JPS6223466B2 (ja) |