JPS6140628A - メモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明はメモリに関し、とくにマイクロコンピュータに
内蔵されている書込み読み出し可能なメモリの初期値設
定回路に関する。

（従来技術） 書込み読み出し可能なメモリは電源投入時に内容が不定
であり初期設定する必要がある。従来の書き込み読み出
し可能な、メモリ（以下、ＲＡＭという）の初期値設定
動作を第１図を用いて説明する。

第１図においてＲｘｏｙｏ〜Ｒｘｎｙｎは各々ＲＡＭを
構成する１ビツト記憶素子（１メモリセル）、ＡＤ（１
〜人ＤｆｉはＲＡＭのアドレスを示すアドレス信号、 Ｒ，％Ｒ，は読み出しバッファ、　Ｗｏ％　ｗｎ　は青
き込みバッファ、Ｄｏ　”−Ｄ　ｎは書き込み及び読み
出しデータである。

初期設定ではまずアドレス信号ＡＤ、で選択されるＲＡ
ＭのＲｘｏｙｅからＲｘｎｙｅ　Ｋ書き込みデータであ
るり、％Ｄ、よ６ハイレベル＠１″ｍあるいはロウレベ
ル１０″が書き込まれる。

次にアドレス信号人ＤＩで選択されるＲＸｔｊＹｌから
ＲＸｎｙｌが同様に初期設定される。このように順次ア
ドレス信号でＲＡＭを選択しながらＲＡＭに初期値を書
き込みすべてのＲＡＭに＠１”あるいは′″０″′を初
期設定していた。

以上のような初期値設定の場合ワードアドレス毎にデー
タを書き込マまければならないので初期設定完了までに
時間がかかるという欠点があった。

（本発明の目的）　　　′ 本発明の目的は極めて短い時間でＲＡＭの初期値設定を
行うことのできる初期値設定回路を提供。

するものである。　　　　　　。

（発明の構成）　　　　　′ 本発明の初期値設定回路はＲＡＭのすべてのワード線を
同時に選択する手段とＲＡＭのすべてのビット線に同時
にデータを与える手段とを含んで構成される。　　　　
　゛ （実施例の説明） 次に本発明の一実施例について図面を用いて説明する。

第２図は本発明の一実施例のブロック図である。

通ｔマイタ日コンピスータは電源投入後ＲＥＳＥＴ信号
によりＣＰＵ及びその他の回路の初期値設定を行ってい
るので本実施例ではＲＥＳＥＴ信号をＲＡＭの初期設定
のための制御信号として用いる。

第２図でＯＲｙ　ｏ〜０Ｒｙｎｅ　　ＯＲｘｍ〜０Ｒｘ
ｎ　はＯＲゲートであり、その他第１図と同じ記号で示
されたものは同一機能である。まずＲｇ８ＥＴ信号をハ
イレベル′″１″にするとｏｕｙ、〜０Ｒｙｎ　。

ＯＲゲート出力が同時に′１″になりすべてのＲＡＭセ
ルのワード線を同時に選択する。またＲＥ８ＥＴ信号を
＠　１１１にすると、ビットｌｉＫ接続され九０　Ｒｘ
　ｏ〜０Ｒｘｎの出力がすべて同時に′″１″になるた
めすべてのＲＡＭセルに同時に″１″が書き込まれ、初
期値＠１＠ですべてのＲＡＭは初期設定される。

またロウレベル＠θ″′にて初期設定をする場合は０Ｒ
ｘ０〜０ＲｘｎをＮＯＲゲートにしＤ０〜Ｄｎの信号を
反転し０Ｒｘｏ〜ＯＲｘ、　　の入力信号とすれば実現
できる。

（発明の効果） 以上のように本発明によればマイクロコンビニ−′ｏｎ
ｎｓｎ′ｒ等ｏ制ｍｍ号１極Ｊ６１短Ｉｎ時間Ｋ　　　
　　　ｌＲＡＭの初期設定を行うことができる。　　　
　　　　　　　１々お、本発明はマイクロコンビ為−タ
内のＲＡＭたけに限られることはなく、ディスクリート
のＲＡＭチップにも同様に適用できることは明らかであ
る。

【図面の簡単な説明】

第１図は従来のＲＡＭブロック図、第２図は本発明の一
実施例のＲＡＭブロック図でめる。 Ｒｘｏｙｏ　〜Ｒｘｎｙｔｒ−＝ＲＡＭ１ビット記憶素
子、＾Ｄｏ〜ムＤｎ　・・・・・・アドレス信号ｓ　Ｒ
Ｏ〜Ｒｎ・・・−ＲＡＭ読み出しバッファ、’Ｗｅ　〜
Ｗ　ｎ　””　・”　ＲＡ　Ｍ書き込みバッファ、ＯＲ
ｙｏ〜０ＲｙｎｓＯＲｘｅ〜０Ｒｘｎ・・・・・・ＯＲ
ゲート。

Claims (1)

【特許請求の範囲】
1. 　データ書込可能なメモリにおいて、前記メモリのすべ
   てのワード線を同時に選択する手段と、前記メモリのす
   べてのビット線に同時に同一のデータを与える手段とを
   含むことを特徴とするメモリ回路。