JPS6139777A - シエ−デイング補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、複写機等において固体撮像素子等を用いた撮
像系により原稿等の被写対象画像を読取った画像データ
に生じる撮像系の光源や光学系−′ に起因するシェーディングを白色較正板から同様に読取
った補正データにより補正するシェーディング補正方式
に関し、特に、白色較正板に汚れ、傷、埃等があっても
、それによりシェーディング補正に誤りが生じないよう
にしたものである。

〔技術分野〕

従来、この種のシェーディング補正方式においては、一
定濃度の白色較正板を撮像系により全画素についてもし
くは主走査方向の複数画素おきに読取ったデータをシェ
ーディング補正データとして、被写対象画像を同一撮像
系により読取った画像データのシェーディング補正を行
なっていた。

〔問題点〕

しかしながら、かかる態様のシェーディング補正におい
ては、使用する白色較正板に汚れ、傷、埃等があった場
合には、その部分から得たシェーディング補正データに
著しい誤りが生ずるので、かえって、シェーディング補
正後の画像データを表示した画像にその部分に対応した
線や縞などの傷が生ずる結果となる欠点があった。

〔目的〕

本発明の目的は、上述した従来の欠点を除去し、シェー
ディング補正の基準とする白色較正板に、たとえ汚れ、
傷、埃等があってもシェーディング補正に誤りが生じな
いようにしたシェーディング補正方式を提供することに
ある。

〔発明の構成〕

以下に図面を参照して本発明の詳細な説明する。

まず、本発明によるシェーディング補正装置の基本的構
成の一例を第１図に示す。

図示の構成において、１は加算器、２は同期データラッ
チ回路、３は同期Ｎ進カウンタ、４はアドレスカウンタ
、５はシェーディングデータＲＡＭ　、　　６はシェー
ディング補正回路である。Ａは固体撮像素子による読取
り画像データ、Ｆは画像転送りロック、Ｇは主走査同期
信号、Ｊは書込み・読出し制御信号である。

かかる構成のシェーディング補正装置においては、まず
、主走査同期信号Ｇにより、データラッチ回路２はその
データＣがクリアされ、Ｎ進カウンタ３およびアドレス
カウンタ４はそれぞれのカウント値がクリアされている
。。

かかる状態において、まず１、シェーディング補正用デ
ータを得るために、書込み舎読出し制御信号ＪによりＲ
ＡＭ５を書込み状態にしておき、白色較正板を一固体撮
像素子により読取った画像データＡを画像転送りロック
Ｆに同期して加算器ｌに入力する。この加算器ｌには１
画像データＡとともにデータラッチ回路２の出力Ｃを入
力し、加算出力Ｂをデータラッチ回路２およびシェーデ
ィングデータＲＡＭ　５に供給する。

なお、データラッチ回路２は主走査同期信号Ｇの印加の
都度クリアされる。

かかる動作は、主走査同期信号Ｇ印加後の経過を表わし
た第２図のタイムチャートに従って進行する。

また、かかる動作の説明に当っては、白色較正板から読
取った画像データＡの４画素分の平均値を加算器ｌとデ
ータラッチ回路２とにより導出して、加算出力Ｂの形で
シェーディングデータとしてシェーディングデータＲＡ
Ｍ５に順次に格納しておくものとする。

したがって、データラッチ回路２は、画像転送りロック
Ｆを計数するＮ進カウンタ３をＮ＝４として動作させた
計数出力Ｈの制御により、っぎの、　ように動作する。

すなわち、主走査同期信号Ｇ印加後、最初に白色較正板
を読取った画素データａｌｌは、加算器ｌを介して加算
出力Ｂとなる。そのとき、データラッチ回路２の出力Ｃ
は０である。次の画像転送りロックＦにより加算出力Ｂ
の画素データａｌｌはデータラッチ回路２の出力Ｃとな
り、加算器１により次の画素データａ１２に加算されて
加算出力Ｂはａｌｌ　＋ａ１２　となる。

以下同様にして順次の画像転送りロックＦの印加の度毎
に、画素データＡが順次に加算されて４画素データの和
ａｌｌ　＋ａ１２　＋ａｌａ　＋ａ１４が得られる。

この持点で、書込み番読出し制御信号ＪによりＲＡＭ　
５を書込み状態にすると、４画素データの和ａｌｌ　＋
ａ１２　＋ａ１３　＋ａ１４がシェーデングデータＲＡ
Ｍ　５に書込まれる。４進カウンタ３からはカウントア
ツプ信号Ｈがデータラッチ回路２に印加されてこの回路
２をクリアし、その出力ＣをＯにする。また、４進カウ
ン”り３からのカウントアツプ信号Ｈはアドレスカウン
タ４にも供給されてその計数がなされくその計数用カニ
の歩進に従ってシェーディングデータＲＡＭ　５のメモ
リアドレスを１だけ更新させる。

以下同様にして４画素を単位として画像データＡの合計
値をシェーディングデータＲＡＭ５に順次に書込む。

なお、以上では、Ｎ進カウンタ３をＮ＝４として４進カ
ウンタ３とした場合について述べたが、Ｎの値を適切に
設定して主走査方向に連続する任意個数の画素データの
和、したがって、任意個数の画素データの平均値を原稿
読取り出力画像データのシェーディング補正のためのシ
ェーディングデータとしてＲＡＭ　５に格納しておくよ
うにすることができる。

また、画素データの和と平均値とは容易に！！！！算す
ることができる。すなわち、Ｋビットの画素データ４個
の和を平均値に換算するには、４画素データの和を表わ
すにビットのうち、最下位２ビツトを無視し、上位（Ｋ
−２）ビットを下位にシフトすることにより、簡単に４
画素データの平均値を求めることができる。

上述のようにして白色較正板から得たシェーディング補
正用データをシェーディングデータＲＡＭ　５に格納し
た後に、そのデータに基づいてシェーディング補正を施
すべき原稿等の被写対象画像を固体撮像素子により読取
った画像データＡ″に対し、第３図のタイムチャートに
従ってシェーディング補正を施す。

すなわち、原稿を読ルつた画像データＡを構成する順次
の画素データｂｌ、ｂ２．ｂ３．・・・をシェーディン
グ補正回路６に供給するとともに、書込み・読出し制御
信号Ｊにより読出し状態にされているシェーディングデ
ータＲＡＭ　５から読出したシェーディング補正用デー
タＤをもシェーディング補正回路６に供給する。

しかして、シェーディングデータＲＡＭ　５からのシェ
ーディング補正用データＤの読出しについては、Ｎ進カ
ウンタ３のカウントアツプ信号Ｈ１すなわち、前述した
ようにＮ＝４としたときに４画素周期毎に４進カウンタ
３から発生するカウントアツプ信号Ｈによりアドレスカ
ウンタ４を歩進させる。このアドレスカウンタ４の計数
出力ＩによりシェーディングデータＲＡＭ　５のメモリ
番地が更新され、白色較正板から読取った４画素□デー
タの和ないし平均値ａｌｌ　＋　ａ１２　＋　ａ１３　
＋ａ１４．ａ２１　＋ａ２２　＋　ａ２３　＋　ａ２４
．−−一が４画素周期毎に順次にシェーデングデータＲ
ＡＭ　５からシェーディング補正用データＤとしてシェ
ーディング補正回路６に供給される。

なお、シェーデング補正回路６自体は、この種補正回路
に慣例のとおり、乗算器をもって構成することができる
。すなわち、供給された原稿読取り画像データＡにシェ
ーディング補正用データを゛画素単位で乗算し、あるい
は、それらの乗算結果を予め格納しであるリードオンリ
メモリから、それらのデータをアドレスとして読出すよ
うに構成し、シェーディング補正を施した画像出力デー
タＥとしてそれらの乗算結果を取出す。

以下に、本発明によるシェーディング補正装置の第１図
に示した基本的構成の各部をさらに詳細に示す。

まず、加算器１からシェーディングデータＲＡＭ５へ画
素データの加算出力Ｂを供給する際にその加算出力Ｂの
平均値を求めるデータ処理の態様の例を第４図に示す。

ここで、例えば８ビツト構成の加算出力データを８個の
出力端子ＤＯ〜Ｄ７から各ビット並列に送出してシェー
ディングデータＲＡＭ　５に供給する。その場合に、シ
ェーディングデータＲＡＭ　５側には６個の入力端子Ｄ
Ｏ〜Ｄ５のみを設けておく。それにより、４画素データ
の加算出力データを構成する８ビツトＤＯ〜Ｄ７のうち
、最下位２ビットＤＯ，Ｄｉを捨てて、上位６ビツトＤ
２〜Ｄ７のみをシェーディングデータＲＡＭ　５の入力
端子Ｄｏ−０５に並列に接続し、８ビツト構成の２進数
を１７４にするｑとにより、４画素データ加算出力の平
均値をシェーディングデータＲＡＭ　５に供給する。

つぎに、原稿読取り部の詳細構成の例を第５図に模式的
に示す。

第５図において、原稿２ｏに重ねて配置した白色較正板
２１を光源２２により照射したときの反射光をレンズ系
２４を介してＣＯＤ　リニアイメージセンサのような固
体撮像素子７に導いて読取るように構成する。かかる構
成によって固体撮像素子７がら得られた画像データを前
述したような回路装置により、本発明に従って電気的に
処理する。一方、上述した慣例の原稿読取り部において
は、第６図（Ａ）に示すように、原稿台２０に白色較正
板２１を密着させるのに対し、同図（Ｂ）に示すように
、原稿台２０と白色較正板２１との間に空間側＃２５を
設けた場合には、レンズ系２４は原稿台２０の上面に焦
点を合わせであるので、白色較正板２１に対しては焦点
が著しくぼけることになる。したがって、電荷結合素子
（ＣＣＤ）等からなる固体撮像素子７には複数画素像が
重なって投影されるので、撮像出力画素データに対し、
電気的処理により平均値を求めるまでもなく、平均値的
画素データが撮像出力として得られることになり、本発
明を実施するための回路装置の構成を後述するように簡
単化することができる。

まず、第６図（Ａ）に示した構成の原稿読取り部を用い
る場合に本発明によりシェーディング補正を実施するた
めあ回路装置の詳細構成例を第１図示の基本的構成に準
じて第７図に示す。

図示の構成においては、光源２２およびレンズ系２４を
副走査方向に移動させながら白色較正板２１を固体撮像
素子７により読取った複数本の主走査うインに亘る画像
データをアナログ・ディジタル変換器８を介して複数ラ
インバッファメモリ９に格納する。

なお、ｍ進カウンタ３およびアドレスカウンタ４は、前
述と同様に、主走査同期信号Ｇの印加の都度クリアされ
るものとする。

上述のようにして複数ラインバッファメモリ９に一旦格
納した後に画像転送りロックＦに同期して順次に読出し
たｎ本の主走査ラインに亘る画素データａｌ、１；　ａ
２，１；　ａ３，１；−；ａｎ、１を１画素単位のシフ
トレジスタ３０−１．３０−２．３０−３．・・・、３
０−ｎにライン毎に供給し、各ライン毎にｍ個縦続接続
した１画素単位シフトレジスタ３０−ｉ、３１−ｉ、３
２−ｉ、・・・。

（３０＋　ｍ）−ｉ（ｉ＝１．２．　＋＋＋　、ｎ）中
を、画像転送りロックＦの印加に応じて順次に移動させ
る。

かかるｎラインに亘る各ラインｍ画素性の画素データａ
ｉ、１；ａｉ、２；ａｉ、３；　−・−、ａｉ、ｍを、
並列に平均値回路ｌＯに供給するとともに、シェーディ
ング補正回路６に順次に供給する。

平均、値回路ｌＯにおいては、ｎ行ｍ画素分の画素デー
タの平均値を算出して、ＲＡＭ５を書込み状態にした書
込み・読出し制御信号Ｊの制御のもとにシェーディング
データＲＡＭ　５に供給し、アドレスカウンタ４の計数
出力により指定したメモリアドレスに格納する。

そのシェーディングデータＲＡＭ　５から読出したシェ
ーディング補正用データＤをシェーディング補正回路６
に供給して所要のシェーディング補正を行うことは、第
１図に前述したとおりである。

なお、画像転送りロックＦはｍ進カウンタ３によりｍ分
周され、セレクタ１１により原クロックＦとｍ分周クロ
ックＦｌとのいずれかが選択され、その選択出力クロッ
クＦ２がアドレスカウンタ４に供給されて計数される。

原クロックＦを選択出力クロックＦ２としたときには、
たたみこみ方式で主走査方向１画素毎に対応して複数ラ
イン、各ライン複数画素分の画像データの平均値がシェ
ーディング補正用データとなり、シェーディング補正デ
ータは、主走査方向１画素毎に異なる。また、ｍ分周ク
ロ・ンクＦｌを選択出力クロックＦ２としたときには、
主走査方向ｍ画素毎に対応して、複数ライン、各ライン
複数画素分の画素データの平均値がシェーディングデー
タとなり、主走査方向ｍ画素毎に、シェーディング補正
データが異なる。

さらに、ｍ＝１としたときには、複数ライン分の画素デ
ータの平均値がシェーディング補正用データとなる。ま
た、ｎ＝１としたときには、各ライン毎に複数画素デー
タの平均値をシェーディング補正用データとする。

なお、かかるシェーディング補正用データをＲＡＭ　５
から読出す場合に書込み、読出し制御信号Ｊは読出し制
御の状態にする。

また、画素データマトリックスａｉ、ｊのうちのいずれ
と被補正画像データＡとを対応させるかにより、シェー
ディング補正の対象とする画像データに対する補正用デ
ータの平均化範囲が定まる。

つぎに、第６図（Ｂ）に示したように白色較正板２１を
読取る光学系の焦点をぼかして光学的に画素データを平
均化することにより回路構成を簡単化した場合における
本発明によるシェーディング補正装置の構成例を第８図
に示す。

この場合には、固体撮像素子（ＣＣ口）７により白色較
正板２０を読取った画素データ自体がすでに１１１ｎ次
の画素をその周囲の複数画素につき平均化した値になっ
ているのであるから、その画素データを、アナログφデ
ィジタル変換器８を介して直接にシェーディングデータ
ＲＡＭ　５に供給して格納すればよい。

かかるシェーディングデータＲＡＭ　５に対する平均化
画素データの書込みおよび読出しを制御するｍ進カウン
タ３、アドレス唱カウンタ４および′セレクタ１１より
なる制御部を第７図につき」−述したように動作させて
、シェーディング補正を施すべき画素に対する補正用デ
ータ平均化の範囲、ある　　゛いは、各画素毎に平均化
した補正用データのサンプル周期を適切に設定するのみ
で、図示の簡単化した回路構成により、第７図につき−
１−述したところと全く同様のシェーディング補正を行
うことができる。

〔効果〕

以上の説明から明らかなように、本発明によれば、シェ
ーディング補正用データを作成するための白色較正板に
傷、汚れ、埃等がついていても、複数画素の読取りデー
タを平均化してシェーディング補正用データを得るので
、シェーディング補正後の再生画像に線や縞などの傷が
生ずるおそれが全くなくなり、円滑なシェーディング補
正を行ない得る格別の効果が得られる。

【図面の簡単な説明】

第１図は本発明によるシェーディング補正装置の基本的
構成の例を示すブロック線図、第２図は同じくその構成
例におけるシェーディング補正用データ読取りの動作の
態様の例を示すタイムチャート。 第３図は同じくそのシェーディング補正用データによる
シェーディング補正の動作の態様の例を示すタイムチャ
ー）・、 第４図は同じくその構成例における画素データ加算出力
を平均値に変換する部分の構成例を示すブロック線図、 第５図は同じくその構成例における原稿読取り部の構成
例を模式的に示す構成配置図、第６図（Ａ）および（Ｂ
）は同じくその原稿読取り部の構成例および他の構成例
をそれぞれ模式％式％ 第７図は本発明方法によるシェーディング補正装置の詳
細構成の例を示すブロック線図、第８図は同じくその詳
細構成の他の例を示すブロック線図である。 １・・・加算器、 ２・・・データラッチ回路、 ３・・・Ｎ進（ｍ進）カウンタ、 ４・・・アドレスカウンタ、 ５・・・シェーディングデータＲＡＭ、６・・・シェー
ディング補正回路、 ７・・・固体撮像素子（ＣＣＤ）。 ８・・・アナログ・ディジタル（Ａ／Ｄ）変換器、９・
・・複数ラインバッファメモリ、 ｌＯ・・・平均値回路、 １１・・・セレクタ、 ２０・・・原稿台、 ２１・・・白色較正板、 ２２・・・光源、 ２４・・・レンズ系、 ２５・・・空間距離、 ３０−ｉ、３１−ｉ、３２−ｉ、・・・１画素単位シフ
トレジスタ。 特開昭Ｇｌ−３９７７７（８） 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １）白色較正板を撮像素子により主方向および副方向に
   走査して読取ったシェーディング補正データを用いて、
   対象画像を撮像素子により主方向および副方向に走査し
   て読取った画像データのシェーディングを補正するにあ
   たり、前記撮像素子のうちの複数画素について前記白色
   較正板から読取った前記シェーディング補正データの平
   均値を算出し、その平均値により、当該複数画素に対応
   する複数画素に対して読取った画像データのシェーディ
   ングを補正するようにしたことを特徴とするシェーディ
   ング補正方式。 ２）特許請求の範囲第１項記載の方式において、主走査
   方向および副走査方向の少なくとも一方における前記複
   数画素に関する前記シェーディング補正データの平均値
   により、主走査方向および副走査方向の前記少なくとも
   一方において当該複数画素にそれぞれ対応する複数画素
   に関する前記画像データのシェーディングを補正するよ
   うにしたことを特徴とするシェーディング補正方式。 ３）特許請求の範囲第１項記載の方式において、任意の
   画素に関する前記画像データのシェーディングを、当該
   画素に対応する画素を含む主走査方向および副走査方向
   の少なくとも一方における複数画素に関する前記シェー
   ディング補正データの平均値により補正するようにした
   ことを特徴とするシェーディング補正方式。 ４）特許請求の範囲第１項記載の方式において、前記撮
   像素子により光学的に焦点をずらした状態で前記白色較
   正板を走査して読取り、複数画素おきにサンプリングし
   てシェーディング補正データを得、そのシェーディング
   補正データを前記複数画素に関する前記シェーディング
   補正データの平均値としたことを特徴とするシェーディ
   ング補正方式。