JPS6133257B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかり特に半
導体装置のスクライブ方法に関する。

近来の半導体技術の進歩により、シヨツトキー
バリヤダイオードを含む集積回路等の複雑な構造
の装置が多くなつた。このシヨツトキーバリヤダ
イオードを作るには、たとえば白金の薄膜を蒸着
し、適当な熱処理を於して、白金−シリサイド層
を形成する等の方法がある。この時、第１図に示
すようにスクライブ領域Ａのスクライブ線上に白
金−シリサイド層５が形成される。この白金−シ
リサイド層５は硬度が高く、したがつてスクライ
ブ線上に白金−シリサイド層５があることにより
スクライブ作業性が悪くなり、スクライブ歩留り
が低下してしまう。

また、スクライブ領域Ａに白金−シリサイド層
ができないように、スクライブ線上に熱酸化膜２
を残しておくと、次に引き続いて形成されるパツ
シベーシヨンとなる窒化膜３、CVD酸化膜４が
重なつて第２図の様になる。このままスクライブ
しようとすると、スクライブ線が見えにくい上、
多層の種々の膜のためスクライブしにくくなり、
やはりスクライブ歩留りは低下する。又、スクラ
イブ線上の半導体基板を露出させようとすると、
酸化膜と窒化膜のエツチング液が異なるため、エ
ツチング工程が増えることとになる。

本発明の目的は、以上のように工程を増さず、
スクライブ作業性を良くし、スクライブ歩留りを
向上させた有効な半導体装置の製造方法を提供す
ることである。

本発明の特徴は、スクライブ領域すなわちスク
ライブ線上に少なくとも２種類の金属の合金、た
とえばシヨツトキー障壁を作る金属、配線層の金
属とシリコンとの合金層を設けたことである。

通常のシヨツトキーバリヤダイオードを含む集
積回路は白金−シリサイド層の上にアルミを蒸着
し、このアルミで半導体素子間の配線を行う。本
発明では、上記アルミ層をスクライブ線上の白金
−シリサイド層上に形成し、適切な熱処理をする
ことにより、スクライブ線上の白金−シリサイド
は白金とシリコンとアルミの合金となる。この合
金は白金−シリサイドほど硬くないのでスクライ
ブ作業性は良くなり、したがつてスクライブ歩留
りは向上する。また前記アルミ蒸着及び熱処理
は、通常のアルミ配線を行う場合のアルミ蒸着と
アルミアロイのための熱処理と同時に行えるので
工程が増えることはない。第３図は本発明によ
り、スクライブ線上の白金−シリサイド層上にア
ルミ層を形成したところを示し、第４図は熱処理
を施した後、白金−シリサイド層５が白金とシリ
コンとアルミ合金層８に変わつたところを示す。
このような半導体ウエハーをスクライブすれば、
半導体装置のスクライブされた端部は第５図に示
すように半導体基板１上に合金層８が形成されて
いることとなる。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来技術による
半導体装置を示す断面図である。第３図および第
４図は本発明の一実施例を工程順に示した断面図
であり、第５図は第４図をスクライブした本発明
一実施例の半導体装置の一部断面図である。 尚、図において、１……半酸導体基板、２……
熱酸化膜、３……窒化膜、４……CVD酸化膜、
５……白金−シリサイド層、７……アルミ層、８
……白金とシリコンとアルミの合金層、Ａ……ス
クライブ領域（スクライブ線）である。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板主面のスクライブ領域上の半導体
   基板を露出せしめる工程と、半導体素子形成のた
   めの金属被着と同時に前記スクライブ領域に第１
   の金属を被着形成する工程と、熱処理することに
   より前記第１の金属のシリサイド層を形成する工
   程と、前記半導体素子を接続する配線層形成と同
   時に前記シリサイド層に接して第２の金属を被着
   形成する工程と、熱処理することにより前記シリ
   サイド層を前記第２の金属と合金化せしめて合金
   層を形成する工程と、前記合金層上からスクライ
   ブを施す工程を含むことを特徴とする半導体装置
   の製造方法。 ２ 前記半導体素子はシヨツトキー・バリヤ・ダ
   イオードを含むことを特徴とする特許請求の範囲
   第１項記載の半導体装置の製造方法。 ３ 前記シリサイド層は白金シリサイドであるこ
   とを特徴とする特許請求の範囲第１項または第２
   項記載の半導体装置の製造方法。 ４ 前記第２の金属はアルミニウムであることを
   特徴とする特許請求の範囲第１項、第２項または
   第３項記載の半導体装置の製造方法。