JPS60176231A - 化合物半導体素子の電極の形成方法 - Google Patents
化合物半導体素子の電極の形成方法Info
- Publication number
- JPS60176231A JPS60176231A JP3171584A JP3171584A JPS60176231A JP S60176231 A JPS60176231 A JP S60176231A JP 3171584 A JP3171584 A JP 3171584A JP 3171584 A JP3171584 A JP 3171584A JP S60176231 A JPS60176231 A JP S60176231A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode
- photoresist
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 150000001875 compounds Chemical class 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 239000000956 alloy Substances 0.000 abstract description 7
- 229910045601 alloy Inorganic materials 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体素子の電極の作シ方に関するもの
である。化合物半導体は光通信用素子あるいけ高速素子
等に広く用いられて来て−るが、これらの素子は場合に
よっては厳しい条件下で、か一つまた保守が困難という
状況下で使用される。
である。化合物半導体は光通信用素子あるいけ高速素子
等に広く用いられて来て−るが、これらの素子は場合に
よっては厳しい条件下で、か一つまた保守が困難という
状況下で使用される。
従ってこれらの素子には優れた特性と同時にその使用環
境によっては高い信頼性が要求される。信頼性に最も影
響する因子の１つに電極と半導体との反応によって進行
する電極劣化が挙げられ、る。
境によっては高い信頼性が要求される。信頼性に最も影
響する因子の１つに電極と半導体との反応によって進行
する電極劣化が挙げられ、る。
半導体素子には従来、少量のドーピング不純物（Ｚｎ、
Ｇｅ等）を含むＡｕを直接半導体に接触させる構造のオ
ーム性電極が広く用いられて来た。しかしこの構造にお
いてはＡｕが２００’Ｃ程度から半導体と反応するため
、特には素子を著しく劣化させていた。これを改善する
ためにＴｉ 、Ｐｄ、Ｐｔ 、Ｗ等の高融点金員を挾ん
だＴ ｉ／（Ｐｄ 、 Ｐ ｔ 、Ｗ）ｌＡｕ多層構造
の電極が注目されて来た。’ｌ’ ｉ／Ｐ Ｉ ｌＡ
ｕ電極はアロイ層としてＴｉ、ポンディングパッドとソ してＡｕを使用し、それら２層の間にＡｕのパーアメタ
ルとして高融点金属であるＰｔ を挾んだ３層構造から
成っておシ、多層構造電極の中でも代表的なもので、強
い関心を集めている。
Ｇｅ等）を含むＡｕを直接半導体に接触させる構造のオ
ーム性電極が広く用いられて来た。しかしこの構造にお
いてはＡｕが２００’Ｃ程度から半導体と反応するため
、特には素子を著しく劣化させていた。これを改善する
ためにＴｉ 、Ｐｄ、Ｐｔ 、Ｗ等の高融点金員を挾ん
だＴ ｉ／（Ｐｄ 、 Ｐ ｔ 、Ｗ）ｌＡｕ多層構造
の電極が注目されて来た。’ｌ’ ｉ／Ｐ Ｉ ｌＡ
ｕ電極はアロイ層としてＴｉ、ポンディングパッドとソ してＡｕを使用し、それら２層の間にＡｕのパーアメタ
ルとして高融点金属であるＰｔ を挾んだ３層構造から
成っておシ、多層構造電極の中でも代表的なもので、強
い関心を集めている。
す
しかしＡｕとバイアメタルとの相互拡散による金稿間反
応性は高温下では十分に小さいとは云い難い。このため
Ｔ ｉ ／Ｐ ｔ ／Ａ ｕ蒸着膜形成後の熱処理時Ｉ
／ｃＰｔ％Ｔｉを通り抜けて半導体との界面まで達する
Ａｕ原子が、半導体と反応を起こしてアロイスパイクを
生じさせ素子特性劣化の原因となる場合があった。
応性は高温下では十分に小さいとは云い難い。このため
Ｔ ｉ ／Ｐ ｔ ／Ａ ｕ蒸着膜形成後の熱処理時Ｉ
／ｃＰｔ％Ｔｉを通り抜けて半導体との界面まで達する
Ａｕ原子が、半導体と反応を起こしてアロイスパイクを
生じさせ素子特性劣化の原因となる場合があった。
本発明の目的は前記従来の欠点を解決し、信頼性の高い
化合物半導体素子の電極の形成方法を提供することにあ
る。
化合物半導体素子の電極の形成方法を提供することにあ
る。
この発明ＫＪ：れば、電極形成のためにまずＴｉ／Ｐｔ
蒸着膜を形成した後熱処理によるアロイ層を得る工程
と、更にその上にＴ ｒ ／Ａ ｕ蒸着を行なりて多層
金属膜を形成する工程を含む化合物半導体素子の電極形
成方法が得られる。
蒸着膜を形成した後熱処理によるアロイ層を得る工程
と、更にその上にＴ ｒ ／Ａ ｕ蒸着を行なりて多層
金属膜を形成する工程を含む化合物半導体素子の電極形
成方法が得られる。
以下この発明について図面を用いて詳細に説明する。ｗ
ｃ１図は従来のＴｉ／Ｐｔ／Ａｕ［極の断面図を表わす
。
ｃ１図は従来のＴｉ／Ｐｔ／Ａｕ［極の断面図を表わす
。
第１図（ａ）に示す構造では表面保６の絶縁膜２と電極
３，４，５との間にすき間が空いている。このためＴｉ
３．Ｐｔ４．Ａｕ５の連続蒸着後の熱処理時における、
先に述べたＡｕ５ の高反応性に起因する劣化の他に、
すき間の領域では半導体１の表面が露出しているため、
半導体表面は雰囲気からの汚染によシ表面状態が変化し
易くなる事による劣化という問題点が挙がって来る。
３，４，５との間にすき間が空いている。このためＴｉ
３．Ｐｔ４．Ａｕ５の連続蒸着後の熱処理時における、
先に述べたＡｕ５ の高反応性に起因する劣化の他に、
すき間の領域では半導体１の表面が露出しているため、
半導体表面は雰囲気からの汚染によシ表面状態が変化し
易くなる事による劣化という問題点が挙がって来る。
第１図（ｂ） Ｋ示す構造では電極金属３．４．５が絶
縁膜２の端の部分を覆っておシ、半導体表面が露出する
事はない。
縁膜２の端の部分を覆っておシ、半導体表面が露出する
事はない。
しかし絶縁膜２の熱膨張係数が金属３，４．５や半導体
１に比べて小さ過ぎるため、熱処理時に絶縁膜２の端の
部分に応力が掛かり易く劣化の原因になって来る。
１に比べて小さ過ぎるため、熱処理時に絶縁膜２の端の
部分に応力が掛かり易く劣化の原因になって来る。
また絶縁膜ステップ側面における金属の被覆がｊ合
悪い時にけＡｕ５が金属３と絶縁膜２との界面に潰って
半導体表面まで浸透して反応劣化を誘起するタメ（ａ１
図の構造に比べてさらにアロイスパイクが生じ易くなる
。
半導体表面まで浸透して反応劣化を誘起するタメ（ａ１
図の構造に比べてさらにアロイスパイクが生じ易くなる
。
次忙、本発明釦よるＴ ｉ／Ｐ ｔ／Ｔ ｉ／Ａｕ電極
の形成方法の模式図を第２図（ａ）〜（ｈ）に示す。
の形成方法の模式図を第２図（ａ）〜（ｈ）に示す。
本発明によれば、まず第２図（ａ）に示す様に化合物半
導体１０表面に表面保護絶縁膜２を形成し、さらに該絶
縁膜上に７オトレジスト３を塗布。露光、現像によシ特
定領域の７オトレジストを除去する。次に該特定領域の
絶縁膜をエツチングＶｃ１シ除去し、半導体表面を露出
させる。（同図（ｂ））Ｔｉ４／Ｐｔ５を蒸着（同図（
ｃ） ） した後、フォトレジストを剥離する事にｚ６
特定領域のみに選択的にＴｉ４／Ｐｔ５膜を形成する。
導体１０表面に表面保護絶縁膜２を形成し、さらに該絶
縁膜上に７オトレジスト３を塗布。露光、現像によシ特
定領域の７オトレジストを除去する。次に該特定領域の
絶縁膜をエツチングＶｃ１シ除去し、半導体表面を露出
させる。（同図（ｂ））Ｔｉ４／Ｐｔ５を蒸着（同図（
ｃ） ） した後、フォトレジストを剥離する事にｚ６
特定領域のみに選択的にＴｉ４／Ｐｔ５膜を形成する。
（同図（ｄ））この状態で熱処理を施し、Ｔｉと半導体
とのアロイ層を形成して電極のオーミックを得る。しか
る後に同図（ｅｌに示す様に表面保護絶縁膜６を再び形
成、さらに７オトレジスト７を塗布。露光、現像によｋ
）Ｔｉｌｐｔ 上に位置する特定領域のフォトレジスト
を除去する。次に絶縁膜を選択的に除去しく同図（ｆ）
）、Ｔ ｉ ８／Ａｕ ９を蒸着する（同図（ｇ））。
とのアロイ層を形成して電極のオーミックを得る。しか
る後に同図（ｅｌに示す様に表面保護絶縁膜６を再び形
成、さらに７オトレジスト７を塗布。露光、現像によｋ
）Ｔｉｌｐｔ 上に位置する特定領域のフォトレジスト
を除去する。次に絶縁膜を選択的に除去しく同図（ｆ）
）、Ｔ ｉ ８／Ａｕ ９を蒸着する（同図（ｇ））。
最後に７オトレジストを剥離する事によりポンディング
パッドＴ ｉ ８／Ａｕ ９が特定領域に選択的に形成
される（同図（ｈ））。
パッドＴ ｉ ８／Ａｕ ９が特定領域に選択的に形成
される（同図（ｈ））。
本発明によれげ熱処理時にＡｕが相互拡散によりバリア
メタル中を通り抜け、半導体との界面に達して反応を起
こしア皇イ・スパイクを形成する事による素子特性の劣
化は無い。また熱処理時に電極金属と絶縁膜が接してい
ないので熱膨張係数の差に上る応力が加わる事もない。
メタル中を通り抜け、半導体との界面に達して反応を起
こしア皇イ・スパイクを形成する事による素子特性の劣
化は無い。また熱処理時に電極金属と絶縁膜が接してい
ないので熱膨張係数の差に上る応力が加わる事もない。
・そして、電極形成前にクリーンな表面状態の下に形成
した第１の絶縁膜を残す事によシ、絶縁膜と半導体との
界面を安定に保つ事が出来る。更に最終的には絶縁膜が
段切れも無（Ｔｉ／Ｐｔの端部までを覆う構造となるた
め半導体表面が雰囲気中に露出する部分は無く表面劣化
を防止出来、かつまた絶縁膜で電極金属を押さえる事に
よシミ極の密着性も高くなる。
した第１の絶縁膜を残す事によシ、絶縁膜と半導体との
界面を安定に保つ事が出来る。更に最終的には絶縁膜が
段切れも無（Ｔｉ／Ｐｔの端部までを覆う構造となるた
め半導体表面が雰囲気中に露出する部分は無く表面劣化
を防止出来、かつまた絶縁膜で電極金属を押さえる事に
よシミ極の密着性も高くなる。
以上説明した様に、本発明によれば化合物半導体素子の
電極としてよル信頼性の高いものが得られる。
電極としてよル信頼性の高いものが得られる。
第１図＋ａｌ、（ｂｌはＴｉ／Ｐｔ／Ａｕ ３層構造の
電極を有する化合物半導体素子の構造模式図、第２ ［
（ａ） ｙ（ｂ） ｐ （ｃｌ ｐ （ｃｔ） 、 （
ｅ） 、（ｒ） ｐ （ｇｌ 、 （ｈ））は本発明の
一実施例の、Ｔｉ／Ｐｔ／Ｔｉ／Ａｕ４層構造の電極を
有する化合物半導体素子の高信頼電極の製造工程の模式
図である。図中１はＡｕ ％ ２はＰｔ、３はＴｉ 、
４は絶縁膜、５は化合物半導体、６はフォトレジストを
示す。
電極を有する化合物半導体素子の構造模式図、第２ ［
（ａ） ｙ（ｂ） ｐ （ｃｌ ｐ （ｃｔ） 、 （
ｅ） 、（ｒ） ｐ （ｇｌ 、 （ｈ））は本発明の
一実施例の、Ｔｉ／Ｐｔ／Ｔｉ／Ａｕ４層構造の電極を
有する化合物半導体素子の高信頼電極の製造工程の模式
図である。図中１はＡｕ ％ ２はＰｔ、３はＴｉ 、
４は絶縁膜、５は化合物半導体、６はフォトレジストを
示す。
Claims (1)
- 第１の絶縁膜によって選択的に化合物半導体を露出させ
た領域にＴｉ／Ｐｔから成る第１の多層金属膜を絶縁膜
と接しないように被着させ、当該金員膜が形成された半
導体結晶を熱処理する工程と、しかる後に第２の絶縁膜
を形成、該第２の絶縁膜中、上記第１の多層金員膜上に
ある特定領域を選択的に除去、第１の多層金属膜表面を
露出させた領域ＩＣＴ ｉ ｌＡ ｕから成る第２の多
層金属膜を被着させる工程とから構成される事を特徴と
する化合物半導体素子の電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171584A JPS60176231A (ja) | 1984-02-22 | 1984-02-22 | 化合物半導体素子の電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171584A JPS60176231A (ja) | 1984-02-22 | 1984-02-22 | 化合物半導体素子の電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176231A true JPS60176231A (ja) | 1985-09-10 |
Family
ID=12338757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171584A Pending JPS60176231A (ja) | 1984-02-22 | 1984-02-22 | 化合物半導体素子の電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176231A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189731A (ja) * | 1986-02-15 | 1987-08-19 | Honda Motor Co Ltd | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
| JPS63124461A (ja) * | 1986-11-12 | 1988-05-27 | Nec Corp | 半導体装置 |
| JPH0243769A (ja) * | 1988-08-03 | 1990-02-14 | Toshiba Corp | 半導体装置 |
| JP2009206357A (ja) * | 2008-02-28 | 2009-09-10 | Asahi Kasei Electronics Co Ltd | 化合物半導体装置及び化合物半導体装置の製造方法 |
| JP2010172821A (ja) * | 2009-01-29 | 2010-08-12 | Ckd Corp | フィルタ装置 |
-
1984
- 1984-02-22 JP JP3171584A patent/JPS60176231A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189731A (ja) * | 1986-02-15 | 1987-08-19 | Honda Motor Co Ltd | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
| JPS63124461A (ja) * | 1986-11-12 | 1988-05-27 | Nec Corp | 半導体装置 |
| JPH0243769A (ja) * | 1988-08-03 | 1990-02-14 | Toshiba Corp | 半導体装置 |
| JP2009206357A (ja) * | 2008-02-28 | 2009-09-10 | Asahi Kasei Electronics Co Ltd | 化合物半導体装置及び化合物半導体装置の製造方法 |
| JP2010172821A (ja) * | 2009-01-29 | 2010-08-12 | Ckd Corp | フィルタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4702941A (en) | Gold metallization process | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPS6364057B2 (ja) | ||
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPS6290930A (ja) | 化合物半導体素子の電極形成方法 | |
| JPS6058621A (ja) | 化合物半導体素子の電極の製造方法 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JPS6113375B2 (ja) | ||
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6058622A (ja) | 化合物半導体素子の電極の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH0334675B2 (ja) | ||
| JPS5810836A (ja) | 半導体装置 | |
| JPS5815253A (ja) | 半導体装置の電極製造方法 | |
| JP3438197B2 (ja) | 金属配線膜およびその製造方法 | |
| JPS6133257B2 (ja) | ||
| JPS6380580A (ja) | ジヨセフソン接合素子の製造方法 |