JPS6132457A - 基板電圧発生回路 - Google Patents
基板電圧発生回路Info
- Publication number
- JPS6132457A JPS6132457A JP15479084A JP15479084A JPS6132457A JP S6132457 A JPS6132457 A JP S6132457A JP 15479084 A JP15479084 A JP 15479084A JP 15479084 A JP15479084 A JP 15479084A JP S6132457 A JPS6132457 A JP S6132457A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrode
- potential
- mosfet
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電源電位と基板電位が異なる集積回路において
集積回路内部で基板電圧を発生させる基板電位発生回路
に関する。
集積回路内部で基板電圧を発生させる基板電位発生回路
に関する。
従来の基板電圧発生回路の例を第6rgJに示す。
第6図の回路はダイナミックランダムアクセスメモリの
基板電圧を発生させる場合に良く用いられる回路でリン
グオシレータ101で発生させたクロック信号をコンデ
ンサ103を介してダイオード特性を持つ様にゲート・
ドレイン(もしくはソース)間を接続されたMOSFI
CT104とMOEIFII!T105に送り、一方の
電極を負の電源端子であるーVssに接続されたMOS
FIT104と、一方の電極を基板電位であるーysυ
Bに接続されたMOSIFICT10517)働きによ
り−Vs+sよりも低い電位−v EITI!lを作る
ものである。
基板電圧を発生させる場合に良く用いられる回路でリン
グオシレータ101で発生させたクロック信号をコンデ
ンサ103を介してダイオード特性を持つ様にゲート・
ドレイン(もしくはソース)間を接続されたMOSFI
CT104とMOEIFII!T105に送り、一方の
電極を負の電源端子であるーVssに接続されたMOS
FIT104と、一方の電極を基板電位であるーysυ
Bに接続されたMOSIFICT10517)働きによ
り−Vs+sよりも低い電位−v EITI!lを作る
ものである。
第7図に第6図の回路の動作のタイミングチャートを示
しである。なお第7図における動作波形の左に付けた番
号及び記号は第6図の同一の番号及び記号に対応してい
る。第7図のタイミングチャートによる信号波形を見れ
ば分るように一7110Bはクロック信号に同期して変
動している。したがって原理的に電圧変動が避は難い訳
であるが、従来の回路は電圧変動率が大きく問題があっ
た0まだ電圧変動率を小さくするにはクロック信号の周
波数を高くすれば良いが、周波数に比例してリングオシ
レータの消費電流が増加してしまうという問題があった
。なお従来の回路を2組み用いたとしてもそれぞれのリ
ングオシレータの信号間の位相関係が全く無関係である
為、電圧変動率が低下するという保証はない0以上、従
来の回路においては基板電圧の電圧変動率をリングオシ
レータの消費電流の増加なしには小さく抑える方法がな
かった0 〔目 的〕 本発明はダイオード特性を持つ様にゲート・ドレイン(
もしくはソース)間を接続した2個のMOS?]UTと
コンデンサからなる昇圧回路を単位昇圧回路として、該
単位昇圧回路を複数個と67個の発振回路からなり、該
発振回路からそれぞれ位相の異なった複数個のクロック
信号を取り出し、前記複数個の単位昇圧回路にそれぞれ
供給し、電圧変動率が最も大きくなるクロック信号の立
ち下がりのタイミングをずらして合成することにより電
圧変動率の小さな基板電圧発生回路を、実現するもので
ある。
しである。なお第7図における動作波形の左に付けた番
号及び記号は第6図の同一の番号及び記号に対応してい
る。第7図のタイミングチャートによる信号波形を見れ
ば分るように一7110Bはクロック信号に同期して変
動している。したがって原理的に電圧変動が避は難い訳
であるが、従来の回路は電圧変動率が大きく問題があっ
た0まだ電圧変動率を小さくするにはクロック信号の周
波数を高くすれば良いが、周波数に比例してリングオシ
レータの消費電流が増加してしまうという問題があった
。なお従来の回路を2組み用いたとしてもそれぞれのリ
ングオシレータの信号間の位相関係が全く無関係である
為、電圧変動率が低下するという保証はない0以上、従
来の回路においては基板電圧の電圧変動率をリングオシ
レータの消費電流の増加なしには小さく抑える方法がな
かった0 〔目 的〕 本発明はダイオード特性を持つ様にゲート・ドレイン(
もしくはソース)間を接続した2個のMOS?]UTと
コンデンサからなる昇圧回路を単位昇圧回路として、該
単位昇圧回路を複数個と67個の発振回路からなり、該
発振回路からそれぞれ位相の異なった複数個のクロック
信号を取り出し、前記複数個の単位昇圧回路にそれぞれ
供給し、電圧変動率が最も大きくなるクロック信号の立
ち下がりのタイミングをずらして合成することにより電
圧変動率の小さな基板電圧発生回路を、実現するもので
ある。
第1図は本発明の第1の実施例を示す回路図である◇第
1図において破線24に囲まれた回路はリングオシレー
タからなる発振回路であり、5個のインバータ11〜1
5を環状に接続することによって構成されている。破4
I25に鍔まれた回路は単位昇圧回路であって、MOS
?KT19のソースもしくはドレインとなる第1の電極
はゲート電極と接続され、MOSFII!Tl 9のド
レインもしくはソースとなる第2の電極は負の電源端子
である一v1111に接続されている。MO5FBT2
0のドレインもしくはソースとなる第1の電極はゲート
電極と接続され、かつコンデンサ18の第1の端子に接
続されている。以上によって単位昇圧回路25は構成さ
れている。リングオシレータ24の第1のクロック信号
出力であるインバータ15の出力はインバータ16のバ
ッファーを通って単位昇圧回路25の中のコンデンサ1
8の第2の端子にクロック信号を送る。単位昇圧回路2
6はMOSIFET22、MOSFKT23、コンデン
サ21からなり、構成は単位昇圧回路25と基本的に同
じである。リングオシレータ24の第2のクロック信号
出力であるインバータ12の出力はインバータ17のバ
ッファーを通って単位昇圧回路26の中のコンデンサ2
1の第2の端子にクロック信号を送る。さてリングオシ
レータ24のイ”/ /(−夕11〜15の信号波形及
びバッファーであるインバータ16.17の信号波形を
示したのが第2図のタイミングチャートである。また第
3図は第1127の回路の主に単位昇圧回路の中の動作
波形を示した図である0第2図及び第3図において信号
波形の左側に記した番号及び記号は第1図の回路図に示
した番号及び記号における信号と対応している。さてイ
ンバータ16によって単位昇圧回路25にり四ツク信号
が加えられ、またイン/<−117kmよって単位昇圧
回路26にクロック信号が加えられると等価的にダイオ
ード特性を示すMOSIMI!Ti9.20.22.2
3とコンデンサ18.21の働きによってMOJFIT
l 9の第1の電極電位27 、MOSFICT22の
第1の電極電位28の動作は第3図のそれぞれ(27)
、(2B)に示した信号波形となる。そして基板電位−
vIIITI+は第3図の(−Vevn)に示した波形
となる。本発明の基板電圧発生回路による第3図の(−
■8υB)の電位波形と従来の基板電圧発生回路による
第7図の(−7etrn)の電位波形を比較するとリン
グオシレータの発振周波数は同一でありながら本発明の
基板電圧発生回路ではクロック信号の立ち下がりによる
最大電圧変動のポイントが2倍となり、その分だけきめ
細かく電荷を−v8υBに供給することになるので全体
としての電圧変動率が小ざくなっていることが分る。な
お第1図の実施例では単位昇圧回路を2個用いているが
、この場合は−V RUBに電荷を供給する能力が2倍
となるので電圧変動率のみを小さくするにはコンデンサ
18.21の容量やMOS’1FKT19.20,22
.23の能力は従来の回路の場合より小さくしても良い
。
1図において破線24に囲まれた回路はリングオシレー
タからなる発振回路であり、5個のインバータ11〜1
5を環状に接続することによって構成されている。破4
I25に鍔まれた回路は単位昇圧回路であって、MOS
?KT19のソースもしくはドレインとなる第1の電極
はゲート電極と接続され、MOSFII!Tl 9のド
レインもしくはソースとなる第2の電極は負の電源端子
である一v1111に接続されている。MO5FBT2
0のドレインもしくはソースとなる第1の電極はゲート
電極と接続され、かつコンデンサ18の第1の端子に接
続されている。以上によって単位昇圧回路25は構成さ
れている。リングオシレータ24の第1のクロック信号
出力であるインバータ15の出力はインバータ16のバ
ッファーを通って単位昇圧回路25の中のコンデンサ1
8の第2の端子にクロック信号を送る。単位昇圧回路2
6はMOSIFET22、MOSFKT23、コンデン
サ21からなり、構成は単位昇圧回路25と基本的に同
じである。リングオシレータ24の第2のクロック信号
出力であるインバータ12の出力はインバータ17のバ
ッファーを通って単位昇圧回路26の中のコンデンサ2
1の第2の端子にクロック信号を送る。さてリングオシ
レータ24のイ”/ /(−夕11〜15の信号波形及
びバッファーであるインバータ16.17の信号波形を
示したのが第2図のタイミングチャートである。また第
3図は第1127の回路の主に単位昇圧回路の中の動作
波形を示した図である0第2図及び第3図において信号
波形の左側に記した番号及び記号は第1図の回路図に示
した番号及び記号における信号と対応している。さてイ
ンバータ16によって単位昇圧回路25にり四ツク信号
が加えられ、またイン/<−117kmよって単位昇圧
回路26にクロック信号が加えられると等価的にダイオ
ード特性を示すMOSIMI!Ti9.20.22.2
3とコンデンサ18.21の働きによってMOJFIT
l 9の第1の電極電位27 、MOSFICT22の
第1の電極電位28の動作は第3図のそれぞれ(27)
、(2B)に示した信号波形となる。そして基板電位−
vIIITI+は第3図の(−Vevn)に示した波形
となる。本発明の基板電圧発生回路による第3図の(−
■8υB)の電位波形と従来の基板電圧発生回路による
第7図の(−7etrn)の電位波形を比較するとリン
グオシレータの発振周波数は同一でありながら本発明の
基板電圧発生回路ではクロック信号の立ち下がりによる
最大電圧変動のポイントが2倍となり、その分だけきめ
細かく電荷を−v8υBに供給することになるので全体
としての電圧変動率が小ざくなっていることが分る。な
お第1図の実施例では単位昇圧回路を2個用いているが
、この場合は−V RUBに電荷を供給する能力が2倍
となるので電圧変動率のみを小さくするにはコンデンサ
18.21の容量やMOS’1FKT19.20,22
.23の能力は従来の回路の場合より小さくしても良い
。
第4図は本発明の第2の実施例を示す回路図である。第
4図において破@29に囲まれた回路はリングオシレー
タであり、破a30及び破4g!31に囲まれた回路は
共に単位昇圧回路であるoリングオシレータ29の出力
信号は一方ではインバータ32を経て単位昇圧回路30
に加えられ、また他方ではインバータ33及びインバー
タ34t−経て単位昇圧回路61に加えられている。単
位昇圧回路30に加えられるクロック信号を作るインバ
ータ32の信号波形、及び単位昇圧回路31に加えられ
るクロック信号を作るインバータ54の信号波形を第5
図のタイミングチャートに示すO第5図において2種の
クロック信号は互いに位相が反転しており、電圧変動が
最大となるクロック信号の立ち下がりが交互に、かつ同
じ時間間隔となるので同じクロック信号数を用いる場合
には電圧変動率が最小となる。
4図において破@29に囲まれた回路はリングオシレー
タであり、破a30及び破4g!31に囲まれた回路は
共に単位昇圧回路であるoリングオシレータ29の出力
信号は一方ではインバータ32を経て単位昇圧回路30
に加えられ、また他方ではインバータ33及びインバー
タ34t−経て単位昇圧回路61に加えられている。単
位昇圧回路30に加えられるクロック信号を作るインバ
ータ32の信号波形、及び単位昇圧回路31に加えられ
るクロック信号を作るインバータ54の信号波形を第5
図のタイミングチャートに示すO第5図において2種の
クロック信号は互いに位相が反転しており、電圧変動が
最大となるクロック信号の立ち下がりが交互に、かつ同
じ時間間隔となるので同じクロック信号数を用いる場合
には電圧変動率が最小となる。
以上、第1図の回路及び第4図の回路で本発明の詳細な
説明したが、本発明の回路の本質は1個の発振回路から
複数のクロック信号を取り出し、複数の単位昇圧回路に
それぞれ供給し、電圧変動が最大となるクロック信号の
立ち下がりのタイミングをずらして合成することにより
電圧変動率を小さくするものである。したがって第1図
及び第4図ではインバータ5段からなるリングオシレー
タで構成しても良く、また幾つの信号でも、どこの段か
らでも取り出して良い。またリングオシレータでなくと
も複数の信号が取り出せればどんな発振回路であっても
良い。また第1図の回路ではインバータ16.17をバ
ッファーとして用いているが、バッファーはあった方が
望し、いが省略することも可能である。また実施例では
負の電源端子−V ssと基板電位−vIIIUBで動
作を説明したか、同じ構成でPチャネルMOSFETを
用いることにより、正の電源端子+vDD’、と基板電
位V11UBとの間の基板電位昇圧回路も構成できる。
説明したが、本発明の回路の本質は1個の発振回路から
複数のクロック信号を取り出し、複数の単位昇圧回路に
それぞれ供給し、電圧変動が最大となるクロック信号の
立ち下がりのタイミングをずらして合成することにより
電圧変動率を小さくするものである。したがって第1図
及び第4図ではインバータ5段からなるリングオシレー
タで構成しても良く、また幾つの信号でも、どこの段か
らでも取り出して良い。またリングオシレータでなくと
も複数の信号が取り出せればどんな発振回路であっても
良い。また第1図の回路ではインバータ16.17をバ
ッファーとして用いているが、バッファーはあった方が
望し、いが省略することも可能である。また実施例では
負の電源端子−V ssと基板電位−vIIIUBで動
作を説明したか、同じ構成でPチャネルMOSFETを
用いることにより、正の電源端子+vDD’、と基板電
位V11UBとの間の基板電位昇圧回路も構成できる。
〔効 果〕
以上、本発明の回路は同一の発振回路から複数個の異な
る位相の信号を取り出し、電圧変動が最大−となるり四
ツク信号の立ち下がりのタイミングをずらして合成する
ので同じ周波数の発振回路をクロック信号源として用い
る場合には電圧変動率の小さな基板電圧発生回路が得ら
れる。また同じ電圧変動率で良い場合には発振回路の周
波数を下げられるので消費電流の小さな基板電圧発生回
路が得られる。なお本発明の回路を集積回路に内蔵させ
た場合、一般的にパターン面積を最も大きく占めるのは
コンデンサの面積であるが、本発明によって単位昇圧回
路が複数個になっても、逆にその数に反比例して1個盛
りのコンデンサ面積を小さく出来るので全体としては殆
どパターン面積の増加なしに本発明の基板電圧発生回路
を集積回路化できる。また本発明の回路では単位昇圧回
路が複数個あるので、それらを集積回路のチップの適当
に互いに離れた所に配置することにより基板電位がチッ
プ全体に均等にかかりやすくすることも可能となる。
る位相の信号を取り出し、電圧変動が最大−となるり四
ツク信号の立ち下がりのタイミングをずらして合成する
ので同じ周波数の発振回路をクロック信号源として用い
る場合には電圧変動率の小さな基板電圧発生回路が得ら
れる。また同じ電圧変動率で良い場合には発振回路の周
波数を下げられるので消費電流の小さな基板電圧発生回
路が得られる。なお本発明の回路を集積回路に内蔵させ
た場合、一般的にパターン面積を最も大きく占めるのは
コンデンサの面積であるが、本発明によって単位昇圧回
路が複数個になっても、逆にその数に反比例して1個盛
りのコンデンサ面積を小さく出来るので全体としては殆
どパターン面積の増加なしに本発明の基板電圧発生回路
を集積回路化できる。また本発明の回路では単位昇圧回
路が複数個あるので、それらを集積回路のチップの適当
に互いに離れた所に配置することにより基板電位がチッ
プ全体に均等にかかりやすくすることも可能となる。
第1図は本発明の基板電圧発生回路の第1の実施例を示
す回路図、第2図、第3図は第1図の回路の各部の動き
を示すタイミングチャート、及び動作波形を示す図、第
4図は本発明の基板電圧発生回路の第2の実施例を示す
回路図、第5図は第4図の回路の一部の動きを示すタイ
ミングチャート、第6図は従来の基板電圧発生回路の例
を示す回路図・第7図は第6図の回路の各部の動作波形
を示す図である。 11.12.13.14.15.16.17 。 32,33.34・・・・・・インバータ回路18.2
1・・・・・・コンデンサ 19.20.22.23・・・・・・NチャネルMOS
F1T 24.29・・・・・・リングオシレータ25.26,
30.31・・・・・・単位昇圧回路以上
す回路図、第2図、第3図は第1図の回路の各部の動き
を示すタイミングチャート、及び動作波形を示す図、第
4図は本発明の基板電圧発生回路の第2の実施例を示す
回路図、第5図は第4図の回路の一部の動きを示すタイ
ミングチャート、第6図は従来の基板電圧発生回路の例
を示す回路図・第7図は第6図の回路の各部の動作波形
を示す図である。 11.12.13.14.15.16.17 。 32,33.34・・・・・・インバータ回路18.2
1・・・・・・コンデンサ 19.20.22.23・・・・・・NチャネルMOS
F1T 24.29・・・・・・リングオシレータ25.26,
30.31・・・・・・単位昇圧回路以上
Claims (1)
- 第1の絶縁ゲート電界効果型トランジスタ(以下MO
SFETと略す)のソースもしくはドレインとなる第1
の電極とゲート電極が接続され、第1のMOSFETの
ドレインもしくはソースとなる第2の電極は負(正)の
電源端子である−V_S_S(+V_D_D)に接続さ
れ、第2のMOSFETのドレインもしくはソースとな
る第1の電極とゲート電極が接続されかつ基板電位であ
る−V_S_U_B(V_S_U_B)に接続され、第
1のMOSFETの第1の電極と第2のMOSFETの
第2の電極が接続されかつコンデンサの第1の端子に接
続され、コンデンサの第2の端子はクロック信号を受け
る端子となっている。以上を単位昇圧回路とする。基板
電位として電源電位と異なる電圧を必要とするMOS集
積回路において、複数個の前記単位昇圧回路と、1個の
発振回路からなり、該発振回路から複数個の互いに位相
の異なる信号を複数個の前記単位昇圧回路にクロック信
号としてそれぞれ加えた回路構成を特徴とする基板電圧
発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15479084A JPS6132457A (ja) | 1984-07-24 | 1984-07-24 | 基板電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15479084A JPS6132457A (ja) | 1984-07-24 | 1984-07-24 | 基板電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6132457A true JPS6132457A (ja) | 1986-02-15 |
Family
ID=15591953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15479084A Pending JPS6132457A (ja) | 1984-07-24 | 1984-07-24 | 基板電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6132457A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249359A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | 基板バイアス発生装置 |
US5644534A (en) * | 1994-12-27 | 1997-07-01 | Macronix International Co., Ltd. | Voltage booster circuit with plural booster units having outputs connected in common |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54133083A (en) * | 1978-03-21 | 1979-10-16 | Siemens Ag | Semiconductor circuit |
JPS5590139A (en) * | 1978-12-27 | 1980-07-08 | Fujitsu Ltd | Substrate bias generating circuit |
-
1984
- 1984-07-24 JP JP15479084A patent/JPS6132457A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54133083A (en) * | 1978-03-21 | 1979-10-16 | Siemens Ag | Semiconductor circuit |
JPS5590139A (en) * | 1978-12-27 | 1980-07-08 | Fujitsu Ltd | Substrate bias generating circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249359A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | 基板バイアス発生装置 |
US5644534A (en) * | 1994-12-27 | 1997-07-01 | Macronix International Co., Ltd. | Voltage booster circuit with plural booster units having outputs connected in common |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4455628A (en) | Substrate bias generating circuit | |
US6208197B1 (en) | Internal charge pump voltage limit control | |
JPH07326957A (ja) | Cmos回路 | |
US7259611B2 (en) | Step-up / step-down circuit | |
KR100294584B1 (ko) | 반도체메모리장치의기판바이어스전압발생회로 | |
JPS6132457A (ja) | 基板電圧発生回路 | |
JPH08288800A (ja) | 低電力発振器 | |
US8963605B2 (en) | Multi-phase clock signal generation circuits | |
JPH1145574A (ja) | 半導体記憶装置 | |
RU99118225A (ru) | Схема для генерации отрицательных напряжений | |
KR850004882A (ko) | 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치 | |
JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
KR100408101B1 (ko) | Dll 회로 및 dll 제어방법 | |
JP2858497B2 (ja) | 半導体集積回路 | |
JP2001044819A (ja) | 高電圧出力インバーター | |
JPH0546113A (ja) | 半導体集積回路 | |
JPH01110758A (ja) | 基板バイアス発生回路 | |
JP2641890B2 (ja) | 半導体集積回路 | |
KR100928096B1 (ko) | 전압 제어 발진기 | |
KR100256817B1 (ko) | 반도체 메모리 소자의 다이나믹 버퍼 회로 | |
JP3432318B2 (ja) | 半導体装置 | |
JPH0613872A (ja) | Cmosバッファ回路 | |
JPH05153769A (ja) | 昇圧回路 | |
JPH06121525A (ja) | 基板バイアス発生装置 | |
JPH1173770A (ja) | 半導体記憶装置 |