JPS6127658A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6127658A JPS6127658A JP14837984A JP14837984A JPS6127658A JP S6127658 A JPS6127658 A JP S6127658A JP 14837984 A JP14837984 A JP 14837984A JP 14837984 A JP14837984 A JP 14837984A JP S6127658 A JPS6127658 A JP S6127658A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alloy
- wiring
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、特に配線を改良した半導体装置及びその製造
方法に関する。
方法に関する。
従来、例えば半導体装置として第１図に示す２層配線構
造のものが知られている。
造のものが知られている。
図中の１は、例えばＰ型のシリコン基板である。この基
板１上には、絶縁膜２を介して第１層目のＡｔ配線３ａ
が設けられ、この上に層間絶縁膜４を介して第２層目の
Ａｔ配線３ｂが設けられている。
板１上には、絶縁膜２を介して第１層目のＡｔ配線３ａ
が設けられ、この上に層間絶縁膜４を介して第２層目の
Ａｔ配線３ｂが設けられている。
しかし々から、こうした構造の半導体装置によれば次に
示す欠点を有する。即ち、層間絶縁膜４は、通常４００
℃程度でＣＶＤ （気相成長）法によシ形成されるため
、形成時に第１層目のＡｔ配線Ｊａｒ／Ｃヒロック５が
生じ易い。そして、このヒロック５が眉間絶縁膜４の異
常成長をひきおこし、眉間絶縁膜４の機械的強度が低下
し、クラック６が生じる。その結果、このクラック６を
介して第１．第２層目のＡ／＝配線３ａ、３ｂ間が短絡
する恐れがおり、耐圧特性を劣化させる。々お、図中の
８はＡ２配線３ａの基板主面に対して水平方向に生じる
横ヒロックである。
示す欠点を有する。即ち、層間絶縁膜４は、通常４００
℃程度でＣＶＤ （気相成長）法によシ形成されるため
、形成時に第１層目のＡｔ配線Ｊａｒ／Ｃヒロック５が
生じ易い。そして、このヒロック５が眉間絶縁膜４の異
常成長をひきおこし、眉間絶縁膜４の機械的強度が低下
し、クラック６が生じる。その結果、このクラック６を
介して第１．第２層目のＡ／＝配線３ａ、３ｂ間が短絡
する恐れがおり、耐圧特性を劣化させる。々お、図中の
８はＡ２配線３ａの基板主面に対して水平方向に生じる
横ヒロックである。
このようなことから、第２図及び第３図に示す如く配線
を改良した半導体装置が発明されている。即ち、第２図
はシリコン基板１の表面にＮ＋Ｗの拡散層１１を設け、
同基板１上の絶縁膜１２のコンタクトホール１３を介し
て拡散層１ノに接続する配線１４を設け、該配線１４を
第１のＡｔ層１５ｒａとＴ ｔ、 ｖ、 Ｃｒ、 Ｍｏ
等の金属層１６と第２のＡｔ層１５ｂとから構成した構
造となっている。一方、第３図は、配線１７が、第１の
Ａｔ層１フ嘗と前記と同様な金属層１６とから構成され
た構造となっている。こうした第２図、第３図の半導体
装置によれば、夫々の配ａ１４（又は１７）に金属層１
６を介在するため、第１図のように眉間絶縁膜を介して
第２層目の配線を形成した場合、基板ノの主面に対して
垂直な方向のヒロックをほとんど回避できる。しかしな
がら、基板１の主面に対して水平方向に成長すル横ヒロ
ック８を伴った。ところで、この横ヒロック８は、その
形状が０．５μｍ程度であるため、配線間隔が数μｍ程
度（従来）の場合は特に素子特性に大きな問題はなかっ
た。しかるに、今日配線間隔が１μｍ程度と集積度を上
げた半導体装置においては、＃電圧特性に悪影響を及ば
ず原因となっている。また、横ヒロック８は、第１層目
の配線間の短絡の原因となる。
を改良した半導体装置が発明されている。即ち、第２図
はシリコン基板１の表面にＮ＋Ｗの拡散層１１を設け、
同基板１上の絶縁膜１２のコンタクトホール１３を介し
て拡散層１ノに接続する配線１４を設け、該配線１４を
第１のＡｔ層１５ｒａとＴ ｔ、 ｖ、 Ｃｒ、 Ｍｏ
等の金属層１６と第２のＡｔ層１５ｂとから構成した構
造となっている。一方、第３図は、配線１７が、第１の
Ａｔ層１フ嘗と前記と同様な金属層１６とから構成され
た構造となっている。こうした第２図、第３図の半導体
装置によれば、夫々の配ａ１４（又は１７）に金属層１
６を介在するため、第１図のように眉間絶縁膜を介して
第２層目の配線を形成した場合、基板ノの主面に対して
垂直な方向のヒロックをほとんど回避できる。しかしな
がら、基板１の主面に対して水平方向に成長すル横ヒロ
ック８を伴った。ところで、この横ヒロック８は、その
形状が０．５μｍ程度であるため、配線間隔が数μｍ程
度（従来）の場合は特に素子特性に大きな問題はなかっ
た。しかるに、今日配線間隔が１μｍ程度と集積度を上
げた半導体装置においては、＃電圧特性に悪影響を及ば
ず原因となっている。また、横ヒロック８は、第１層目
の配線間の短絡の原因となる。
本発明は上記事情に鑑みてなされたもので、配線の基板
主面に対して垂直な方向に発生するヒロックを抑制する
ことは勿論のこと、基板主面に対して水平方向の横ヒロ
ックの発生を抑制し得る耐圧特性の優れた半導体装置及
びその製造方法を提供することを目的とする。
主面に対して垂直な方向に発生するヒロックを抑制する
ことは勿論のこと、基板主面に対して水平方向の横ヒロ
ックの発生を抑制し得る耐圧特性の優れた半導体装置及
びその製造方法を提供することを目的とする。
、本願用１の発明は、半導体基板上に絶縁膜を介して形
成される配線を、アルミニウム又はアルミニウム合金か
らなる配線パターンと、この配線パターンの表面に覆わ
れた該パターンより硬度の大きい合金層とから構成する
仁とによって、配線に基板主面に対して水平及び垂直方
向のヒロックが発生することを抑制しようとするもので
ある。
成される配線を、アルミニウム又はアルミニウム合金か
らなる配線パターンと、この配線パターンの表面に覆わ
れた該パターンより硬度の大きい合金層とから構成する
仁とによって、配線に基板主面に対して水平及び垂直方
向のヒロックが発生することを抑制しようとするもので
ある。
本願用２の発明は、半導体基板上に絶縁膜を介してアル
ミニウム又はアルミニウム合金からなる配線ノセターン
を形成した後、この配線パターンの上面及び側面に、ア
ルミニウムと合金を形成しかつアルミニウムよりも硬度
の大きい金属膜／９ターン、残存金机服を夫々形成し、
更に熱処理により配線ノ９クーンの表面に該パターンよ
シ硬度の大きい合金層全形成して配線を形成することに
よシ、本願用１の発明と同様な効果を得る金属配縁全形
成することを図ったものである。
ミニウム又はアルミニウム合金からなる配線ノセターン
を形成した後、この配線パターンの上面及び側面に、ア
ルミニウムと合金を形成しかつアルミニウムよりも硬度
の大きい金属膜／９ターン、残存金机服を夫々形成し、
更に熱処理により配線ノ９クーンの表面に該パターンよ
シ硬度の大きい合金層全形成して配線を形成することに
よシ、本願用１の発明と同様な効果を得る金属配縁全形
成することを図ったものである。
本発明において、アルミニウム（Ａｔ）と合金を形成し
かつＡｔよｐも硬度の大きい金属膜パターンとシテハ、
ニッケル（Ｎ４）ＪＩＬ”ターン、タングステン（Ｗ）
ｉパターン、チタン（Ｔｉ）膜パターン、バナゾウム（
ｖ＞膜パターン、モリブデンＣｙ１ｏ’） Ｍノｑター
ン、タリウム（’ｒａ）ｉパターン、ニオブ（Ｎｂ）膜
パターン、銅膜パターン、あるいはこれら／？ター／の
シリコンとの合金膜パターンが挙げられる。
かつＡｔよｐも硬度の大きい金属膜パターンとシテハ、
ニッケル（Ｎ４）ＪＩＬ”ターン、タングステン（Ｗ）
ｉパターン、チタン（Ｔｉ）膜パターン、バナゾウム（
ｖ＞膜パターン、モリブデンＣｙ１ｏ’） Ｍノｑター
ン、タリウム（’ｒａ）ｉパターン、ニオブ（Ｎｂ）膜
パターン、銅膜パターン、あるいはこれら／？ター／の
シリコンとの合金膜パターンが挙げられる。
〔発明の実施例〕
以下、本発明の一実施例を第４図（ａ）〜（ｆ）を診照
して説明する。
して説明する。
〔１〕 まず、例えばＰ型のシリコン基板２ノの表面
にＮ＋型の拡散層２２を形成した。つづいて、基板２１
上に絶縁膜２３を形成した後、拡散層２２の一部に対応
する絶縁膜２３を選択的にエツチング除去してフンタク
トホール２４を開口した。次いで、全面ＫＡ４を主成分
とするＣｕあるいはＳｔとのＡｔ合金膜２５を０．５〜
１．０μｍの厚さで形成した（第４図（、）図示）。な
お、Ａｔ合金膜の代シにＡｔ層でもよい。しかる後、Ａ
ｔ合金膜２５上にＴＩ、Ｓｉの２元素からなる厚さ１０
〜１１００ｎの第１の金属膜２６を形成した（第４図（
ｂ）図示）。なお、この金属膜２６中のＴｉとＳｌの組
成比は１：２程度が望ましい。
にＮ＋型の拡散層２２を形成した。つづいて、基板２１
上に絶縁膜２３を形成した後、拡散層２２の一部に対応
する絶縁膜２３を選択的にエツチング除去してフンタク
トホール２４を開口した。次いで、全面ＫＡ４を主成分
とするＣｕあるいはＳｔとのＡｔ合金膜２５を０．５〜
１．０μｍの厚さで形成した（第４図（、）図示）。な
お、Ａｔ合金膜の代シにＡｔ層でもよい。しかる後、Ａ
ｔ合金膜２５上にＴＩ、Ｓｉの２元素からなる厚さ１０
〜１１００ｎの第１の金属膜２６を形成した（第４図（
ｂ）図示）。なお、この金属膜２６中のＴｉとＳｌの組
成比は１：２程度が望ましい。
〔１１〕 次に、写真蝕刻法等を用いて前記金属膜２
６、Ａｔ合金膜２５をノ（ターニングし、金属膜パター
ン２６′、配線パターンとしてのＡｔ合金膜）やターン
２５′を夫々形成した（第４図（ｃ）図示）。
６、Ａｔ合金膜２５をノ（ターニングし、金属膜パター
ン２６′、配線パターンとしてのＡｔ合金膜）やターン
２５′を夫々形成した（第４図（ｃ）図示）。
この際、Ａｔ合金膜パターン２５′の側面は露出する。
次いで、全面にＴｉ、Ｓｉの２元素からなる厚さ１０〜
１００ ｎｍの第２の金属膜２７を再度形成した（第４
図（ｄ）図示）。しかる後、この金属膜２７を例えば反
応性イオンエツチングＲＩＥによシエッチング除去し、
Ａｔ合金膜・ぐターフ２５′の側壁に第２の金属膜２７
′を残存させた。その結果、Ａ／１．合金膜パターン２
５′の上面は金属膜ノ４ターン２６′によシ覆われ、側
面は残存する第２の金属膜２１′によシ覆われた（第４
図（ｅ）図示）。更に、全面に層間絶縁膜２８を３００
〜５００℃で形成するとともに、Ａｔ合金膜パターン２
５′中のＡ／。
１００ ｎｍの第２の金属膜２７を再度形成した（第４
図（ｄ）図示）。しかる後、この金属膜２７を例えば反
応性イオンエツチングＲＩＥによシエッチング除去し、
Ａｔ合金膜・ぐターフ２５′の側壁に第２の金属膜２７
′を残存させた。その結果、Ａ／１．合金膜パターン２
５′の上面は金属膜ノ４ターン２６′によシ覆われ、側
面は残存する第２の金属膜２１′によシ覆われた（第４
図（ｅ）図示）。更に、全面に層間絶縁膜２８を３００
〜５００℃で形成するとともに、Ａｔ合金膜パターン２
５′中のＡ／。
と、金属膜パターン２６′、残存する第２の金属膜２７
′中のＴ１１Ｓｉを合金化してＡｔよシ硬度の大きいＡ
Ｌ−Ｔ ｉ −８ｉからなる合金層２９を形成し、Ａｔ
合金膜・やターフ２５′と合金層２９からなる第１層目
の配線３０を形成した。この後、層間絶縁膜２８上に第
２層目のＡｔ配線３１を形成して半導体装置を製造した
（第４図（ｆ）図示）。
′中のＴ１１Ｓｉを合金化してＡｔよシ硬度の大きいＡ
Ｌ−Ｔ ｉ −８ｉからなる合金層２９を形成し、Ａｔ
合金膜・やターフ２５′と合金層２９からなる第１層目
の配線３０を形成した。この後、層間絶縁膜２８上に第
２層目のＡｔ配線３１を形成して半導体装置を製造した
（第４図（ｆ）図示）。
本発明に係る半導体装置は、第４図（ｆ）に示す如く、
シリコン基板２１上に絶縁膜２３を介してＡｔ合金Ｉｌ
！ ＝ターン２５′とこのパターンｚ ｓ’衣表面合金
層２９からなる。第１層目の配線３０を設けた構造とな
っている。
シリコン基板２１上に絶縁膜２３を介してＡｔ合金Ｉｌ
！ ＝ターン２５′とこのパターンｚ ｓ’衣表面合金
層２９からなる。第１層目の配線３０を設けた構造とな
っている。
′しかして、本発明によれば、配線３０の表面にＡｔよ
シ硬度の大きいＡｔ−Ｔ ｉ −８ｉかもなる合金層２
９が設けられた構造となっているため、合金層２９によ
り配線３θの基板２１主面に対して水平及び垂直方向に
ヒロックが発生することを抑制でき、耐電圧特性を向上
できる。事実、配線がＡＡからなる場合（第１図に対応
）、Ａｔ層とＴＩ等の金属層からなる場合（８２図又は
第３図に対応）、及び本発明の場合の半導体装置につい
て夫々第１層目の配線間の眉間絶縁膜の耐圧特性を調べ
たところ、第５図０〜（ｃ）に示すような結果が得られ
た。ここて、同図（ａ）は第１図に対応した場合（従来
例）、同図（ｂ）は第２図に対応した場合（従来改良例
）、同図（Ｃ）は本発明の場合である。同図より、従来
例の場合耐電圧のピークはＯ〜Ｉ ＭＶ／ａｎで、また
従来改良例の場合のそれはやは＃）０〜Ｉ ＭＶ／ｃｍ
であるのに対し、本発明の場合約４ ＷＮ／ｍである。
シ硬度の大きいＡｔ−Ｔ ｉ −８ｉかもなる合金層２
９が設けられた構造となっているため、合金層２９によ
り配線３θの基板２１主面に対して水平及び垂直方向に
ヒロックが発生することを抑制でき、耐電圧特性を向上
できる。事実、配線がＡＡからなる場合（第１図に対応
）、Ａｔ層とＴＩ等の金属層からなる場合（８２図又は
第３図に対応）、及び本発明の場合の半導体装置につい
て夫々第１層目の配線間の眉間絶縁膜の耐圧特性を調べ
たところ、第５図０〜（ｃ）に示すような結果が得られ
た。ここて、同図（ａ）は第１図に対応した場合（従来
例）、同図（ｂ）は第２図に対応した場合（従来改良例
）、同図（Ｃ）は本発明の場合である。同図より、従来
例の場合耐電圧のピークはＯ〜Ｉ ＭＶ／ａｎで、また
従来改良例の場合のそれはやは＃）０〜Ｉ ＭＶ／ｃｍ
であるのに対し、本発明の場合約４ ＷＮ／ｍである。
これにより、本発明が従来と比べ優れていることが確認
できる３また、前述したようにヒロックの発生を抑制す
ることができることによシ、第１層目の配線３０間、及
び第１．第２層目の配線３０ 、３１間の短絡を防止で
きる。
できる３また、前述したようにヒロックの発生を抑制す
ることができることによシ、第１層目の配線３０間、及
び第１．第２層目の配線３０ 、３１間の短絡を防止で
きる。
本発明方法によれは、Ａｔ合金膜パターン２５パの上面
にＴｔ＋Ｓｉからなる金属パターン２６′を、かつ側壁
にＴ ４ ｍ ｂ ＋からなる第２の金属膜２７′を残
存させた後、眉間絶縁膜２８の形成時に３００〜５００
℃の熱処理を行うため、金属膜パター：／２６’、第２
の金属ｍ ２ｖ’中ｏ夫ｈ ｏ Ｔｔ、ｓｔ ハＡ／、
合金膜パターン２５′中のＡｔと反応してＡ４よシ硬度
の大きい１ｔ−Ｔｉ −ｓ ｔからなる合金層２９が形
成される。したがって、配線３０の表面が合金層２９が
覆われ、前述と同様、ヒＯｙりの発板主代に対して垂直
、水平方向のヒロックを抑制して配線間の短絡を回避し
、耐圧特性を向上できる高信頼性の半導体装置及びその
製造方法を提供できるものである。
にＴｔ＋Ｓｉからなる金属パターン２６′を、かつ側壁
にＴ ４ ｍ ｂ ＋からなる第２の金属膜２７′を残
存させた後、眉間絶縁膜２８の形成時に３００〜５００
℃の熱処理を行うため、金属膜パター：／２６’、第２
の金属ｍ ２ｖ’中ｏ夫ｈ ｏ Ｔｔ、ｓｔ ハＡ／、
合金膜パターン２５′中のＡｔと反応してＡ４よシ硬度
の大きい１ｔ−Ｔｉ −ｓ ｔからなる合金層２９が形
成される。したがって、配線３０の表面が合金層２９が
覆われ、前述と同様、ヒＯｙりの発板主代に対して垂直
、水平方向のヒロックを抑制して配線間の短絡を回避し
、耐圧特性を向上できる高信頼性の半導体装置及びその
製造方法を提供できるものである。
第１図は従来の半導体装置の断面図、第２図及び第３図
は夫々従来の改良された半導体装置の断面図、第４図（
ａ）〜（ｆ）は本発明の一実施例に係る半導体装置の製
造方法を工程順に示す断面図、第５図（ａ） Ｉ （ｂ
）は夫々従来装置に係る第１層目の配線間のＥη層間絶
縁膜劇圧特性図、同図（ｃ）は本発明装置に係る第１層
目の配線間の層間絶縁膜の特性図である。 ２ノ・・・Ｐ型のシリコン基板、２２・・・Ｐ型の拡散
層、２３・・・絶縁膜、２４・・・コンタクトホール、
２５・・・Ａｔ合金膜、２５′・・・ＡＡ合金膜パター
ン、２６ 、２７ 、２７’・・・金属膜、２６′・・
・金属膜パターン、２８・・・層間絶縁膜、２９・・・
合金層、３０・・・配線、３ノ・・・Ａｔ配線。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図 第３図 ち− （ａ） （ｂ） （ｄ） （ｅ）
は夫々従来の改良された半導体装置の断面図、第４図（
ａ）〜（ｆ）は本発明の一実施例に係る半導体装置の製
造方法を工程順に示す断面図、第５図（ａ） Ｉ （ｂ
）は夫々従来装置に係る第１層目の配線間のＥη層間絶
縁膜劇圧特性図、同図（ｃ）は本発明装置に係る第１層
目の配線間の層間絶縁膜の特性図である。 ２ノ・・・Ｐ型のシリコン基板、２２・・・Ｐ型の拡散
層、２３・・・絶縁膜、２４・・・コンタクトホール、
２５・・・Ａｔ合金膜、２５′・・・ＡＡ合金膜パター
ン、２６ 、２７ 、２７’・・・金属膜、２６′・・
・金属膜パターン、２８・・・層間絶縁膜、２９・・・
合金層、３０・・・配線、３ノ・・・Ａｔ配線。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図 第３図 ち− （ａ） （ｂ） （ｄ） （ｅ）
Claims (3)
- （１）半導体基板と、この基板上に絶縁層を介して設け
られた配線がアルミニウム又はアルミニウム合金からな
る配線パターンと、この配線パターンの表面に覆われた
該パターンより硬度の大きい合金層とから構成されるこ
とを特徴とする半導体装置。 - （２）半導体基板上に絶縁膜を介してアルミニウム又は
アルミニウム合金からなる配線パターン、及びアルミニ
ウムと合金を形成しかつアルミニウムよりも硬度の大き
い金属膜パターンを形成する工程と、全面にこの金属膜
パターンと同性質の金属膜を形成する工程と、この金属
膜を反応性イオンエッチングにより除去して前記配線パ
ターンの側壁に残存させる工程と、熱処理を施して配線
パターンの表面に該パターンより硬度の大きい合金層を
形成し、配線を形成することを特徴とする半導体装置の
製造方法。 - （３）アルミニウムと合金を形成しかつアルミニウムよ
りも硬度の大きい金属膜パターンがニッケル膜パターン
、タングステン膜パターン、チタン膜パターン、バナジ
ウム膜パターン、モリブデン膜パターン、タリウム膜パ
ターン、ニオブ膜パターン、銅膜パターン及びこれらパ
ターンのシリコンとの合金膜パターンのいずれか一つで
あることを特徴とする特許請求の範囲第２項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14837984A JPH0685401B2 (ja) | 1984-07-17 | 1984-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14837984A JPH0685401B2 (ja) | 1984-07-17 | 1984-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6127658A true JPS6127658A (ja) | 1986-02-07 |
| JPH0685401B2 JPH0685401B2 (ja) | 1994-10-26 |
Family
ID=15451443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14837984A Expired - Lifetime JPH0685401B2 (ja) | 1984-07-17 | 1984-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685401B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4914065A (en) * | 1987-11-12 | 1990-04-03 | Ngk Insulators, Ltd. | Process for regnerating ceramic honeycomb filters by combustion |
-
1984
- 1984-07-17 JP JP14837984A patent/JPH0685401B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4914065A (en) * | 1987-11-12 | 1990-04-03 | Ngk Insulators, Ltd. | Process for regnerating ceramic honeycomb filters by combustion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685401B2 (ja) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0394450A (ja) | 半導体装置の配線構造 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPS6127658A (ja) | 半導体装置及びその製造方法 | |
| JP2570953B2 (ja) | 半導体装置の製造方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH0417338A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPS6118153A (ja) | 半導体装置およびその製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS60210871A (ja) | 半導体装置およびその製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS60245252A (ja) | 多層配線部材 | |
| JPS6245044A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |