JP3036038B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3036038B2 JP3036038B2 JP2268942A JP26894290A JP3036038B2 JP 3036038 B2 JP3036038 B2 JP 3036038B2 JP 2268942 A JP2268942 A JP 2268942A JP 26894290 A JP26894290 A JP 26894290A JP 3036038 B2 JP3036038 B2 JP 3036038B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- forming
- aluminum
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にアルミニ
ウム系の導体膜を用いたコンタクト電極の形成方法に関
する。
ウム系の導体膜を用いたコンタクト電極の形成方法に関
する。
従来の半導体装置の製造工程においては、電極配線の
形成に、主にアルミニウムやアルミニウム合金を使用し
ている。第３図にその構造を示すように、半導体基板１
上の酸化膜２に開口部10を設けた後、アルミニウム膜３
を一般的にはスパッタリング法を用いて堆積し、下層の
拡散層３等との接続をとる。しかし、開口部10の幅が１
μｍ以下の微細な構造となると、第３図に示したよう
に、開口内部にアルミニウム膜の被着が困難となり、ア
ルミ配線の抵抗の増大や断線が起こり易い。
形成に、主にアルミニウムやアルミニウム合金を使用し
ている。第３図にその構造を示すように、半導体基板１
上の酸化膜２に開口部10を設けた後、アルミニウム膜３
を一般的にはスパッタリング法を用いて堆積し、下層の
拡散層３等との接続をとる。しかし、開口部10の幅が１
μｍ以下の微細な構造となると、第３図に示したよう
に、開口内部にアルミニウム膜の被着が困難となり、ア
ルミ配線の抵抗の増大や断線が起こり易い。
そこで、開口内部へのアルミニウム膜の被着率を高め
るためにスパッタリング法に代えてイオンクラスタビー
ム蒸着法を用いてアルミニウム膜を堆積し、開口部10に
おいて下層との接続をとるとともに、絶縁膜上に配線を
形成するという製法が用いられるようになってきてい
る。
るためにスパッタリング法に代えてイオンクラスタビー
ム蒸着法を用いてアルミニウム膜を堆積し、開口部10に
おいて下層との接続をとるとともに、絶縁膜上に配線を
形成するという製法が用いられるようになってきてい
る。
この従来の半導体装置の製造方法では、アルミニウム
膜の被着率を高めるために、方向性の強いイオンクラス
タビーム蒸着法を用いているが、方向性が強いために第
４図に示すように、開口部の段部でアルミ配線の断線が
生じるという欠点がある。また開口部内に隙間ができた
りするため、この隙間内のガスが水分が後工程での熱処
理により膨張し、上部のアルミニウム膜やカバー膜の破
壊や腐食の原因となり、半導体装置の歩留り及び信頼性
を低下させるという欠点もある。
膜の被着率を高めるために、方向性の強いイオンクラス
タビーム蒸着法を用いているが、方向性が強いために第
４図に示すように、開口部の段部でアルミ配線の断線が
生じるという欠点がある。また開口部内に隙間ができた
りするため、この隙間内のガスが水分が後工程での熱処
理により膨張し、上部のアルミニウム膜やカバー膜の破
壊や腐食の原因となり、半導体装置の歩留り及び信頼性
を低下させるという欠点もある。
第１の発明の半導体装置の製造方法は、半導体基板上
の絶縁膜に開口部を形成する工程と、前記開口部を含む
全面にイオンクラスタビーム蒸着法によりアルミニウム
またはアルミニウム合金からなる導体膜を形成し開口部
を埋める工程と、全面に塗布膜を形成し埋められた前記
開口部内の隙間を埋める工程と、ドライエッチング法に
より前記塗布膜及び前記導体膜をエッチングし開口部内
のみに残す工程とを含んで構成される。
の絶縁膜に開口部を形成する工程と、前記開口部を含む
全面にイオンクラスタビーム蒸着法によりアルミニウム
またはアルミニウム合金からなる導体膜を形成し開口部
を埋める工程と、全面に塗布膜を形成し埋められた前記
開口部内の隙間を埋める工程と、ドライエッチング法に
より前記塗布膜及び前記導体膜をエッチングし開口部内
のみに残す工程とを含んで構成される。
第２の発明の半導体装置の製造方法は、半導体基板上
の絶縁膜を形成する工程と、この絶縁膜上にフォトレジ
スト膜を形成したのちパターニングしマスクを形成する
工程と、このマスクを用い前記絶縁膜をエッチングし開
口部を形成する工程と、この開口部を含む全面にイオン
クラスタビーム蒸着法によりアルミニウムまたはアルミ
ニウム合金からなる導体膜を形成し開口部を埋める工程
と、リフトオフ法により前記マスクとマスク上の導体膜
とを除去したのち全面に塗布膜を形成し、埋められた前
記開口部内の隙間を埋める工程と、ドライエッチング法
により前記塗布膜をエッチングし前記絶縁膜を露出する
工程とを含んで構成される。
の絶縁膜を形成する工程と、この絶縁膜上にフォトレジ
スト膜を形成したのちパターニングしマスクを形成する
工程と、このマスクを用い前記絶縁膜をエッチングし開
口部を形成する工程と、この開口部を含む全面にイオン
クラスタビーム蒸着法によりアルミニウムまたはアルミ
ニウム合金からなる導体膜を形成し開口部を埋める工程
と、リフトオフ法により前記マスクとマスク上の導体膜
とを除去したのち全面に塗布膜を形成し、埋められた前
記開口部内の隙間を埋める工程と、ドライエッチング法
により前記塗布膜をエッチングし前記絶縁膜を露出する
工程とを含んで構成される。
次に本発明について図面を参照して説明する。第１図
（ａ）〜（ｃ）は本発明の第１の実施例を説明するため
の工程順に示した半導体チップの断面図である。
（ａ）〜（ｃ）は本発明の第１の実施例を説明するため
の工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、半導体基板１の上に
酸化膜２を形成し、通常のリソグラフィ技術およびドラ
イエッチング技術を用いて拡散層３上の酸化膜２に開口
部10を設ける。次にイオンクラスタビーム蒸着法を用い
て、開口部10の深さ以上、例えば酸化膜厚が1.0μｍな
らば1.0〜1.5μｍの膜厚の第１のアルミニウム膜４を堆
積し、さらにシリコン化合物溶液の塗布，焼成により形
成したシリコン酸化膜（以後SOG膜という）５を形成し
て表面を平坦化する。
酸化膜２を形成し、通常のリソグラフィ技術およびドラ
イエッチング技術を用いて拡散層３上の酸化膜２に開口
部10を設ける。次にイオンクラスタビーム蒸着法を用い
て、開口部10の深さ以上、例えば酸化膜厚が1.0μｍな
らば1.0〜1.5μｍの膜厚の第１のアルミニウム膜４を堆
積し、さらにシリコン化合物溶液の塗布，焼成により形
成したシリコン酸化膜（以後SOG膜という）５を形成し
て表面を平坦化する。
次に第１図（ｂ）に示すように、ドライエッチング技
術を用いて、酸化膜２の表面が露出するまで第１のアル
ミニウム膜４とSOG膜５をエッチングする。
術を用いて、酸化膜２の表面が露出するまで第１のアル
ミニウム膜４とSOG膜５をエッチングする。
第１のアルミニウム膜４とSOG膜５とのエッチングレ
ートを同一にするために、例えばCHF3とH2の反応ガスを
用いる。
ートを同一にするために、例えばCHF3とH2の反応ガスを
用いる。
次に第１図（ｃ）に示すように、第２のアルミニウム
膜６をスパッタリング法により堆積し、リソグラフィ技
術およびドライエッチング技術を用いて、開口部内の第
１のアルミニウム膜４からなるコンタクト電極に接続す
る配線を形成する。この酸化膜上の配線は、第１図
（ｃ）に示したように、平坦に形成され、かつ開口部を
通して下層との充分な接続が得られる。
膜６をスパッタリング法により堆積し、リソグラフィ技
術およびドライエッチング技術を用いて、開口部内の第
１のアルミニウム膜４からなるコンタクト電極に接続す
る配線を形成する。この酸化膜上の配線は、第１図
（ｃ）に示したように、平坦に形成され、かつ開口部を
通して下層との充分な接続が得られる。
尚、上記実施例においては、塗布膜としてSOG膜を用
いた場合について説明したが、ポリイミド膜等を用いる
ことができる。
いた場合について説明したが、ポリイミド膜等を用いる
ことができる。
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
するための工程順に示した半導体チップの断面図であ
る。
まず第２図（ａ）に示すように、半導体基板１の上に
酸化膜２を形成し、フォトレジスト膜７を塗布する。次
に通常のリソグラフィ技術およびドライエッチング技術
を用いて、拡散層３上の酸化膜２に開口部を設け、さら
にフォトレジスト膜７がついている状態で第１のアルミ
ニウム膜４をイオンクラスタビーム蒸着法を用いて開口
の深さ以上、例えば酸化膜厚が1.0μｍならば、1.0〜1.
5μｍの膜厚で堆積する。
酸化膜２を形成し、フォトレジスト膜７を塗布する。次
に通常のリソグラフィ技術およびドライエッチング技術
を用いて、拡散層３上の酸化膜２に開口部を設け、さら
にフォトレジスト膜７がついている状態で第１のアルミ
ニウム膜４をイオンクラスタビーム蒸着法を用いて開口
の深さ以上、例えば酸化膜厚が1.0μｍならば、1.0〜1.
5μｍの膜厚で堆積する。
次に第２図（ｂ）に示すように、フォトレジスト膜７
をリフトオフ法により剥離して、開口内部以外の第１の
アルミニウム膜４を除去する。
をリフトオフ法により剥離して、開口内部以外の第１の
アルミニウム膜４を除去する。
次に第２図（ｃ）に示すように、全面に塗布，焼成に
よりSOG膜５を形成して開口部内の隙間を埋込んだ後、
ドライエッチング技術を用いて、開口内部の第１のアル
ミニウム膜４の表面が露出するまでSOG膜５を除去す
る。次に全面に第２のアルミニウム膜６をスパッタリン
グ法により堆積して、通常のリソグラフィ技術およびド
ライエッチング技術を用いて、開口部内の第１のアルミ
ニウム膜４からなるコンタクト電極に接続する配線を形
成する。この絶縁膜上の配線は、第２図（ｃ）に示した
ように平坦に形成され、かつ開口部を通して下層との充
分な接続が得られる。
よりSOG膜５を形成して開口部内の隙間を埋込んだ後、
ドライエッチング技術を用いて、開口内部の第１のアル
ミニウム膜４の表面が露出するまでSOG膜５を除去す
る。次に全面に第２のアルミニウム膜６をスパッタリン
グ法により堆積して、通常のリソグラフィ技術およびド
ライエッチング技術を用いて、開口部内の第１のアルミ
ニウム膜４からなるコンタクト電極に接続する配線を形
成する。この絶縁膜上の配線は、第２図（ｃ）に示した
ように平坦に形成され、かつ開口部を通して下層との充
分な接続が得られる。
以上説明したように本発明は、半導体基板上に形成さ
れた絶縁膜の開口部を導体膜で埋め、更に開口部内の隙
間を塗布膜で埋め、その上に配線を形成することによ
り、配線の断線や腐食がなくなるため、歩留り及び信頼
性の向上した半導体装置が得られるという効果がある。
れた絶縁膜の開口部を導体膜で埋め、更に開口部内の隙
間を塗布膜で埋め、その上に配線を形成することによ
り、配線の断線や腐食がなくなるため、歩留り及び信頼
性の向上した半導体装置が得られるという効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図及び第４図
は従来例を説明するための半導体チップの断面図であ
る。 １……半導体基板、２……酸化膜、３……拡散層、４…
…第１のアルミニウム膜、５……SOG膜、６……第２の
アルミニウム層、７……フォトレジスト膜、８……アル
ミニウム膜。
明するための半導体チップの断面図、第３図及び第４図
は従来例を説明するための半導体チップの断面図であ
る。 １……半導体基板、２……酸化膜、３……拡散層、４…
…第１のアルミニウム膜、５……SOG膜、６……第２の
アルミニウム層、７……フォトレジスト膜、８……アル
ミニウム膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−281467（ＪＰ，Ａ) 特開 昭59−161047（ＪＰ，Ａ) 特開 平２−213166（ＪＰ，Ａ) 特開 平３−178130（ＪＰ，Ａ) 特開 平３−1559（ＪＰ，Ａ) 特開 平２−170529（ＪＰ，Ａ) 特開 平２−79447（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 301 H01L 21/3205
Claims (2)
- 【請求項１】半導体基板上の絶縁膜に開口部を形成する
工程と、前記開口部を含む全面にイオンクラスタビーム
蒸着法によりアルミニウムまたはアルミニウム合金から
なる導体膜を形成し開口部を埋める工程と、全面に塗布
膜を形成し埋められた前記開口部内の隙間を埋める工程
と、ドライエッチング法により前記塗布膜及び前記導体
膜をエッチングし開口部内のみに残す工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に絶縁膜を形成する工程と、
この絶縁膜上にフォトレジスト膜を形成したのちパター
ニングしマスクを形成する工程と、このマスクを用い前
記絶縁膜をエッチングし開口部を形成する工程と、この
開口部を含む全面にイオンクラスタビーム蒸着法により
アルミニウムまたはアルミニウム合金からなる導体膜を
形成し開口部を埋める工程と、リフトオフ法により前記
マスクとマスク上の導体膜とを除去したのち全面に塗布
膜を形成し、埋められた前記開口部内の隙間を埋める工
程と、ドライエッチング法により前記塗布膜をエッチン
グし前記絶縁膜を露出する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268942A JP3036038B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268942A JP3036038B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144228A JPH04144228A (ja) | 1992-05-18 |
| JP3036038B2 true JP3036038B2 (ja) | 2000-04-24 |
Family
ID=17465428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268942A Expired - Lifetime JP3036038B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036038B2 (ja) |
-
1990
- 1990-10-05 JP JP2268942A patent/JP3036038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04144228A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JP2964230B2 (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| JPH0563940B2 (ja) | ||
| JP2787571B2 (ja) | 半導体素子の配線構造及びその形成方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JP3036038B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0570301B2 (ja) | ||
| JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPS6362104B2 (ja) | ||
| JPH0587973B2 (ja) | ||
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPS6161545B2 (ja) | ||
| JP3114196B2 (ja) | 半導体装置 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS6321851A (ja) | 半導体装置の製造方法 |