JPS61269751A - 独立のプログラム・メモリ・ユニツト及びデ−タ・メモリ・ユニツトを有するデ−タ処理システムにおける補助デ−タ・メモリ・ユニツトを使用する装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータ処理システムに関し、より詳細には、デ
ータ・メモリ・ユニットとプログラム・メモリ・ユニッ
トとが分離しているデータ処理システムにおいて、利用
できるメモリをデータの蓄積のために拡張する方法及び
装置に関する。

従来の技術 別々のプログラム・メモリ・ユニット及びデータ・メモ
リ・ユニットを有するデータ処理ユニットを提供するこ
とが知られている。バーバード・アーキテクチャといわ
れるこのアーキテクチャにより、命令取り出し動作や命
令実行動作を一連の副動作、すなわちパイプライン方式
といわれる方式で簡便に行なわれているので、性能の向
上が得られる。データ処理システムのデータ・メモリか
らプログラム・メモリ・ユニットへの経路を与えるバー
バード・アーキテクチャの存在も知られている。特別の
命令がデータ処理システムの命令セットに追加されてい
て、データ処理システムがこのデータ経路を利用できる
ようになっている。そのようなデータ処理システムの一
例がテキサス・インスツルメンツ社のマイクロプロセサ
ＴＭ３２０１０である。このデータ処理システムにおい
て、プログラム・メモリ・ユニットからデータを読み出
してデータ・メモリ・ユニットへの特別な命令にはニモ
ニックＴＢＬＲがあり、データ・メモリ・ユニットから
のデータはプログラム・メモリ・ユニットを書込むため
の特別な命令にはニモニックＴＢＬＷがある。データ・
メモリ・ユニットからプログラム・メモリ・ユニットへ
のデータ転送の特徴は、非常に有用であるが、プログラ
ム・メモリ・ユニットに蓄積されたデータ信号グループ
が、システム・プログラムを形成する信号グループに加
えられたとき、プログラム・メモリの大きさによって制
限されてそのプログラムのサイズ及び柔軟性に更に制限
を加えるという欠点があることである。

それ故、バーバード・アーキテクチャで実現されるデー
タ処理システムであって、プログラム・サイズを制限し
ないで、プログラム・メモリ・ユニットと内部データ・
メモリ・ユニットとの間でデータ信号グループを転送す
るために特別な命令の柔軟性を利用することができるデ
ータ処理システムの必要性が高まってきている。

本発明の要約 本発明の目的は、改良型のデータ処理システムを提供す
ることである。

本発明の目的は、バーバード・アーキテクチャを修正し
た改良型のデータ処理システムを提供することである。

本発明の更に別の目的は、バーバード・アーキテクチャ
を修正したデータ処理ユニ・ント用のメモリ・スペース
を更に提供することである。

本発明の目的は、データ処理ユニットと補助メモリ・ユ
ニットとの間をデータ信号グループを転送するために使
用する補助データ・メモリを提供することである。

本発明によれば、これらの目的や他の目的は次のデータ
処理システムによって達成される。このデータ処理シス
テムとは、内部データ・メモリ・ユニットとプログラム
・メモリ・ユニットとが一般的に、特別の命令の制御を
うけてデータ経路を与えつつ、別々に利用されて２つの
メモリ・ユニット間でデータ転送を行うものである。プ
ログラム・メモリ・ユニットと同じアドレス形状をした
補助メモリ・ユニットが追加されている。特別の命令が
同定されないとき、補助データ・メモリ・ユニットを付
勢しプログラム・メモリ・ユニットを消勢する装置が説
明されている。この方法で、補助データ・メモリ・ユニ
ット内に蓄積された別のデータ信号グループがデータ処
理システムの内部データ・メモリ・ユニットに利用可能
である。

本発明のこれらの特徴や他の特徴は、添付図面を参照し
て実施例を読むことで理解されるだろう。

実施例 第１図について説明する。データ処理ユニット１０は内
部データ・メモリ・ユニット１０１を有していて、デー
タ・バス１５及びシステム・アドレス・バス１４に結合
されている。データ処理ユニット１０は、ボた、クロッ
ク端子とインバータ２７の入力端子に、そしてＤ形フリ
ップ・フロップ２３のタイミング端子に加えている。イ
ンバータ２７の出力端子は、Ｄ形フリップ・フロップ２
２のタイミング・クロック端子に、更にＤ形フリップ・
フロップ２４のクロック端子にそれぞれ接合されている
。ＡＮＤゲート２０の入力端子にはＣ０ＰＥＮという可
能化信号が加えられている。

Ａ　Ｎ　Ｄゲート２０の出力信号は、命令同定ユニット
１６の可能化端子及び命令同定ユニッ）１７の入力端子
にそれぞれ加えられている。命令同定ユニット１６の反
転出力端子はＯＲゲート２１の反転端子に接続されてい
て、命令同定ユニット１７の反転出力端子はＯＲゲート
２１のもう一方の反転入力端子に接続されている。命令
同定ユニット１６．１７は、共にシステム・データ・バ
ス１５に結合されている。ＯＲゲート２１の出力端子は
Ｄ形フリップ・フロップ２２のＤ端子に結合されていて
、フリップ・フロップ２２の出力端子Ｑからの出力信号
Ｑ、は、Ｄ形フリップ・フロップ２３のＤ端子に与えら
れる。Ｄ形フリップ・フロップの反転出力信号頁からの
出力信号百、は、ＡＮＤゲート２６の第１の入力端子に
与えられている。Ｄ形フリップ・フロップ２３の出力端
子Ｑは、Ｄ形フリップ・フロップ２４のＤ端子及びＯＲ
ゲート２５の第１の入力端子にそれぞれ接続されている
。フリップ・フロップ２４の出力端子Ｑからの出力信号
Ｑ、は、ＯＲゲート２５の第２の入力端子に加えられて
いて、その反転出力端子方からの出力信号で、は補助デ
ータ・メモリ・ユニットに加えられている。ＯＲゲート
２５の反転出力信号は、ＡＮＤゲート２０の反転端子及
びＡＮＤゲート２６の第２の入力端子にそれぞれ接続さ
れている。

ＡＮＤゲート２６の反転出力信号は、プログラム・メモ
リ・ユニット１）に加えられている。補助データ・メモ
リ・ユニット１２及びプログラム・メモリ・ユニット１
）は、共にデータ・バス１５及びシステム・アドレス・
バス１４にそれぞれ結合されている。

第２図について説明する。読取り動作についてのタイミ
ング動作を第２図に示す。て百Ｍ下’Ｔ１’Ｔ信号は、
負の論理レベルになり、限定ユニッｌ−１，６゜１７を
動作させる。これらのユニット１６．１７が適切に命令
を同定して、ＯＲゲート２１の出力信号のハイレベルに
なる。次のタイミングサイクルの間に、信号で、はハイ
レベルになり、Ｑｌはローレベルになる。プログラム制
御信号が７’％イレベルになって、プログラム・メモリ
・ユニットがデータ・バス上のアドレス信号グループか
又はオブコード（ｏｐｃｏｄｅ）信号のいずれかに応答
できなくなる。その周期の中間でクロックサイクルが変
化すると同時に、Ｄ形フリップ・フロップ２３の出力信
号Ｑ２はハイレベルになり、そして−クロック間ハイレ
ベルを維持する。Ｄ形フリップ・フロップ２４の出力信
号Ｑ、は、第３のクロック周期間ハイレベルになり、残
りの期間はローレベルである。ＮＯＲゲート２５の出力
は、第３のクロック周期間ローレベルになる。プログラ
ム・メモリは、第２及び第３のクロック周期間ＮＡＮＤ
ゲート２６の出力信号で消勢され、そして補助データ・
メモリ１２は、第３のクロック周期間付勢される。

第３図について説明する。メモリ・プログラム・ユニッ
トの不能化信号ＰＲＯＧ　　！、及びデータ・メモリの
能動化信号ＤＡＴＡ　　３丁が第３図に示されている。

説明のため、この動作に関するデータ線上の信号と同様
にアドレス線上の信号が読取り動作について示されてい
る。

実施例の動作 以前に説明したように、バーバード・アーキテクチャで
実施された処理ユニットにおいて、データ・メモリ・ユ
ニット及びプログラム・メモリ・ユニットが分離されて
いる。このように分離することで、データ処理を逐行す
るときに、周知な改善がなされる。第１図について、プ
ログラム・メモリ・ユニット１）とデータ処理ユニット
１０の内部データ・メモリ・ユニット１０１とは分離さ
れていて、この内部データ・メモリ・ユニットは別のア
ドレス・バス及びデータ・バスによってデータ処理ユニ
ット（ＡＬＵ）１０の残りの部分に結合されている。タ
イミング及び制御信号バスのような他の電気接続もある
が、本発明を理解するためには、これらの補助的な信号
伝送要素を理解することは必要ではない。データ信号グ
ループについて利用できるメモリを拡張するために、補
助データ・メモリ・ユニット１２がアドレス・バス１４
及びデータ・バス１５に結合されている。特別な読取り
及び特別な書込み命令を確実に使用するために、補助デ
ータ・メモリ１２を付勢する必要があり、しかも通常ア
クセス可能なプログラム・メモリ・ユニット１）を消勢
する必要がある。

これを行うために、命令同定ユニット１６．１７でデー
タ・バス１５を監視して特別の命令、すなわち読取り命
令か又は書込みのいずれかを同定する。ＡＮＤゲー１−
２０に結合した制御線によって命令同定ユニット１６．
１７を付勢して補助メモリ・ユニットが付勢される。必
要であるならば、この制御線で特別の読取り命令や特別
の書込み命令が可能になる。１つの特別な命令がメモリ
・ユニット１）から取り出されるときに、命令同定ユニ
ット１６．１７が動作してＤ形フリップ・フロップ２２
のゲートに信号が加えられる。３つのＤ形フリップ・フ
ロップ２２．２３．２４は信号を与えて、特別命令の第
３クロツクの間プログラム・メモリ・ユニット１）を消
勢し補助データ・メモリ・ユニット１２を付勢する。こ
のように、データは、データ処理ユニット１０のデータ
・メモリと補助データ・メモリ・ユニット１２との間で
転送され、通常の動作モードのようにプログラム・メモ
リ・ユニット１）を含んでない。ゲート２０は特別な命
令の第３のクロック・サイクルの間消勢されて補助デー
タ・メモリ・ユニット１２やプログラム・メモリ・ユニ
ット１）をアクセスするときに衝突が起こるのを防止し
ている。特別な命令の第３のクロック・サイクルの後、
回路は初期状態に復帰し、そしてＡＮＤゲート２０が再
び付勢されて特別の読出し命令や書込み命令を同定する
。

前記の説明は実施例の動作を説明するために用いられて
いるが、本発明の範囲を制限するものではない。本発明
の範囲は、特許請求の範囲によってのみ制限されるもの
である。前記の説明から当業者には、本発明の精神及び
範囲に含まれるような多くの変更がなされることが明ら
かであろう。

【図面の簡単な説明】

第１図は本発明を実現する装置を示すブロック図、 第２図は本発明の装置の各種の信号を示すタイミング図
、 第３図はデータ転送を示すシステム信号のタイミング図
である。 １０・・・データ処理ユニット、２２．２３．２４・・
・フリップ・フロップ。 手続補正書（方式） 特許庁長官　宇　賀　道　部　殿 １、事件の表示　　　昭和６１年特許願第６４６５１号
３、補正をする者 事件との関係　　出願人 名　称　　バアーーブラウン　リミテッド４、代理人

Claims (2)

【特許請求の範囲】
1. （１）データ・メモリ・ユニットと、 少なくとも一つの特別な命令に応答して、前記データ・
   メモリ・ユニットとの間でデータ転送を行うことが可能
   であるプログラム・メモリ・ユニットと、 補助メモリ・ユニットと、 前記少なくとも一つの特別な命令に応答して、前記補助
   データ・メモリ・ユニットを付勢し且つ前記プログラム
   ・メモリ・ユニットを消勢するための手段と、 を備えることを特徴とするデータ処理システム。
2. （２）独立のプログラム・メモリ・ユニット及びデータ
   ・メモリ・ユニットを有するデータ処理システムにおい
   て、 前記プログラム・メモリ・ユニットと前記データ・メモ
   リ・ユニットとの間で信号グループの転送を可能にする
   特別の命令を与え、 補助データ・メモリ・ユニットと前記プログラム・メモ
   リ・ユニットのアドレス・フィールドに対応するアドレ
   ス・フィールドに結合させ、前記特別な命令を同定し、 前記特別な命令を同定するときに、前記補助データ・メ
   モリ・ユニットを付勢し且つ前記プログラム・メモリ・
   ユニットを消勢する段階から成ることを特徴とするデー
   タ信号グループに利用可能な蓄積空間を増加させる方法
   。