JPS61267364A - Solid-state image pickup device - Google Patents

Abstract

PURPOSE:To prevent an image due to a smear noise from appearing in the playback image, by correcting the signal charge by the charge corresponding to the smear noise charge transferred from the vertical CCD portion during a vertical blanking period. CONSTITUTION:In a first signal readout period, the signal charge in a receptor and storage element 1a1 of a receptor and storage portion 1a is sent for transfer through a vertical CCD portion 2a and a charge separation portion 21a to a first horizontal CCD portion 3. In a charge-storing portion 22a, the charge corresponding to a smear noise transferred during the previous blanking period is stored, and the charge generated in a charge generator portion 23a is read out for transfer into a second horizontal CCD 24 in synchronism with the charge transfer clock of the first horizontal CCD 3. In a second and a third signal readout periods, charge is transferred from receptor and storage elements 1a2, 1a3, and the vertical blanking period comes. The signal charge amount of the CCD portion 3 is corrected on the basis of the charge amount transferred at the CCD portion 24, thereby removing the effect of the smear noise from the image signal.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は２次元構造の固体撮像装置に関するもので、特
にテレビカメラ等に使用されるものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a solid-state imaging device with a two-dimensional structure, and is particularly used in television cameras and the like.

（発明の技術的費用〕 固体撮像装置は、小型、高性能のイメージセンサとして
、テレビカメラ等に広く応用されている。(Technical Cost of the Invention) Solid-state imaging devices are widely applied to television cameras and the like as small, high-performance image sensors.

以下、添付図面の第８図乃至第１０図を参照して従来装
置を説明する。なお、以下の図面の説明において、同一
の要素には同一の符号を付して重複した説明を省略する
。Hereinafter, the conventional device will be explained with reference to FIGS. 8 to 10 of the accompanying drawings. In addition, in the following description of the drawings, the same elements are given the same reference numerals and redundant description will be omitted.

第８図は従来装置の一例の平面図で、インクライン転送
型イメージセンサに関するものである。FIG. 8 is a plan view of an example of a conventional device, which relates to an incline transfer type image sensor.

垂直方向に並べて配設された受光蓄積素子１ａ１〜’ａ
３，１ｂ１〜’ｂ３．’ｃ１〜’ｃ３は、入射光を光電
変換すると共に得られた信号電荷を蓄積する受光蓄積部
１ａ、１ｂ、ｌｃを構成する。受光蓄積部１８〜１Ｃに
はそれぞれ垂直ＣＣＤ部２ａ〜２Ｇが隣接して設けられ
、受光蓄積部１８〜１ｃから読み出された信号電荷が順
次転送されるようになっている。垂直ＣＣＩ）部２ａ〜
２Ｇの出口はそれぞれ水平ＣＣＤ部３に隣接してＪ３す
、信号電荷が垂直ＣＣＤ部から水平ＣＣＤ部へ順次転送
されるようになっている。Light receiving and accumulating elements 1a1 to 'a arranged in the vertical direction
3, 1b1~'b3. 'c1 to 'c3 constitute light receiving and accumulating sections 1a, 1b, and lc that photoelectrically convert incident light and accumulate the obtained signal charges. Vertical CCD sections 2a to 2G are provided adjacent to the light receiving and accumulating sections 18 to 1C, respectively, so that signal charges read out from the light receiving and accumulating sections 18 to 1c are sequentially transferred. Vertical CCI) section 2a~
The 2G outlets are located adjacent to the horizontal CCD section 3, respectively, so that signal charges are sequentially transferred from the vertical CCD section to the horizontal CCD section.

第９図は第８図のＴ−’Ｉ線断面図である。半導体基板
１０上には不純物の拡散領域１１が設けられ、これにに
つで、入射光Ａを光電変換すると共に発生した信号電荷
を蓄積する受光蓄積素子１８３が形成される。また半導
体基板１０には不純物拡散領域１２が設置ノられ、絶縁
膜１３を介して設けられた電極１１１と協働する垂直Ｃ
ＣＤ部２ａが形成される。受光蓄積素子１，３と垂直Ｃ
Ｃｒ″１部２ａの間にはシフ１〜グー１〜１５が設置ノ
られ、これによって受光蓄積素子’ａ３から垂直ＣＣＤ
部２ａへの信号電荷の読み出しが制御されるようになっ
ている。また、絶縁膜１３にの受光蓄積素子１８３以外
の部分に１１光シールド膜１６が設けられ、受光蓄積素
子１８３のみに光が入射されるにうになっている。なお
、第８図に示すイメージセンサ−の他の部分につい−Ｃ
も、第９図に図示するものと同様の構成になっている。FIG. 9 is a sectional view taken along the line T-'I in FIG. 8. An impurity diffusion region 11 is provided on the semiconductor substrate 10, and a light receiving and accumulating element 183 that photoelectrically converts the incident light A and accumulates the generated signal charge is formed in this. Further, an impurity diffusion region 12 is provided in the semiconductor substrate 10, and the vertical C
A CD section 2a is formed. Light receiving and accumulating elements 1 and 3 and vertical C
Schiffs 1 to 1 to 15 are installed between the Cr''1 part 2a, and thereby the light receiving and accumulating element 'a3 to the vertical CCD
Reading of signal charges to the portion 2a is controlled. Further, a light shielding film 16 is provided on a portion of the insulating film 13 other than the light receiving and accumulating element 183, so that light is incident only on the light receiving and accumulating element 183. Regarding other parts of the image sensor shown in FIG.
The structure is similar to that shown in FIG. 9.

〔背狽技術の問題点〕[Problems with taunting technology]

このように構成された固体撮像装置に第９図の矢印Ａの
方向から光が入射されると、半導体基板１０中で光電変
換にＪ：り生じた信号電荷は、受光蓄積素子１８３の不
純物拡散領域１１に蓄積される。When light enters the solid-state imaging device configured in this manner from the direction of arrow A in FIG. It is accumulated in area 11.

そしてシフトゲート１５を介して垂直ＣＣＤ部２ａの不
純物拡散領域１２に読み出され、電極１４に印加される
クロックに同期して水平ＣＣＤ部３に転送される。The signal is then read out to the impurity diffusion region 12 of the vertical CCD section 2a via the shift gate 15, and transferred to the horizontal CCD section 3 in synchronization with the clock applied to the electrode 14.

しかしながら、入射される光Ａの闇が多い場合（強い光
が入射された場合）にはスミア雑音ど呼ばれる雑音電荷
が現れ、得られた画像の品質を劣化させる。例えば第９
図においては光電変換により生じた電荷ｅ　　”　ｅ　
４のうち、電荷０１〜ｅ３については受光蓄積素子１８
３に移動して信号電荷として読み出されるが、電荷ｅ４
については垂直ＣＣＩ）部２ａに流れ出してしまう。す
ると、電荷ｅ４は垂直ＣＣＤ部２ａを転送中の他の受光
蓄積素子’ａｌ、１ａ２からの信号電荷に混入し、これ
がスミア雑音となる。However, when the incident light A is dark (when strong light is incident), noise charges called smear noise appear, deteriorating the quality of the obtained image. For example, the 9th
In the figure, the charge e ” e generated by photoelectric conversion
4, for charges 01 to e3, the light receiving and accumulating element 18
3 and is read out as a signal charge, but the charge e4
For this reason, it flows out into the vertical CCI section 2a. Then, the charge e4 mixes with the signal charges from the other light receiving and accumulating elements 'al and 1a2 which are being transferred through the vertical CCD section 2a, and this becomes smear noise.

第１０図はスミア雑音が発生したときの、再生画像の説
明図である。図示の如く、再生画像１７中の明るい被写
体の再生像１Ｂの前後に、スミア雑音による薄い像１９
．１９’が現れる。このスミア雑音の発生を防止するた
めには、例えば受光蓄積部と垂直ＣＣＤ部の間隔を大き
くすることが考えられる。しかしこのようにすると、再
生画像の解像度が（Ｉｔ下するなどの欠点がある。FIG. 10 is an explanatory diagram of a reproduced image when smear noise occurs. As shown in the figure, thin images 19 due to smear noise appear before and after the reproduced image 1B of a bright subject in the reproduced image 17.
．． 19' appears. In order to prevent the occurrence of this smear noise, it is conceivable to increase the distance between the light receiving and accumulating section and the vertical CCD section, for example. However, this method has drawbacks such as lowering the resolution of the reproduced image.

〔発明の目的〕[Purpose of the invention]

本発明はこのような従来技術の問題点を解決するために
なされたもので、スミア雑音による雑音画像が再生画像
に現れることのないようにした固体撮像装置を提供する
ことを目的と１−る。The present invention has been made in order to solve the problems of the prior art, and has the following objectives: .

〔発明の概要〕[Summary of the invention]

上記の目的を達成するため本発明は、水平ＣＣＤ部を垂
直ＣＣＤ部からの信号電荷を転送する第１の水平ＣＣＤ
部、スミア雑音に応じた電荷を転送する第２の水平ＣＣ
ｒ）部の２重構造とし、例えばテレビ規格の垂直ブラン
キング期間に垂直ＣＣＤ部から送られる電荷の転送方向
を変更する電荷弁１ｉｌ１部を垂直ＣＣＤ部と第１の水
平ＣＣｒ’）部の間に設置１　、更に垂直ブランキング
期量の前にリセットされ、転送方向の変更された電荷を
１する電荷蓄積部と、この蓄積電荷吊に応じた量の電荷
を発生する電荷発生部とを備え、この電荷発生部からの
電荷を第２の水平ＣＣｒ）部で転送するようにした固体
搬像装置を提供するものである。In order to achieve the above object, the present invention provides a first horizontal CCD that transfers signal charges from a vertical CCD section to a horizontal CCD section.
, a second horizontal CC that transfers charge according to the smear noise.
r) section, and for example, a charge valve 1il1 section that changes the transfer direction of the charge sent from the vertical CCD section during the vertical blanking period of the television standard is installed between the vertical CCD section and the first horizontal CCr') section. 1, and further includes a charge storage section that is reset before the vertical blanking period and collects the charge whose transfer direction has been changed to 1, and a charge generation section that generates an amount of charge corresponding to the amount of accumulated charge. , a solid-state image transfer device is provided in which charges from this charge generating section are transferred by a second horizontal CCr) section.

〔発明の実施例〕[Embodiments of the invention]

以下、添付図面の第１図乃至第７図を参照して、本発明
のいくつかの実施例を説明する。Hereinafter, some embodiments of the present invention will be described with reference to FIGS. 1 to 7 of the accompanying drawings.

第１図は一実施例の平面図である。垂直ＣＣＤ部２ａ〜
２Ｇと第１の水平ＣＣｒ）部の間には、電荷分離部２１
ａ〜２１ｃがそれぞれ設けられている。電荷分離部２１
ａ〜２ＩＣＩよ垂直ブランキング期間は電荷を電荷蓄積
部２２ａ〜２２ｃに転送し、その他の期間は電荷を第１
の水平ＣＣＤ部３に転送する。電荷発外部２３ａ〜２３
ｃは電荷蓄積部２２ａ〜２２Ｇの蓄積電荷量に応じた電
荷を発生し、これを第２の水平ＣＣＤ部２４に送る。FIG. 1 is a plan view of one embodiment. Vertical CCD section 2a~
A charge separation section 21 is provided between the 2G and the first horizontal CCr) section.
a to 21c are provided, respectively. Charge separation section 21
During the vertical blanking period from a to 2ICI, the charge is transferred to the charge storage sections 22a to 22c, and during the other periods, the charge is transferred to the first charge storage section 22a to 22c.
The data is transferred to the horizontal CCD section 3 of. Charge emission parts 23a to 23
c generates charges according to the amount of accumulated charges in the charge accumulating sections 22a to 22G, and sends them to the second horizontal CCD section 24.

次に、第１図に示Ｊ−実施例の動作を、受光蓄積部１ａ
の電荷読み出しを例にして説明する。まず、第１の信号
読み出］ノ期間（口、１受光蓄積索子１ａ１のシフトケ
−１・（第１図には図示しない）のみが開き、信号電荷
は垂直ＣＣＤ部２ａを介して電荷分離部２１ａに送られ
る。電荷電離部２１ａは第１の水平ＣＣＤ部３の方向に
のみ開かれているので、信号電荷は第１の水平ＣＣＤ部
３に送られ、クロックに同期して転送される。このとぎ
、電荷蓄積部２２ａには前のブランキング期間に転送さ
れた電荷が蓄積され、従って電荷発生部２３ａにはこれ
に対応する吊の電荷が保持されている。この電荷は第１
の水平ＣＣＤ　３の電荷転送りロックと同期して第１の
水平Ｃ０Ｄ２４に読み出され転送されていく。Next, the operation of the J-embodiment shown in FIG.
This will be explained using charge readout as an example. First, during the period (first signal readout), only the shift case (not shown in FIG. 1) of the first light receiving and storage element 1a1 is opened, and the signal charges are separated through the vertical CCD section 2a. Since the charge ionization section 21a is opened only in the direction of the first horizontal CCD section 3, the signal charges are sent to the first horizontal CCD section 3 and transferred in synchronization with the clock. At this time, the charges transferred in the previous blanking period are accumulated in the charge storage section 22a, and therefore, a corresponding hanging charge is held in the charge generation section 23a.
The signals are read out and transferred to the first horizontal CCD 24 in synchronization with the charge transfer lock of the horizontal CCD 3.

第２の信号読み出し期間には、受光蓄積素子１．２の信
号電荷のみが垂直ＣＣＤ部２ａおよび電荷分離部２１ａ
を介して、第１の水平ＣＣＤ部３に送られて転送される
。このとき、電荷蓄積部２１ａの蓄積電荷吊に応じた吊
の電荷が電荷発生部２２ａに現れ、再び第１の水平ＣＣ
Ｄ部３のクロックに同期して第２の水平ＣＣＤ部２４に
送られる。−Ｖ記の動作は第３の信号読み出し期間につ
いても同様であり、第１の水平ＣＣＤ部３で受光蓄積素
子１８３からの電荷が転送され、第２の水平ＣＣＤ部２
４で電荷発生部２３ａがらの電荷が転送される。During the second signal readout period, only the signal charges of the light receiving and accumulating element 1.2 are transferred to the vertical CCD section 2a and the charge separating section 21a.
The signal is sent to the first horizontal CCD section 3 for transfer. At this time, an amount of charge corresponding to the amount of accumulated charge in the charge storage section 21a appears in the charge generation section 22a, and the first horizontal CC
The signal is sent to the second horizontal CCD section 24 in synchronization with the clock of the D section 3. - The operation described in V is the same for the third signal readout period, and the charge from the light receiving and accumulating element 183 is transferred to the first horizontal CCD section 3, and the charge is transferred to the second horizontal CCD section 2.
At step 4, the charges from the charge generating section 23a are transferred.

第３の信号読み出し期間が終ると垂直ブランキング期間
どなり、再び第１の信号読み出し期間が始まる。この垂
直ブランキング期量の前には電荷蓄積部２２ａの電荷が
リセッ］・される。そして、垂直ブランキング期間中に
垂直ＣＣＤ部２ａの電荷を電荷分離部２１ａに送り、さ
らにこれを電荷蓄積部２２ａで蓄積させる。When the third signal read period ends, the vertical blanking period ends, and the first signal read period begins again. Before this vertical blanking period, the charge in the charge storage section 22a is reset. Then, during the vertical blanking period, the charges in the vertical CCD section 2a are sent to the charge separation section 21a, and further accumulated in the charge storage section 22a.

垂直ブランキング期間が終ると再び第１の信号読み出し
期間が始まり、受光蓄積素子１ａ１の信号電荷が読み出
し転送される。同時に、電荷発生部２３ａに生じた電荷
が第２の水平ＣＣＤ部２４に読み出され、第１の水平Ｃ
ＣＤ部３と同期して転送される。When the vertical blanking period ends, the first signal readout period starts again, and the signal charges in the light receiving and accumulating element 1a1 are read out and transferred. At the same time, the charges generated in the charge generating section 23a are read out to the second horizontal CCD section 24, and the charges generated in the charge generating section 23a are read out to the second horizontal CCD section 24, and
It is transferred in synchronization with the CD section 3.

ここで、垂直ブランキング期間に垂直ＣＣＤ部２ａから
読み出されて電荷蓄積部２２ａに蓄積された電荷は、ス
ミア雑音に対応するものである。Here, the charge read out from the vertical CCD section 2a and accumulated in the charge storage section 22a during the vertical blanking period corresponds to smear noise.

従って、第２のＣＣＤ部２４で転送された電荷量にもと
づいて第１のＣＯＤＯｓＯ４号電荷量を補正すれば、得
られたイメージ信号からスミア雑音の影響を取り除くこ
とができる。この補正回路は通常は固体撮像装置の外部
に設けられるが、内部に設けてもよいことは言うまでも
ない。Therefore, by correcting the first CODOsO4 charge amount based on the charge amount transferred by the second CCD section 24, the influence of smear noise can be removed from the obtained image signal. This correction circuit is usually provided outside the solid-state imaging device, but it goes without saying that it may be provided inside the solid-state imaging device.

第２図は第１図の電荷分離部の詳細な構成を示す平面図
である。図示の如く、複数の転送電極からなる垂直ＣＤ
Ｉ）部２と第１の水平ＣＣＤ部３の間には、電荷保持ゲ
ート２５と、第１および第２の選択ゲート２６．２７と
からなる電荷分離部２１が設けられる。保持ゲート２５
は垂直ＣＣＤ部２から転送された電荷を一時的に蓄積し
保持する。第１の選択ゲート２６は保持ゲート２５の下
の電荷を第１のＣＣＤ部３に送るときのゲートになるも
ので、垂直ブランキング期間は閉になっている。第２の
選択ゲート２７は電荷転送の方向を切り換えるグー１〜
で、垂直ブランキング期間は開になっている。FIG. 2 is a plan view showing the detailed structure of the charge separation section shown in FIG. 1. FIG. As shown in the figure, a vertical CD consisting of multiple transfer electrodes
A charge separation section 21 consisting of a charge holding gate 25 and first and second selection gates 26 and 27 is provided between the I) section 2 and the first horizontal CCD section 3. Holding gate 25
temporarily accumulates and holds the charges transferred from the vertical CCD section 2. The first selection gate 26 serves as a gate for sending the charge under the holding gate 25 to the first CCD section 3, and is closed during the vertical blanking period. The second selection gate 27 switches the direction of charge transfer.
In this case, the vertical blanking period is open.

第３図は第２図の電荷蓄積部および電荷発生部の詳細な
回路図で、ｐｎ接合容吊に電荷を蓄える方式のものであ
る。第２の選択ゲート２７に隣接する位置にはｐｎｎ接
合容量３１形成され、これはりセット用のトランジスタ
３２を介してリセット（Ｒ）ドレインに接続されている
。また、ｐｎ接合容吊は電荷発生部を構成するトランジ
スタ３３のゲートに接続され、トランジスタ３３のソー
スは定電圧がグー１−に印加されたトランジスタ３４を
介してソース（Ｓ）端子３５に接続されている。トラン
ジスタ３３のドレインは、グー１〜に第１の水平ＣＣＤ
部３のクロックと同期するクロックが入力されたトラン
ジスタ３６を介して、第２の水平ＣＣＤ部２４に接続さ
れている。FIG. 3 is a detailed circuit diagram of the charge storage section and charge generation section shown in FIG. 2, and is of a type in which charges are stored in a pn junction capacitor. A pnn junction capacitor 31 is formed at a position adjacent to the second selection gate 27, and is connected to the reset (R) drain via a transistor 32 for reset. Further, the pn junction capacitor is connected to the gate of a transistor 33 constituting a charge generation section, and the source of the transistor 33 is connected to a source (S) terminal 35 via a transistor 34 to which a constant voltage is applied to the terminal. ing. The drain of the transistor 33 is connected to the first horizontal CCD
It is connected to the second horizontal CCD section 24 via a transistor 36 to which a clock synchronized with the clock of section 3 is input.

次に、第４図を参照して第３図の回路の動作を説明する
。第４図（ｂ）〜（ｆ）は第４図（ａ）に示ず回路のポ
テンシャル井戸の説明図である。Next, the operation of the circuit shown in FIG. 3 will be explained with reference to FIG. FIGS. 4(b) to 4(f) are explanatory diagrams of potential wells of the circuit not shown in FIG. 4(a).

まず、トランジスタ３２によってｐｎ接合容量３１をリ
セットすると、ポテンシャル井戸は第４「 図（ｂ）のようになる。次に、垂直ブランキング期間に
ｐｎｎ接合容量３１スミア雑音による電荷が蓄積される
と、ポテンシャル井戸は第４図（Ｃ）のようなってトラ
ンジスタ３３のゲート下に井戸が形成される。First, when the pn junction capacitance 31 is reset by the transistor 32, the potential well becomes as shown in FIG. A potential well is formed under the gate of the transistor 33 as shown in FIG. 4(C).

次に、ソース端子３５を介してソース電源からローレベ
ル（１−レベル）の電圧を印加すると、第４図（ｄ）に
示すようにトランジスタ３３．３４のゲート下は電荷で
満たされる。その後ソース端子３５をハイレベル（１−
！レベル）に戻すと、第４図（ｅ）に示すにうに１〜ラ
ンジスタ３３のゲート下にのみ電荷が残される。ここで
、トランジスタ３３のポテンシャル井戸の深さはｐｎ接
合容量３１の蓄積電荷量に比例しており、従ってトラン
ジスタ３３のゲート下に残された電荷はスミア雑音に応
じた量になっている。Next, when a low level (1-level) voltage is applied from the source power supply via the source terminal 35, the areas below the gates of the transistors 33 and 34 are filled with charge as shown in FIG. 4(d). After that, the source terminal 35 is set to high level (1-
! level), charges are left only under the gates of transistors 1 to 33 as shown in FIG. 4(e). Here, the depth of the potential well of the transistor 33 is proportional to the amount of charge accumulated in the pn junction capacitor 31, and therefore the amount of charge left under the gate of the transistor 33 is in accordance with the smear noise.

次に、第１の水平ＣＣＤ部３のクロックに同期してトラ
ンジスタ３６がオンされると、ポテンシャル井戸は第４
図（ｆ）に示すにうになって、スミア雑音に応じた１−
ランジスタ３３のゲート下の電荷（すなわち電荷発生部
で発生した電荷）が第２の水平ＣＣＤ部２４に読み出さ
れる。Next, when the transistor 36 is turned on in synchronization with the clock of the first horizontal CCD section 3, the fourth potential well is turned on.
As shown in Figure (f), 1-
The charge under the gate of the transistor 33 (that is, the charge generated in the charge generation section) is read out to the second horizontal CCD section 24.

第５図は第１図に示す電荷蓄積部および電荷発生部の他
の回路例を示す回路図で、Ｍ　ＯＳ　＝１−ヤパシタに
電荷を蓄積する方式のものである。第２の選択ゲート２
７に隣接して１〜ランジスタ４１が形成され、この浮遊
ゲート型のトランジスタ４１はトランジスタ４２および
リセツ］・用の１−ランジスタ４３を介してリセット（
Ｒ）ドレインに接続されている。また、ｉ〜ランジスタ
４１のゲートはＭＯＳキャパシタ４４の一方の端子に接
続されている。ＭＯＳキャパシタ４１１の他方の端子は
、ゲートに定電圧が印加されたトランジスタ４５と、ト
ランジスタ４６を介してソース（Ｓ）電源４７に接続さ
れると共に、トランジスタ４８を介して第２の水平ＣＣ
Ｉ）部２４に接続される。FIG. 5 is a circuit diagram showing another circuit example of the charge storage section and the charge generation section shown in FIG. 1, which is of a type in which charges are stored in a MOS = 1-Yapacitor. Second selection gate 2
1 to transistor 41 are formed adjacent to 7, and this floating gate type transistor 41 is reset (
R) connected to the drain. Further, the gate of the i~ transistor 41 is connected to one terminal of the MOS capacitor 44. The other terminal of the MOS capacitor 411 is connected to a source (S) power source 47 through a transistor 45 and a transistor 46 to which a constant voltage is applied to the gate, and is connected to a second horizontal CC through a transistor 48.
I) section 24.

次に、第６図を参照して第５図に示す回路の動作を説明
する。第６図（ｂ）〜（ｊ）は第６図（ａ）および（０
）の回路のボテンシャル４１戸の説明図である。まず、
垂直ブランキング期間に第２の選択ゲート２７からの電
荷が、１〜ランジスタ４１を通ってトランジスタ４２の
ゲート・下に蓄積される（第６図（ｂ））。この状態で
ソース電極４７をＬレベルにすると、第６図（Ｃ）に示
すようにＭＯＳキャパシタ４７１Ｉおよびトランジスタ
４５．４６のポテンシャルの１戸には電荷が満たされる
。１ノかる後、ソース電極を］ルベルに戻すと、第６図
（ｄ）に示ずにうにＭＯＳキャパシタ４４にのみ電荷が
残されることになる。Next, the operation of the circuit shown in FIG. 5 will be explained with reference to FIG. Figures 6(b) to (j) are similar to Figures 6(a) and (0
) is an explanatory diagram of 41 potentials of the circuit. first,
During the vertical blanking period, the charge from the second selection gate 27 passes through the transistors 1 to 41 and is accumulated under the gate of the transistor 42 (FIG. 6(b)). When source electrode 47 is brought to L level in this state, one of the potentials of MOS capacitor 471I and transistors 45 and 46 is filled with charge as shown in FIG. 6(C). After one cycle, when the source electrode is returned to the level 1, the charge remains only in the MOS capacitor 44, as shown in FIG. 6(d).

次いで、トランジスタ／Ｉ６のゲート電位を制御して第
６図（ｅ）のようにした後にトランジスタ４２のグー１
〜電位を制御し、トランジスタ４２の電荷を第６図（ｆ
）に示すように１〜ランジスタ４１のゲート下に送る。Next, after controlling the gate potential of the transistor /I6 as shown in FIG. 6(e), the gate potential of the transistor /I6 is
~ Controls the potential and changes the charge of the transistor 42 as shown in Fig. 6 (f
) as shown below the gates of transistors 1 to 41.

このようにすると、ＭＯＳ−１：ｉＩパシタ１４の電極
の電位が変化してそのポテンシャル井戸が浅くなり、電
荷が第６図（ｆ）に示１」：うにトランジスタ４５のゲ
ート下にあふれる。このあふれた電荷は、第６図（ｈ）
に示すにうにｌ〜ランジスタ４５を通つ−Ｃトランジス
タ４８のゲート下に流れる。この電荷量は１〜ランジス
タ４２のゲート下に蓄ｖ４されたスミア雑音による電荷
量に対応しており、従ってスミア雑音に応じた電荷が第
２の水平ＣＣＤ部２４に読み出されることになる。In this way, the potential of the electrode of the MOS-1:iI passacitor 14 changes, its potential well becomes shallower, and charges overflow below the gate of the transistor 45 as shown in FIG. 6(f). This overflowing charge is shown in Figure 6 (h).
As shown in FIG. This amount of charge corresponds to the amount of charge due to smear noise accumulated under the gates of transistors 1 to 42, and therefore, the charge corresponding to the smear noise is read out to the second horizontal CCD section 24.

その後、トランジスタ７′１２のグー１〜電位を制御す
ることにより、１ヘランジスタ４１０ゲー］・［二の電
荷をトランジスタ４２のゲート下に戻ずと、ポテンシャ
ルの１戸は第６図（ｉ）に示すＪ：うになる。１ヘラン
ジスタ４２のゲート下の電荷のリセットは、第６図（ｊ
）に示すようにトランジスタ４３のグー［−電位を制御
することにより行なう。After that, by controlling the potential of the transistor 7'12, the potential of the transistor 410 is reduced to the value shown in FIG. Show J: snarl. The charge under the gate of the 1H transistor 42 is reset as shown in FIG.
), this is done by controlling the potential of the transistor 43.

このように第５図に示す実施例では、垂直ＣＣＤ部２か
らのスミア雑音はトランジスタ４１゜／Ｉ２のＭＯ８容
吊に蓄積され、これに応じてＭＯＳキャパシタ４４の電
荷量が変化し、トランジスタ４８を介してスミア雑音に
応じた電荷が第２の水平ＣＣＤ部２４に送られる。In the embodiment shown in FIG. 5, the smear noise from the vertical CCD section 2 is accumulated in the MO8 capacitor of the transistor 41°/I2, and the amount of charge in the MOS capacitor 44 changes accordingly, causing the transistor 48 A charge corresponding to the smear noise is sent to the second horizontal CCD section 24 via the smear noise.

第７図は本発明の他の実施例を示づ平面図である。そし
てこれが第１図のものと異なる点は、信号電荷を転送す
る第１の水平ＣＣＤ部と、スミア雑音に応じた電荷を転
送する第２の水平ＣＣＤ部が、１本の水平ＣＣＤ部にま
どめられていることである。FIG. 7 is a plan view showing another embodiment of the present invention. The difference between this and the one in Figure 1 is that the first horizontal CCD section that transfers signal charges and the second horizontal CCD section that transfers charges according to smear noise are combined into one horizontal CCD section. It is something that is being stopped.

本発明は上記の実施例に限定されるものではなく、種々
の変更が可能である。例えば、実施例では電荷の蓄積は
ｐｎ接合容量、ＭＯＳキャパシタにより行なうようにし
ているが、一般に・アナログメモリどして機能するもの
であればいかなるものでもにい。また、実施例では受光
蓄積素子を３×３−９個としたが、一般的にｎｘｍ　（
ｎ、ｍは正の整数）個で構成することができる。ざらに
、垂直ブランキング期量の転送電荷を全て蓄積してもよ
く、一部のみを蓄積してもよい。The present invention is not limited to the above embodiments, and various modifications are possible. For example, in the embodiment, charge storage is performed using a pn junction capacitor or a MOS capacitor, but in general, any device that functions as an analog memory may be used. In addition, in the example, the number of light receiving and accumulating elements was 3 x 3-9, but generally nxm (
n and m are positive integers). Roughly speaking, all or only a portion of the transferred charges for the vertical blanking period may be accumulated.

〔発明の効果〕〔Effect of the invention〕

上記の如く本発明では、垂直ブランキング期間に垂直ｃ
ｃｒｔ部から転送される電荷をスミア雑音電荷として電
荷蓄積部に蓄積し、これに応じた電荷（変換スミア電６
Ｙ１）を発生させ、発生電荷を信号電荷とは別の水平Ｃ
ＣＤ部（第２の水平ＣＣＤ部）で転送するように（）た
ので、変換スミア電荷によって信号電荷を補正し、再生
画像にスミア雑音にＪ：る画像が現れないＪ：うにした
固体撮像装置を得ることができる。As described above, in the present invention, the vertical c
The charge transferred from the crt section is accumulated in the charge storage section as a smear noise charge, and the corresponding charge (conversion smear charge 6
Y1), and the generated charge is horizontally C, which is different from the signal charge.
Since the data is transferred in the CD unit (second horizontal CCD unit), the signal charge is corrected by the converted smear charge, and the solid-state imaging device does not contain any images due to smear noise in the reproduced image. can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の平面図、第２図はその電荷
分離部の平面図、第３図はその電荷蓄積部および電荷発
生部の具体的回路構成の一例を示す回路図、第４図は第
３図に示す回路の動作を説明するポテンシャル図、第５
図は第１図に示す実施例の電荷蓄積部および電荷発生部
の具体的回路構成の一例を示す回路図、第６図は第５図
に示す回路の動作を説明するポテンシャル図、第７図は
本発明の他の実施例の平面図、第８図【よ従来装置の一
例の平面図、第９図はそのＩ−Ｔ線断面図、第１０図は
スミア雑音を説明する再生画像の平面図である。 １ａ〜１Ｃ・・・受光蓄積部、２ａ〜２Ｇ・・・垂直Ｃ
ＣＤ部、３・・・水平ＣＣｒ）部（第１の水平ＣＣＤ部
）２１．２１ａ　〜２１ｃ・・・電荷分離部、２２．２
２ａ〜２２Ｃ・・・電荷蓄積部、２３．２３ａ　〜２３
ｃ・・・電荷発生部、２４・・・第２の水平ＣＣＤ部、
２５・・・電荷保持ゲート、２６・・・第１の選択ゲー
ト、２７・・・第２の選択ゲート、３１・・・ｐｎｎ接
合容量出願人代理人　　猪　　股　　　　清 区 り 紙 一ノ　　　　　　　　　　　　Ｎノ ｍ−〜− 見７図 見８図 箆１０図 艷９図FIG. 1 is a plan view of an embodiment of the present invention, FIG. 2 is a plan view of its charge separation section, and FIG. 3 is a circuit diagram showing an example of a specific circuit configuration of its charge storage section and charge generation section. Figure 4 is a potential diagram explaining the operation of the circuit shown in Figure 3;
The figure is a circuit diagram showing an example of a specific circuit configuration of the charge storage section and the charge generation section of the embodiment shown in FIG. 1, FIG. 6 is a potential diagram explaining the operation of the circuit shown in FIG. 5, and FIG. is a plan view of another embodiment of the present invention, FIG. 8 is a plan view of an example of a conventional device, FIG. 9 is a sectional view taken along the line IT, and FIG. 10 is a plan view of a reproduced image explaining smear noise. It is a diagram. 1a to 1C...light receiving and accumulating section, 2a to 2G...vertical C
CD section, 3...Horizontal CCr) section (first horizontal CCD section) 21.21a to 21c... Charge separation section, 22.2
2a to 22C...charge storage section, 23.23a to 23
c... Charge generation section, 24... Second horizontal CCD section,
25...Charge retention gate, 26...First selection gate, 27...Second selection gate, 31...Pnn junction capacitance Applicant's agent Kiyoshi Inomata Rigami Ichino Nnom -～- 7 drawings, 8 drawings, 10 drawings, 9 drawings

Claims (1)

【特許請求の範囲】 １、入射光を光電変換すると共に得られた信号電荷を蓄
積する受光蓄積部と、この受光蓄積部に蓄積された信号
電荷を順次読み出す垂直ＣＣＤ部と、この垂直ＣＣＤ部
から転送された信号電荷を順次転送する第１の水平ＣＣ
Ｄ部と、前記垂直ＣＣＤ部と第１の水平ＣＣＤ部の間に
設けられ垂直ブランキング期間にこの垂直ＣＣＤ部から
送られる電荷の転送方向を変更する電荷分離部と、前記
垂直ブランキング期間の前にリセットされ前記電荷分離
部で転送方向が変更された電荷を蓄積する電荷蓄積部と
、この電荷蓄積部の蓄積電荷量に応じた量の電荷を発生
する電荷発生部と、前記第１の水平ＣＣＤ部での信号電
荷の転送タイミングと同期して前記電荷発生部から電荷
を読み出し転送する第２の水平ＣＣＤ部とを備える固体
撮像装置。 ２、前記電荷分離部は、前記第１の水平ＣＣＤ部に隣接
して設けられ前記垂直ブランキング期間に閉となる第１
の選択ゲートと、前記電荷蓄積部に隣接して設けられ前
記垂直ブランキング期間に開となる第２の選択ゲートと
を備える特許請求の範囲第１項記載の固体撮像装置。 ３、前記電荷蓄積部は、電荷を蓄積するｐｎ接合容量を
有する特許請求の範囲第１項もしくは第２項記載の固体
撮像装置。 ４、前記電荷蓄積部は、電荷を蓄積するＭＯＳ容量を有
する特許請求の範囲第１項もしくは第２項記載の固体撮
像装置。[Claims] 1. A light receiving and accumulating section that photoelectrically converts incident light and accumulating the signal charges obtained, a vertical CCD section that sequentially reads out the signal charges accumulated in the light receiving and accumulating section, and this vertical CCD section. A first horizontal CC that sequentially transfers signal charges transferred from
a charge separation section that is provided between the vertical CCD section and the first horizontal CCD section and changes the transfer direction of charges sent from the vertical CCD section during the vertical blanking period; a charge storage section that stores charges whose transfer direction has been changed in the charge separation section after being reset previously; a charge generation section that generates an amount of charge corresponding to the amount of charge stored in the charge storage section; A solid-state imaging device comprising: a second horizontal CCD section that reads and transfers charges from the charge generation section in synchronization with the transfer timing of signal charges in the horizontal CCD section. 2. The charge separation section is provided adjacent to the first horizontal CCD section and is closed during the vertical blanking period.
2. The solid-state imaging device according to claim 1, comprising: a selection gate; and a second selection gate provided adjacent to the charge storage section and opened during the vertical blanking period. 3. The solid-state imaging device according to claim 1 or 2, wherein the charge storage section has a pn junction capacitance for storing charge. 4. The solid-state imaging device according to claim 1 or 2, wherein the charge storage section has a MOS capacitor for storing charge.