JPH0446504B2 - - Google Patents
Info
- Publication number
- JPH0446504B2 JPH0446504B2 JP61206978A JP20697886A JPH0446504B2 JP H0446504 B2 JPH0446504 B2 JP H0446504B2 JP 61206978 A JP61206978 A JP 61206978A JP 20697886 A JP20697886 A JP 20697886A JP H0446504 B2 JPH0446504 B2 JP H0446504B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- charges
- photosensitive
- section
- signal charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009825 accumulation Methods 0.000 claims description 26
- 238000003384 imaging method Methods 0.000 claims description 19
- 238000007599 discharging Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
（発明の目的）
（産業上の利用分野）
本発明は固体撮像装置にかかり、特に感度調節
の可能なラインアドレス型CCDエリアイメージ
センサに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Objective of the Invention) (Industrial Application Field) The present invention relates to a solid-state imaging device, and particularly relates to a line address type CCD area image sensor with adjustable sensitivity.
（従来の技術）
CCDエリアイメージセンサは監視用や家庭用
のビデオカメラ等に多用されている。(Prior Art) CCD area image sensors are widely used in surveillance and home video cameras.
このCCDエリアイメージセンサのうちライン
アドレス型のものを使用した場合、入射光の強度
変化に対する感度調節は入射光を導びく光学系に
設けられた絞りを調節するようにしている。これ
はラインアドレス型CCDエリアイメージセンサ
では感光時間がフイールド周期（通常１／60秒）
またはフレーム周期（通常１／30秒）に等しく固
定されているため、感光時間を変化させて適正な
出力信号を得ることが不可能なためである。 When a line address type CCD area image sensor is used, sensitivity to changes in the intensity of incident light is adjusted by adjusting an aperture provided in an optical system that guides the incident light. For line address type CCD area image sensors, this means that the exposure time is the field period (usually 1/60 seconds).
Another reason is that it is fixed equal to the frame period (usually 1/30 seconds), making it impossible to obtain an appropriate output signal by varying the exposure time.
（発明が解決しようとする問題点）
このように感度調節のために絞りを有する光学
系を採用すると価格を上昇させ、かつ機構上の故
障が多発して信頼性を低下させるため、特に監視
用カメラには適さないという問題がある。(Problems to be Solved by the Invention) If an optical system with an aperture is used to adjust the sensitivity as described above, the cost will increase and mechanical failures will occur frequently, reducing reliability. The problem is that it is not suitable for cameras.
本発明はこのような問題を解決するためなされ
たもので、絞り調節が不要でしかも安価な固体撮
像装置を提供することを目的とする。 The present invention has been made to solve such problems, and an object of the present invention is to provide a solid-state imaging device that does not require aperture adjustment and is inexpensive.
（問題点を解決するための手段）
本発明にかかる固体撮像装置によれば、半導体
基板上にマトリクス状に配設され、入射光により
生成される信号電荷を蓄積する感光画素部と、前
記感光画素部の垂直方向に配列された感光画素部
列に隣接して垂直方向に配列され、前記感光画素
部に蓄積された電荷を転送する垂直シフトレジス
タと、前記垂直シフトレジスタの転送方向下流側
端部に隣接して設けられた転送手段と、前記転送
手段の下流側に隣接して設けられ、転送された信
号電荷を蓄積する蓄積部と、この蓄積部に隣接し
て水平方向に配列され、前記蓄積部に蓄積された
信号電荷を受取つて転送し、その一端側に形成さ
れた出力部より信号電荷を出力する水平シフトレ
ジスタと、前記転送手段に隣接して設けられ、転
送された信号電荷のうちの不要電荷を排出する電
荷排出手段と、前記感光画素部の行および設定さ
れた感光時間に相当する距離だけ先行する転送位
置の行を順次同時に選択し、これら選択された感
光画素行の感光画素から取り出された信号電荷を
対応する前記垂直シフトレジスタに転送する行選
択手段と、前記選択された行の感光画素から取り
出された読み出すべき信号電荷および前記感光時
間に相当する距離だけ先行する位置の行の感光画
素から取り出された不要信号電荷を不要電荷とし
て前記垂直シフトレジスタでそれぞれ転送し、か
つ読出すべき信号電荷を前記蓄積部に蓄積させる
とともに、前記不要信号電荷を前記電荷排出手段
に排出させる制御手段とを備えたことを特徴とす
る。
(Means for Solving the Problems) According to the solid-state imaging device according to the present invention, the photosensitive pixel portion, which is arranged in a matrix on a semiconductor substrate and accumulates signal charges generated by incident light; a vertical shift register arranged vertically adjacent to a row of photosensitive pixel parts arranged in the vertical direction of the pixel part and transferring charges accumulated in the photosensitive pixel part; and a downstream end of the vertical shift register in the transfer direction. a transfer means provided adjacent to the transfer means, an accumulation section provided adjacent to the downstream side of the transfer means and accumulating the transferred signal charges, and arranged horizontally adjacent to the accumulation section, a horizontal shift register that receives and transfers the signal charge accumulated in the accumulation section and outputs the signal charge from an output section formed at one end thereof; and a horizontal shift register that is provided adjacent to the transfer means and transfers the signal charge. A charge discharging means for discharging unnecessary charges among them, a row of the photosensitive pixel section and a row of the transfer position preceding the set photosensitive time by a distance corresponding to the photosensitive pixel section are sequentially and simultaneously selected, and the transfer position of the selected photosensitive pixel rows is row selection means for transferring the signal charge taken out from the photosensitive pixel to the corresponding vertical shift register; and preceding by a distance corresponding to the signal charge to be read taken out from the photosensitive pixel of the selected row and the photosensitive time. Unnecessary signal charges taken out from the photosensitive pixels in the row of the position are transferred as unnecessary charges by the vertical shift register, and the signal charges to be read out are accumulated in the accumulation section, and the unnecessary signal charges are transferred to the charge discharging means. The invention is characterized by comprising a control means for discharging the fuel.
また、他の本発明にかかる固体撮像装置によれ
ば、半導体基板上にマトリクス状に配設され、入
射光により生成される信号電荷を蓄積する感光画
素部と、垂直方向に配列された前記感光画素部に
隣接して垂直方向に配列され、前記感光画素部に
蓄積された電荷を転送する垂直シフトレジスタ
と、前記垂直シフトレジスタの一端側に隣接して
設けられた複数段の転送電極からなる転送手段
と、前記転送手段の水平方向に隣接して設けら
れ、転送された信号電荷を排出する電荷排出手段
と、前記転送手段の途中に設けられ、入射光によ
り垂直シフトレジスタに注入され転送されたスミ
ア電荷を蓄積する第１の蓄積部と、この第１の蓄
積部の転送方向下流側に隣接し、転送された信号
電荷を蓄積する第２の蓄積部と、前記転送手段の
終端に隣接して水平方向に配列され、前記第１の
蓄積部に蓄積されたスミア電荷を受取つて転送
し、その一端側に形成された出力部より出力する
第１の水平シフトレジスタと、この第１のシフト
レジスタに平行に配列され、前記第２の蓄積部に
蓄積された信号電荷を受取つて転送し、その一端
側に形成された出力部より出力する第２の水平シ
フトレジスタと、前記感光画素部の行および設定
された感光時間に相当する距離だけ先行する位置
の行を順次同時に選択し、これら選択された感光
画素行の感光画素から取り出された信号電荷を対
応する前記垂直シフトレジスタに転送する行選択
手段と、前記選択された行の感光画素から取り出
された読み出すべき信号電荷および前記感光時間
に相当する距離だけ先行する位置の行の感光画素
から取り出された不要信号電荷を不要電荷として
前記垂直シフトレジスタでそれぞれ転送し、かつ
読出すべき信号電荷を第２の蓄積部に蓄積させる
とともに、前記不要信号電荷を前記電荷排出手段
に排出させる制御手段と、前記第２の水平シフト
レジスタの出力信号から前記第１の水平レジスタ
の出力信号を減算し、スミア成分を含まない画素
信号を出力する信号処理部とを備えたことを特徴
とする。 According to another solid-state imaging device according to the present invention, the photosensitive pixel portion is arranged in a matrix on a semiconductor substrate and accumulates signal charges generated by incident light, and the photosensitive pixel portion is arranged in a vertical direction. A vertical shift register arranged vertically adjacent to a pixel section and configured to transfer charges accumulated in the photosensitive pixel section, and a plurality of stages of transfer electrodes provided adjacent to one end of the vertical shift register. a transfer means; a charge discharging means provided horizontally adjacent to the transfer means for discharging transferred signal charges; a first accumulation section that accumulates the transferred smear charges; a second accumulation section that is adjacent to the first accumulation section on the downstream side in the transfer direction and that accumulates the transferred signal charges; and a second accumulation section that is adjacent to the terminal end of the transfer means. a first horizontal shift register which is arranged in the horizontal direction, receives and transfers the smear charge accumulated in the first accumulation section, and outputs it from an output section formed at one end thereof; a second horizontal shift register that is arranged in parallel with the shift register, receives and transfers the signal charge accumulated in the second accumulation section, and outputs it from an output section formed at one end thereof; and the photosensitive pixel section. and a row located ahead by a distance corresponding to the set exposure time are sequentially and simultaneously selected, and the signal charges taken out from the photosensitive pixels of these selected photosensitive pixel rows are transferred to the corresponding vertical shift register. row selection means, and the signal charges to be read taken out from the photosensitive pixels in the selected row and the unnecessary signal charges taken out from the photosensitive pixels in the preceding row by a distance corresponding to the photosensitive time as unnecessary charges. control means for accumulating signal charges to be transferred and read by the vertical shift register in a second storage section and discharging the unnecessary signal charges to the charge discharging means; and an output of the second horizontal shift register. The present invention is characterized by comprising a signal processing section that subtracts the output signal of the first horizontal register from the signal and outputs a pixel signal that does not include a smear component.
（作 用）
本発明の固体撮像装置では、ある感光画素行を
選択して信号電荷を読み出す際、感光時間Ｔだけ
先行して同一感光画素行から電荷が読み出される
ように、感光時間に対応する転送時間分だけ離れ
た行を同時に選択して電荷読み出しおよび転送を
行い、不要信号電荷を転送途中で排出するように
している。したがつて、不要信号電荷を読み出す
行位置を変化させることにより、画像信号となる
信号電荷の蓄積時間が変化し、感度を可変するこ
とができる。(Function) In the solid-state imaging device of the present invention, when a certain photosensitive pixel row is selected and a signal charge is read out, the charge is read out from the same photosensitive pixel row in advance by the photosensitive time T, so that the charge is read out from the same photosensitive pixel row corresponding to the photosensitive time. Rows separated by the transfer time are simultaneously selected for charge reading and transfer, and unnecessary signal charges are discharged during the transfer. Therefore, by changing the row position from which unnecessary signal charges are read out, the accumulation time of signal charges that become image signals changes, and sensitivity can be varied.
また、スミア電荷を蓄積して信号電荷から減算
する構成をさらに有する本発明にかかる固体撮像
装置ではスミアの除去を容易に行うことができ
る。 Further, in the solid-state imaging device according to the present invention, which further has a configuration for accumulating smear charges and subtracting them from signal charges, smear can be easily removed.
（実施例）
以下図面を参照しながら本発明の実施例のいく
つかを詳細に説明する。(Embodiments) Some embodiments of the present invention will be described in detail below with reference to the drawings.
第１図は本発明にかかる固体撮像装置の一実施
例を示す平面図である。例えばｎ型シリコン基板
より成る半導体基板１上に、入射光により生成さ
れる信号電荷を蓄積する感光画素部２が例えば
500個×400個のマトリクス状に配置されている。
この感光画素２に蓄積された信号電荷を転送電極
により転送する垂直シフトレジスタ３に転送する
垂直シフトレジスタ３が感光画素部２に隣接して
垂直ライン状に配設されている。垂直シフトレジ
スタ３に信号電荷を転送する感光画素部２を行ご
とに順次選択するアドレス回路４が感光画素部２
のアレーに隣接して設けられており、このアドレ
ス回路は信号電荷選択信号入力端子４０および不
要電荷選択信号入力端子４１を備えている。各垂
直シフトレジスタ３の下方には転送電極５，６を
介して垂直シフトレジスタ３により転送された信
号電荷を蓄積する蓄積部７が配設され、また蓄積
部７と転送電極８を介して水平シフトレジスタ１
１が水平ライン状に配設されている。各転送電極
５に隣接して制御ゲート１４およびドレイン１５
が配設されている。各制御ゲート１４は端子１６
に、各ドレイン１５は端子１７に、各転送電荷５
は端子１８に、各転送電極６は端子１９に、各蓄
積部７は端子２０に、各転送電極８は端子２１に
それぞれ共通接続されている。また蓄積部７の信
号電荷を転送電極により転送する水平シフトレジ
スタ１１からは出力端子２５が引き出されてい
る。 FIG. 1 is a plan view showing an embodiment of a solid-state imaging device according to the present invention. For example, on a semiconductor substrate 1 made of an n-type silicon substrate, a photosensitive pixel section 2 that accumulates signal charges generated by incident light is provided, for example.
They are arranged in a matrix of 500 x 400 pieces.
A vertical shift register 3 is arranged in a vertical line adjacent to the photosensitive pixel portion 2 to transfer the signal charge accumulated in the photosensitive pixel 2 to a vertical shift register 3 using a transfer electrode. An address circuit 4 that sequentially selects a photosensitive pixel section 2 for each row to transfer signal charges to the vertical shift register 3 is connected to the photosensitive pixel section 2.
This address circuit includes a signal charge selection signal input terminal 40 and an unnecessary charge selection signal input terminal 41. An accumulation section 7 for accumulating the signal charges transferred by the vertical shift register 3 via the transfer electrodes 5 and 6 is provided below each vertical shift register 3, and a storage section 7 for accumulating the signal charges transferred by the vertical shift register 3 via the transfer electrodes 5 and 6 is provided horizontally via the accumulation section 7 and the transfer electrode 8. shift register 1
1 are arranged in a horizontal line. A control gate 14 and a drain 15 are adjacent to each transfer electrode 5.
is installed. Each control gate 14 has a terminal 16
, each drain 15 connects each transfer charge 5 to the terminal 17.
are commonly connected to a terminal 18, each transfer electrode 6 is commonly connected to a terminal 19, each storage section 7 is commonly connected to a terminal 20, and each transfer electrode 8 is commonly connected to a terminal 21. Further, an output terminal 25 is drawn out from the horizontal shift register 11 which transfers the signal charge of the storage section 7 through a transfer electrode.
第２図および第３図はそれぞれ第１図における
Ａ−Ａ線断面図およびＢ−Ｂ線断面図である。 2 and 3 are a sectional view taken along the line AA and BB in FIG. 1, respectively.
第２図に示されるように、感光部２はｎ型半導
体基板１表面の接合の浅いｐウエル領域２９の表
面に形成されたｎ型不純物領域３０からなるホト
ダイオード構造となつている。この感光画素部２
に隣接する垂直シフトレジスタ３はｎ型半導体基
板１表面の接合の深いｐウエル領域３１の表面に
形成されたｎ型不純物領域からなる埋込チヤネル
３２、この埋込みチヤネルと隣接画素とを電気的
に分離するためのp+領域からなるチヤネルスト
ツプ領域４４、これらの上方に例えばシリコン酸
化膜からなる絶縁層３３を介して形成された転送
電極３４から構成されている。この転送電極３４
の上方には絶縁層３３を介して例えばアルミニウ
ムよりなる光シールド層３５が形成され、光の入
射を妨げている。なお、感光画素部２のホトダイ
オード構造上方では光シールド層３５が開口さ
れ、光の入射を許容している。 As shown in FIG. 2, the photosensitive section 2 has a photodiode structure consisting of an n-type impurity region 30 formed on the surface of a p-well region 29 with a shallow junction on the surface of the n-type semiconductor substrate 1. This photosensitive pixel section 2
The vertical shift register 3 adjacent to the n-type semiconductor substrate 1 has a buried channel 32 made of an n-type impurity region formed on the surface of the deep junction p-well region 31, and electrically connects this buried channel and the adjacent pixel. It consists of a channel stop region 44 made of a p + region for isolation, and a transfer electrode 34 formed above these with an insulating layer 33 made of, for example, a silicon oxide film interposed therebetween. This transfer electrode 34
A light shield layer 35 made of, for example, aluminum is formed above the insulating layer 33 to prevent light from entering. Note that the light shield layer 35 is opened above the photodiode structure of the photosensitive pixel section 2 to allow light to enter.
また、第３図によれば、転送電極５の下方のｎ
型半導体基板１表面のｐウエル領域３１表面に
は、埋込みチヤネルとしてのｎ型不純物領域３６
が形成されており、その一方端にはp+型領域か
らなるチヤネルストツプ領域４４、他方端には接
合の深いn+不純物領域からなるドレイン１５が
形成されている。転送電極５とドレイン１５の間
の上部は制御ゲート１４により覆われている。こ
れらの転送ゲート５および制御ゲート１４の上方
には絶縁層３３を介して光シールド層３５が設け
られ、不要な光の入射によるノイズの発生等を防
止している。 Also, according to FIG. 3, n below the transfer electrode 5
On the surface of the p-well region 31 on the surface of the type semiconductor substrate 1, there is an n-type impurity region 36 as a buried channel.
A channel stop region 44 made of a p + -type region is formed at one end thereof, and a drain 15 made of an n + impurity region with a deep junction is formed at the other end. The upper part between the transfer electrode 5 and the drain 15 is covered with a control gate 14 . A light shield layer 35 is provided above the transfer gate 5 and the control gate 14 with an insulating layer 33 interposed therebetween to prevent the occurrence of noise due to the incidence of unnecessary light.
次に本発明にかかる固体撮像装置の動作を説明
する。 Next, the operation of the solid-state imaging device according to the present invention will be explained.
第４図は本発明における制御信号のタイミング
関係を示すタイミングチヤートであつて、ａは垂
直ブランキングパルスを示しており、この垂直ブ
ランキングパルスの間にｂに示される信号電荷選
択信号パルスが出力され、この信号電荷選択信号
パルスから設定感光時間Ｔだけ先行してｃに示さ
れる不要電荷選択信号パルスが出力される様子を
示している。なお、感光時間Ｔは水平走査期間Ｈ
の整数Ｋ倍に選択される。 FIG. 4 is a timing chart showing the timing relationship of control signals in the present invention, in which a indicates a vertical blanking pulse, and during this vertical blanking pulse, a signal charge selection signal pulse indicated by b is output. The figure shows how an unnecessary charge selection signal pulse shown in c is outputted in advance of this signal charge selection signal pulse by a set exposure time T. Note that the exposure time T is the horizontal scanning period H.
is selected by an integer K times .
このような選択パルスを用いた電荷読出しは次
のように行われる。 Charge reading using such a selection pulse is performed as follows.
アドレス回路４に信号電荷選択パルスが印加さ
れると、奇数フイールドの場合には水平ブランキ
ングパルスの発生毎に水平シフトレジスタ１１か
ら感光画素行の第１行、第３行、第５行、…を選
択し、また、偶数フイールドの場合には感光画素
行の第２行、第４行、第６行、…を順次選択する
ように動作する。 When a signal charge selection pulse is applied to the address circuit 4, in the case of an odd field, every time a horizontal blanking pulse is generated, the horizontal shift register 11 selects the first, third, fifth, etc. of the photosensitive pixel rows. In the case of an even field, the second, fourth, sixth, . . . photosensitive pixel rows are sequentially selected.
一方、不要電荷選択パルスが印加されると、
2K行だけ先の行の電荷が排出され、以下、信号
電荷読出しの場合と同様に２行おきに感光画素行
を選択して不要電荷として排出する。すなわち、
第ｉ行の信号電荷を選択する水平ブランキング期
間においては第（ｉ＋2K）行の不要電荷が排出
され、（ｉ＋2K）が垂直方向の画素数を超える場
合には先頭行の方へ戻るような動作をすることに
より、光が強く信号電荷の飽和が生ずるような場
合には本来の信号電荷読出しに先立つて不要電荷
として捨てるようにし実質的な積分時間を減少さ
せるようにしている。 On the other hand, when an unnecessary charge selection pulse is applied,
Charges from the rows 2K rows ahead are discharged, and thereafter, as in the case of signal charge readout, photosensitive pixel rows are selected every two rows and discharged as unnecessary charges. That is,
During the horizontal blanking period when signal charges in the i-th row are selected, unnecessary charges in the (i+2K)-th row are discharged, and if (i+2K) exceeds the number of pixels in the vertical direction, the operation returns to the first row. By doing this, when the light is strong and saturation of the signal charges occurs, the charges are discarded as unnecessary charges prior to reading out the original signal charges, thereby reducing the actual integration time.
第５図はこのような読出し動作における装置内
の各電極下に生ずる電位の井戸およびこれらの電
位の井戸に蓄積される電荷の状態を示す動作説明
図であつて、垂直シフトレジスタ３における転送
電極３４、転送電極５および６、蓄積部７におけ
る蓄積電極３８、転送電極８に所定のパルスを印
加することによりそれらの下のｎ型不純物領域３
６下に生ずる電位の井戸の様子を示している。 FIG. 5 is an operation explanatory diagram showing the potential wells generated under each electrode in the device and the state of charges accumulated in these potential wells in such a read operation, and shows the transfer electrodes in the vertical shift register 3. 34, by applying a predetermined pulse to the transfer electrodes 5 and 6, the storage electrode 38 in the storage section 7, and the transfer electrode 8, the n-type impurity region 3 under them is
6 shows the state of the potential well generated below.
まず、ａは第ｉ行に対する信号電荷選択直前の
電位の井戸の状態を示しており、蓄積電極３８に
信号電荷Qi-2が蓄積しており、垂直レジスタ３内
には電荷はない状態となつている。 First, a shows the state of the potential well immediately before signal charge selection for the i-th row, and shows that signal charge Q i-2 is accumulated in the storage electrode 38 and there is no charge in the vertical register 3. It's summery.
アドレス回路４から第ｉ行とそこから2K行だ
け離れた第（ｉ＋2K）行の転送電極３４iおよび
３４i+2Kに例えばｐウエル領域３１を基準アース
電圧V0の正の高電圧を有する選択パルスが印加
される。これにより、感光画素部２に蓄積された
信号電荷Qiおよび不要電荷Q′i+2Kはそれぞれ隣接
する垂直シフトレジスタ３に転送される。第５図
ｂはこの状態を示しており、不要電荷Qi+2Kの量
が多いため、隣接する電位の井戸に電荷が流出
し、Qo1、Qo2、Qo3として分散している。この時
点では蓄積電極３８の信号電荷Qi-2は水平シフト
レジスタに転送が終了している。 For example, the p-well region 31 is selected to have a positive high voltage of the reference ground voltage V 0 in the transfer electrodes 34 i and 34 i + 2K of the i-th row from the address circuit 4 and the (i+2K)-th row separated by 2K rows therefrom. A pulse is applied. As a result, the signal charge Q i and the unnecessary charge Q' i+2K accumulated in the photosensitive pixel section 2 are transferred to the adjacent vertical shift register 3, respectively. FIG. 5b shows this state. Since the amount of unnecessary charges Q i +2K is large, the charges flow into adjacent potential wells and are dispersed as Q o1 , Q o2 , and Q o3 . At this point, the signal charge Q i-2 of the storage electrode 38 has been transferred to the horizontal shift register.
選択パルスがアース電圧V0に近い負の電圧VH
である高レベルになると、転送電極３４i、３４i+
２Ｋ下の電位の井戸は浅くなり、これらの電位の井
戸の蓄積されていた電荷は隣接する転送電極下の
浅い電位の井戸に分散する。第５図ｃはこのよう
な状態を表わしており、信号電荷Qs1＋Qs2＋Qs3
＝Qi、不要電荷Q′o1＋Q′o2＋Q′o3＝Qo1＋Qo2＋Qo3
の関係がある。以下同様に垂直シフトレジスタ３
の転送電極３４および転送電極５に、前述した高
レベル電圧VHとVHよりさらに負の低レベル電圧
VLを有する４相クロツクパルスを順次印加して
いくことにより第５図ｃに示されるように信号電
荷Qs1、Qs2、Qs3と不要電荷Q′o1、Q′o2、Q′o3をそ
れぞれ３つの電位の井戸に分散させて転送するこ
とができる。このような転送時には転送電極６に
はVL、制御ゲート１４にはV0、転送電極８には
V0、蓄積電極３８には正の高電圧がそれぞれ印
加され、保持されている。 The selection pulse is a negative voltage V H close to the ground voltage V 0
When the transfer electrodes 34 i , 34 i+
The potential wells below 2K become shallower, and the charges accumulated in these potential wells are dispersed to the shallower potential wells below the adjacent transfer electrodes. Figure 5c shows such a state, where the signal charge Q s1 +Q s2 +Q s3
=Q i , unnecessary charge Q′ o1 +Q′ o2 +Q′ o3 =Q o1 +Q o2 +Q o3
There is a relationship between Similarly, vertical shift register 3
A low level voltage that is more negative than the above-mentioned high level voltages V H and V H is applied to the transfer electrode 34 and the transfer electrode 5.
By sequentially applying four-phase clock pulses having VL , signal charges Q s1 , Q s2 , Q s3 and unnecessary charges Q' o1 , Q' o2 , Q' o3 are respectively generated as shown in Figure 5c. It can be distributed and transferred to three potential wells. During such transfer, V L is applied to the transfer electrode 6, V 0 is applied to the control gate 14, and V 0 is applied to the transfer electrode 8.
A positive high voltage is applied to V 0 and the storage electrode 38, respectively, and is maintained.
このとき、４相クロツクパルスはアース電圧
V0に近い負電圧VHあるいは負の電圧VLであるた
め、第２図に示されるように感光画素部２のｎ型
不純物領域と垂直シフトレジスタ３のｎ型不純物
領域３２との間にｐウエル領域３１が電位降壁と
して作用し、感光画素部２の信号電荷および不要
電荷が垂直レジスタ３に流入することはない。 At this time, the 4-phase clock pulse is ground voltage
Since the negative voltage V H or V L is close to V 0 , there is a gap between the n-type impurity region of the photosensitive pixel section 2 and the n-type impurity region 32 of the vertical shift register 3, as shown in FIG. The p-well region 31 acts as a potential falling wall, and signal charges and unnecessary charges in the photosensitive pixel portion 2 do not flow into the vertical register 3.
第５図ｄは信号電荷が順次蓄積電極３８下の電
位の井戸に転送される様子を示している。信号電
荷Qs1、Qs2、Qs3が４相クロツクパルスにより転
送電極５下の電位の井戸に転送されてくると、制
御ゲート１４の負の電圧VLを印加して制御ゲー
トを閉じ、信号電荷Qs1、Qs2、Qs3がドレイン１
５に排出されるないようにし、さらに、転送電極
６をアース電位とする。このようにすることによ
り、信号電荷Qs1、Qs2、Qs3は順次蓄積電極３８
下の電位の井戸に転送される。第５図ｄにおいて
は蓄積電極３８下の電位の井戸にはすでに電荷
Qs2およびQs3が蓄積され、電荷Qs1が次の転送パ
ルスにより転送されようとしている状態が示され
ている。 FIG. 5d shows how the signal charges are sequentially transferred to the potential wells below the storage electrode 38. When the signal charges Q s1 , Q s2 , Q s3 are transferred to the potential well below the transfer electrode 5 by the four-phase clock pulse, the negative voltage V L of the control gate 14 is applied to close the control gate, and the signal charges are transferred to the potential well below the transfer electrode 5. Q s1 , Q s2 , Q s3 are drain 1
Further, the transfer electrode 6 is set to the ground potential. By doing this, the signal charges Q s1 , Q s2 , Q s3 are sequentially transferred to the storage electrode 38.
transferred to the lower potential well. In FIG. 5d, there is already a charge in the potential well below the storage electrode 38.
A state is shown in which Q s2 and Q s3 are accumulated and charge Q s1 is about to be transferred by the next transfer pulse.
第５図ｅは信号電荷がすべて蓄積電極下の電位
の井戸に蓄積されて電荷Qiとなり、不要電荷がド
レイン１５に排出されている状態を示している。
すなわち、信号電荷の蓄積終了後、転送電極６に
負の電圧VL、制御ゲート１４にアース電圧V0が
それぞれ印加され、この状態が保持される。これ
により、その後転送電極５下の電位の井戸に転送
されて来た不要電荷は順次ドレイン１５に排出さ
れることになる。第５図ｅでは不要電荷Q′o2が排
出される直前の状態が示されている。 FIG. 5e shows a state in which all signal charges are accumulated in the potential well below the storage electrode and become charges Q i , and unnecessary charges are discharged to the drain 15.
That is, after the accumulation of signal charges is completed, a negative voltage V L is applied to the transfer electrode 6, and a ground voltage V 0 is applied to the control gate 14, and this state is maintained. As a result, unnecessary charges that have been subsequently transferred to the potential well below the transfer electrode 5 are sequentially discharged to the drain 15. FIG. 5e shows the state immediately before the unnecessary charge Q'o2 is discharged.
次の水平ブランキング期間には、再びアドレス
回路４による次の走査線に対応した感光画素部２
の行ごとの選択がなされる。 During the next horizontal blanking period, the address circuit 4 again responds to the photosensitive pixel portion 2 corresponding to the next scanning line.
A row-by-row selection is made.
第５図ｆおよびｇは第５図ａおよびｂに対応し
た状態を示しており、この時点では４相クロツク
パルスの停止状態が180゜だけ位相がずれており、
またこれに伴つてアドレスされる転送電極が信号
電荷については34i+2、不要電荷については
34i+2k+2となつている。 Figures 5f and 5g show conditions corresponding to Figures 5a and b, at which point the four-phase clock pulses are out of phase by 180°;
Additionally, the transfer electrodes addressed are 34 i+2 for signal charges and 34 i+2 for unnecessary charges.
34 i+2k+2 .
感光画素部２から垂直シフトレジスタ３への信
号電荷Qi+2と不要電荷の転送が開始されると同時
に転送電極８に正の高電圧が印加されて、蓄積電
極３８下の電位の井戸に蓄積された信号電荷Qiは
水平シフトレジスタ１１に転送される。水平ブラ
ンキング期間が終了する前に、水平シフトレジス
タ１１にはクロツクパルスが印加され、信号電荷
Qiがそれぞれ転送される。そして次の水平ブラン
キング期間までの間に信号電荷Qiに対応した画像
出力信号Vsigがそれぞれ出力端子２５から取出さ
れる。 At the same time as the transfer of signal charges Q i+2 and unnecessary charges from the photosensitive pixel section 2 to the vertical shift register 3 is started, a positive high voltage is applied to the transfer electrode 8 and the potential well below the storage electrode 38 is The accumulated signal charge Q i is transferred to the horizontal shift register 11 . Before the horizontal blanking period ends, a clock pulse is applied to the horizontal shift register 11, and the signal charge is
Q i are respectively transferred. Then, until the next horizontal blanking period, image output signals V sig corresponding to the signal charges Q i are respectively taken out from the output terminals 25 .
以上のような動作が同様にくり返される。 The above operations are repeated in the same manner.
この実施例によれば、第ｉ行の信号電荷を読出
すとともに第（ｉ＋2K）行の電荷を同時に読出
して排出している。したがつて（ｉ＋2K）行の
信号電荷を読出す際には第ｉ行の読出し後に蓄積
された電荷が読出されるため、蓄積時間が１フイ
ールド期間よりも短くなり、換言すれば感度が変
動したことになる。 According to this embodiment, the signal charges in the i-th row are read out and the charges in the (i+2K)-th row are simultaneously read out and discharged. Therefore, when reading out the signal charges in the (i+2K) row, the charges accumulated after reading out the i-th row are read out, so the accumulation time becomes shorter than one field period, in other words, the sensitivity fluctuates. It turns out.
このような感度の変更は例えば次のようにす
る。 For example, such a change in sensitivity may be performed as follows.
出力を観察し、出力電圧値のピーク値あるいは
平均値が基準値より大きい場合には蓄積時間Ｔを
小さく、反対に出力が基準値より小さい場合には
蓄積時間Ｔを大きく設定するようにすればよい。 Observe the output, and if the peak value or average value of the output voltage value is larger than the reference value, reduce the accumulation time T, and conversely, if the output is smaller than the reference value, set the accumulation time T larger. good.
次に、スミア電荷について考察する。 Next, consider smear charge.
これは過大光が入射されたときに信号電荷のも
れとして観察される雑音電荷であつて、ラインア
ドレス型CCDエリアセンサでは画像上に縦の白
線を生じさせる。本発明にかかる固体撮像装置で
は絞り機構を用いずに光が常に入力している状態
にあるため、スミア電荷が生じやすい。 This is a noise charge observed as signal charge leakage when excessive light is incident, and in a line address type CCD area sensor, a vertical white line appears on the image. Since the solid-state imaging device according to the present invention does not use an aperture mechanism and is constantly receiving light, smear charges are likely to occur.
いま、過大光が入射し、感光画素部２に過剰な
信号電荷が生成された場合、感光画素部２のｎ型
不純物領域３０が形成されているｐウエル領域２
９の接合は浅く、縦形オーバーフロードレイン構
造となつているため、ｎ型半導体基板１に正の高
電圧が印加され、接合の浅いｐウエル領域２９に
パンチスルーが起こり、過剰な信号電荷はｎ型半
導体基板１に排出されてブルーミング現象が防止
される。 Now, if excessive light is incident and excessive signal charges are generated in the photosensitive pixel section 2, the p-well region 2 in which the n-type impurity region 30 of the photosensitive pixel section 2 is formed.
Since the junction 9 is shallow and has a vertical overflow drain structure, a high positive voltage is applied to the n-type semiconductor substrate 1, punch-through occurs in the shallow p-well region 29 of the junction, and excess signal charge is transferred to the n-type semiconductor substrate 1. The blooming phenomenon is prevented by being discharged onto the semiconductor substrate 1.
しかしながら、接合の深いｐウエル領域３１で
生成された電荷の一部が垂直シフトレジスタ３に
流入し、あるいは入射光の散乱により垂直シフト
レジスタ３の埋込みチヤネルとしてのｎ型不純物
領域３２内で電荷が生成されるような事態が生じ
て、これらの電荷がスミア電荷となる。スミア電
荷は垂直シフトレジスタ３が蓄積部７に近づくに
つれてわずかに増大するが、その増大量はわずか
であり、また電荷量も小さい。しかしスミア電荷
は前述したような画像劣化を生ずるため、できる
だけ除去することが望ましい。 However, some of the charges generated in the p-well region 31 of the deep junction flow into the vertical shift register 3, or charges are generated in the n-type impurity region 32 as a buried channel of the vertical shift register 3 due to scattering of incident light. These charges become smear charges. Although the smear charge increases slightly as the vertical shift register 3 approaches the storage section 7, the amount of increase is small and the amount of charge is also small. However, since smear charges cause image deterioration as described above, it is desirable to remove them as much as possible.
ここで各電位の井戸に蓄積されるスミア電荷量
を一定値Qsnrとすれば、このスミア電荷は例えば
第５図において、信号電荷Qs1、Qs2、Qs3および
不要電荷Q′o1、Q′o2、Q′o3にそれぞれスミア電荷
Qsnrが含まれているばかりでなく空の電位の井戸
にもスミア電荷Qsnrが存在しているが、同図では
省略している。 Here, if the amount of smear charge accumulated in each potential well is a constant value Q snr , then this smear charge is divided into, for example, signal charges Q s1 , Q s2 , Q s3 and unnecessary charges Q′ o1 , Q ′ o2 and Q′ o3 have smear charges, respectively.
In addition to containing Q snr , there is also a smear charge Q snr in the empty potential well, but it is omitted in the figure.
スミア電荷を除去するために、信号電荷Qs1、
Qs2、Qs3が転送電極５下の電位の井戸に転送され
る前に、制御ゲート１４にアース電圧V0を印加
すると、転送電極５下の電位の井戸に転送されて
来たスミア電荷は正の高電圧が印加されているド
レイン１５に順次排出される。同様に、不要電荷
の排出の際にはスミア電荷Qsnrは不要電荷ととも
に順次ドレイン１５に排出される。 To remove the smear charge, the signal charge Q s1 ,
When the ground voltage V 0 is applied to the control gate 14 before Q s2 and Q s3 are transferred to the potential well below the transfer electrode 5, the smear charges transferred to the potential well below the transfer electrode 5 are It is sequentially discharged to the drain 15 to which a positive high voltage is applied. Similarly, when unnecessary charges are discharged, the smear charges Q snr are sequentially discharged to the drain 15 together with the unnecessary charges.
第６図は特にスミア除去を目的とした本発明の
他の実施例の構成を示す平面図である。この実施
例はスミア電荷が感光時間に比例せず一定である
ため、感度を低下させたときには相対的にスミア
が大きくなつてしまうことを考慮してなされたも
ので、スミア補正を確実に行う上で好適なもので
ある。 FIG. 6 is a plan view showing the structure of another embodiment of the present invention particularly aimed at removing smear. This example was designed in consideration of the fact that since the smear charge is not proportional to the exposure time but is constant, the smear becomes relatively large when the sensitivity is lowered. This is suitable.
第６図においては、第１図の構成と同じ部分に
は同じ参照部分を付してその説明を省略する。 In FIG. 6, the same parts as in the configuration of FIG. 1 are given the same reference parts, and the explanation thereof will be omitted.
第１図と異なるところは転送電極６と蓄積電極
７との間にスミア蓄積部６０と転送電極５９を設
け、水平シフトレジスタを５０および５１の２つ
とし、これらの水平シフトレジスタ間に転送電極
１３を設定し、さらに両フトレジスタ５０，５１
の出力端子５２，５３を減算回路５５に接続した
点にある。 The difference from FIG. 1 is that a smear accumulation section 60 and a transfer electrode 59 are provided between the transfer electrode 6 and the storage electrode 7, there are two horizontal shift registers 50 and 51, and a transfer electrode is provided between these horizontal shift registers. 13, and further set both foot registers 50 and 51.
The point is that output terminals 52 and 53 of are connected to a subtraction circuit 55.
次にこの固体撮像装置の動作を説明する。 Next, the operation of this solid-state imaging device will be explained.
第１図の場合と同様に４相クロツクパルスによ
り不要電荷および信号電荷が転送され、不要電荷
は制御ゲート１４を開いてドレインに捨てられる
が、これらの電荷が蓄積されない空の井戸に流れ
込んだスミア電荷は転送電極６を開き、制御ゲー
ト１４および転送電極５９を閉じることによつて
スミア蓄積部６０に蓄積され、さらに水平ブラン
キング期間に水平シフトレジスタ５０に転送す
る。一方信号電荷は転送電極６，５９，８の制御
により、一旦蓄積部７に蓄積された後水平シフト
レジスタ５１に転送される。この信号電荷には前
述したようにスミア電荷が含まれている。 As in the case of Fig. 1, unnecessary charges and signal charges are transferred by the four-phase clock pulse, and the unnecessary charges are discarded to the drain by opening the control gate 14, but the smear charges flow into the empty well where these charges are not accumulated. is accumulated in the smear accumulation section 60 by opening the transfer electrode 6 and closing the control gate 14 and the transfer electrode 59, and is further transferred to the horizontal shift register 50 during the horizontal blanking period. On the other hand, the signal charges are once stored in the storage section 7 and then transferred to the horizontal shift register 51 under the control of the transfer electrodes 6, 59, and 8. This signal charge includes a smear charge as described above.
水平シフトレジスタ５１の出力は減算回路５５
において水平シフトレジスタ５０の出力分だけ減
算される。これにより信号電荷からスミア電荷分
が除去され、スミア電荷のない画像信号が端子５
６に出力される。 The output of the horizontal shift register 51 is sent to the subtraction circuit 55
, the output of the horizontal shift register 50 is subtracted. As a result, the smear charge is removed from the signal charge, and the image signal without smear charge is transferred to the terminal 5.
6 is output.
以上の実施例においては各画素に対して信号電
荷の選択を１フレーム期間で１回としたが、２行
ずつ選択することにより１フイールドで各画素に
対して１回として隣接する信号電荷を２画素ずつ
加算し、あるいは各画素を独立に読出すようにし
てもよい。なお、この場合には２行ずつの信号電
荷選択に先行して２行ずつの不要電荷選択を行う
必要がある。 In the above embodiment, signal charges are selected for each pixel once in one frame period, but by selecting two rows at a time, adjacent signal charges are selected once for each pixel in one field. The values may be added pixel by pixel, or each pixel may be read out independently. In this case, it is necessary to select unnecessary charges for each two rows prior to selecting signal charges for each two rows.
また実施例では垂直シフトレジスタの転送クロ
ツクパルスは４相のものを使用しているが、単
相、２相、３相、８相などでもよい。 Furthermore, in the embodiment, four-phase transfer clock pulses are used for the vertical shift register, but single-phase, two-phase, three-phase, or eight-phase transfer clock pulses may be used.
さらに、アドレス回路による選択期間は実施例
では水平ブランキング期間内としているが、これ
に限られることなく水平ブランキング期間外でも
よい。 Furthermore, although the selection period by the address circuit is within the horizontal blanking period in the embodiment, it is not limited thereto and may be outside the horizontal blanking period.
また、感光画素は実施例ではpn接合型フオト
ダイオードを使用しているが、アモルフアスシリ
コン膜を使用したダイオード等各種の形式のもの
が使用可能である。 Furthermore, although a pn junction type photodiode is used as the photosensitive pixel in the embodiment, various types of photodiodes such as a diode using an amorphous silicon film can be used.
なお、本発明により明るい被写体については感
光時間を短くできるが、暗い被写体については読
出しの原理上１フイールド期間または１フレーム
期間以上にはできないため、感光時間の設定値が
所定値を超えた場合には不要電荷選択動作を省略
するようにしてもよい。 Although the present invention allows the exposure time to be shortened for bright objects, it is not possible to shorten the exposure time for dark objects due to the principle of readout, so if the exposure time setting exceeds a predetermined value, The unnecessary charge selection operation may be omitted.
以上のように、本発明によれば、信号電荷読出
し行を感光時間だけ先行して読出し、その電荷を
排出することにより感光時間を短くし、感光時間
を電気的に設定するようにしているので絞り機構
のない安価なレンズを使用でき、カメラ価格を下
げ、かつ信頼性を向上させることができる。
As described above, according to the present invention, the signal charge readout row is read out in advance by the exposure time, and the exposure time is shortened by discharging the charges, and the exposure time is set electrically. It is possible to use an inexpensive lens without an aperture mechanism, lowering the camera price and improving reliability.
またスミア電荷を読出して信号電荷より減算す
るようにした本発明によればスミアを容易に除去
することができる。 Furthermore, according to the present invention in which smear charges are read out and subtracted from signal charges, smears can be easily removed.
第１図は本発明にかかる固体撮像装置の一実施
例の構成を示す平面図、第２図そのＡ−Ａ線断面
図、第３図はＢ−Ｂ線断面図、第４図は制御信号
のタイミングを示すタイミングチヤート、第５図
は電荷の転送状態を示す説明図、第６図は本発明
の他の実施例を示す平面図である。
１…半導体基板、２…感光画素部、３…垂直シ
フトレジスタ、４…アドレス回路、５，６，８，
１３，５９…転送電極、１１，５０，５１…水平
シフトレジスタ、１４…制御ゲート、１５…ドレ
イン、５５…減算回路。
FIG. 1 is a plan view showing the configuration of an embodiment of a solid-state imaging device according to the present invention, FIG. 2 is a sectional view taken along the line A-A, FIG. 3 is a sectional view taken along the line B-B, and FIG. 4 is a control signal. FIG. 5 is an explanatory diagram showing the charge transfer state, and FIG. 6 is a plan view showing another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Photosensitive pixel section, 3... Vertical shift register, 4... Address circuit, 5, 6, 8,
13, 59... Transfer electrode, 11, 50, 51... Horizontal shift register, 14... Control gate, 15... Drain, 55... Subtraction circuit.
Claims (1)
射光により生成される信号電荷を蓄積する感光画
素部と、 前記感光画素部の垂直方向に配列された感光画
素部列に隣接して垂直方向に配列され、前記感光
画素部に蓄積された電荷を転送する垂直シフトレ
ジスタと、 前記垂直シフトレジスタの転送方向下流側端部
に隣接して設けられた転送手段と、 前記転送手段の下流側に隣接して設けられ、転
送された信号電荷を蓄積する蓄積部と、 この蓄積部に隣接して水平方向に配列され、前
記蓄積部に蓄積された信号電荷を受取つて転送
し、その一端側に形成された出力部より信号電荷
を出力する水平シフトレジスタと、 前記転送手段に隣接して設けられ、転送された
信号電荷のうちの不要電荷を排出する電荷排出手
段と、 前記感光画素部の行および設定された感光時間
に相当する距離だけ先行する転送位置の行を順次
同時に選択し、これら選択された感光画素行の感
光画素から取り出された信号電荷を対応する前記
垂直シフトレジスタに転送する行選択手段と、 前記選択された行の感光画素から取り出された
読み出すべき信号電荷および前記感光時間に相当
する距離だけ先行する位置の行の感光画素から取
り出された不要信号電荷を不要電荷として前記垂
直シフトレジスタでそれぞれ転送し、かつ読出す
べき信号電荷を前記蓄積部に蓄積させるととも
に、前記不要信号電荷を前記電荷排出手段に排出
させる制御手段とを備えた固体撮像装置。 ２ 電荷排出手段が制御ゲートとドレインからな
るものである特許請求の範囲第１項記載の固体撮
像装置。 ３ 感光時間が入射した光強度に応じて設定され
るものである特許請求の範囲第１項記載の固体撮
像装置。 ４ 感光画素行の選択が複数行について行われる
ものである特許請求の範囲第１項記載の固体撮像
装置。 ５ 電荷排出手段が入射光により垂直シフトレジ
スタに注入されたスミア電荷も排出するものであ
る特許請求の範囲第１項記載の固体撮像装置。 ６ 制御手段が、信号電荷の出力信号の平均値ま
たは最大値がほぼ一定となるように感光時間を設
定するものである特許請求の範囲第１項記載の固
体撮像装置。 ７ 制御手段が、所望の感光時間が感光画素部の
選択周期よりも長い場合には不要電荷選択動作を
行わないものである特許請求の範囲第１項記載の
固体撮像装置。 ８ 半導体基板上にマトリクス状に配設され、入
射光により生成される信号電荷を蓄積する感光画
素部と、 垂直方向に配列された前記感光画素部に隣接し
て垂直方向に配列され、前記感光画素部に蓄積さ
れた電荷を転送する垂直シフトレジスタと、 前記垂直シフトレジスタの一端側に隣接して設
けらた複数段の転送電極からなる転送手段と、 前記転送手段の水平方向に隣接して設けられ、
転送された信号電荷を排出する電荷排出手段と、 前記転送手段の途中に設けられ、入射光により
垂直シフトレジスタに注入され転送されたスミア
電荷を蓄積する第１の蓄積部と、 この第１の蓄積部の転送方向下流側に隣接し、
転送された信号電荷を蓄積する第２の蓄積部と、 前記転送手段の終端に隣接して水平方向に配列
され、前記第１の蓄積部に蓄積されたスミア電荷
を受取つて転送し、その一端側に形成された出力
部より出力する第１の水平シフトレジスタと、 この第１の水平シフトレジスタに平行に配列さ
れ、前記第２の蓄積部に蓄積された信号電荷を受
取つて転送し、その一端側に形成された出力部よ
り出力する第２の水平シフトレジスタと、 前記感光画素部の行および設定された感光時間
に相当する距離だけ先行する位置の行を順次同時
に選択し、これら選択された感光画素行の感光画
素から取り出された信号電荷を対応する前記垂直
シフトレジスタに転送する行選択手段と、 前記選択された行の感光画素から取り出された
読み出すべき信号電荷および前記感光時間に相当
する距離だけ先行する位置の行の感光画素から取
り出された不要信号電荷を不要電荷として前記垂
直シフトレジスタでそれぞれ転送し、かつ読出す
べき信号電荷を第２の蓄積部に蓄積させるととも
に、前記不要信号電荷を前記電荷排出手段に排出
させる制御手段と、 前記第２の水平シフトレジスタの出力信号から
前記第１の水平レジスタの出力信号を減算し、ス
ミア成分を含まない画素信号を出力する信号処理
部とを備えた固体撮像装置。[Scope of Claims] 1. A photosensitive pixel section arranged in a matrix on a semiconductor substrate and accumulating signal charges generated by incident light; and a row of photosensitive pixel sections arranged in the vertical direction of the photosensitive pixel section. a vertical shift register that is arranged adjacently in the vertical direction and that transfers the charges accumulated in the photosensitive pixel section; a transfer means that is provided adjacent to a downstream end in the transfer direction of the vertical shift register; an accumulation section provided adjacent to the downstream side of the means for accumulating the transferred signal charges; and an accumulation section arranged horizontally adjacent to the accumulation section for receiving and transferring the signal charges accumulated in the accumulation section. , a horizontal shift register that outputs signal charges from an output section formed on one end thereof; charge discharge means provided adjacent to the transfer means and discharges unnecessary charges from the transferred signal charges; The row of the photosensitive pixel section and the row of the transfer position that precedes by a distance corresponding to the set photosensitive time are sequentially and simultaneously selected, and the signal charges taken out from the photosensitive pixels of these selected photosensitive pixel rows are shifted by the corresponding vertical shift. row selection means for transferring the signal charges to be read out from the photosensitive pixels in the selected row and the unnecessary signal charges taken out from the photosensitive pixels in the preceding row by a distance corresponding to the photosensitive time; A solid-state imaging device comprising: control means for accumulating signal charges to be transferred and read out in the accumulation section as unnecessary charges in the vertical shift register, and discharging the unnecessary signal charges to the charge discharging means. 2. The solid-state imaging device according to claim 1, wherein the charge discharging means comprises a control gate and a drain. 3. The solid-state imaging device according to claim 1, wherein the photosensitive time is set according to the intensity of incident light. 4. The solid-state imaging device according to claim 1, wherein the selection of photosensitive pixel rows is performed for a plurality of rows. 5. The solid-state imaging device according to claim 1, wherein the charge discharge means also discharges smear charges injected into the vertical shift register by incident light. 6. The solid-state imaging device according to claim 1, wherein the control means sets the exposure time so that the average value or the maximum value of the output signal of the signal charge is approximately constant. 7. The solid-state imaging device according to claim 1, wherein the control means does not perform the unnecessary charge selection operation when the desired photosensitive time is longer than the selection period of the photosensitive pixel portion. 8. A photosensitive pixel section arranged in a matrix on a semiconductor substrate and accumulating signal charges generated by incident light; and a photosensitive pixel section arranged vertically adjacent to the vertically arranged photosensitive pixel section, a vertical shift register that transfers charges accumulated in a pixel section; a transfer means comprising a plurality of stages of transfer electrodes provided adjacent to one end of the vertical shift register; and a transfer means horizontally adjacent to the transfer means. established,
a charge discharging means for discharging transferred signal charges; a first accumulation section provided in the middle of the transfer means for accumulating smear charges injected into the vertical shift register by incident light and transferred; Adjacent to the downstream side of the storage section in the transfer direction,
a second storage section that stores the transferred signal charges; and a second storage section that is arranged horizontally adjacent to the terminal end of the transfer means, that receives and transfers the smear charges accumulated in the first storage section; a first horizontal shift register that outputs from an output section formed on the side; and a second horizontal shift register that is arranged in parallel to the first horizontal shift register and receives and transfers the signal charges accumulated in the second accumulation section; A second horizontal shift register outputted from an output section formed on one end side, and a row of the photosensitive pixel section and a row at a position preceding the photosensitive pixel section by a distance corresponding to the set exposure time are sequentially and simultaneously selected. row selection means for transferring signal charges extracted from the photosensitive pixels of the selected photosensitive pixel row to the corresponding vertical shift register; and a signal charge to be read extracted from the photosensitive pixels of the selected row and corresponding to the photosensitive time. The unnecessary signal charges taken out from the photosensitive pixels in the rows in the preceding position by a distance of control means for discharging signal charges to the charge discharging means; and signal processing for subtracting the output signal of the first horizontal register from the output signal of the second horizontal shift register and outputting a pixel signal containing no smear component. A solid-state imaging device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206978A JPS6362480A (en) | 1986-09-03 | 1986-09-03 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206978A JPS6362480A (en) | 1986-09-03 | 1986-09-03 | Solid-state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6362480A JPS6362480A (en) | 1988-03-18 |
| JPH0446504B2 true JPH0446504B2 (en) | 1992-07-30 |
Family
ID=16532146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206978A Granted JPS6362480A (en) | 1986-09-03 | 1986-09-03 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362480A (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129672A (en) * | 1987-11-16 | 1989-05-22 | Fuji Photo Film Co Ltd | Solid-state image pickup element |
| JPH0748828B2 (en) * | 1988-06-01 | 1995-05-24 | 日本電気株式会社 | Solid-state image sensor |
| JPH0777434B2 (en) * | 1989-06-20 | 1995-08-16 | 三洋電機株式会社 | Driving method for solid-state imaging device |
| JPH0777436B2 (en) * | 1989-07-17 | 1995-08-16 | 三洋電機株式会社 | Driving method for solid-state imaging device |
| JP2001238134A (en) | 2000-02-23 | 2001-08-31 | Sony Corp | Solid-state imaging device, driving method therefor and camera system |
| JP3631655B2 (en) * | 2000-03-22 | 2005-03-23 | シャープ株式会社 | Solid-state imaging device |
| WO2011004562A1 (en) | 2009-07-10 | 2011-01-13 | パナソニック株式会社 | Solid-state image pickup element and method for driving same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145481A (en) * | 1979-04-28 | 1980-11-13 | Canon Inc | Mos image sensor |
| JPS5778167A (en) * | 1980-11-04 | 1982-05-15 | Toshiba Corp | Charge transfer area image sensor |
| JPS60247382A (en) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | Solid-state image pickup device and its driving method |
-
1986
- 1986-09-03 JP JP61206978A patent/JPS6362480A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145481A (en) * | 1979-04-28 | 1980-11-13 | Canon Inc | Mos image sensor |
| JPS5778167A (en) * | 1980-11-04 | 1982-05-15 | Toshiba Corp | Charge transfer area image sensor |
| JPS60247382A (en) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | Solid-state image pickup device and its driving method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362480A (en) | 1988-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821560B2 (en) | Optical sensor, solid-state imaging device, and operating method of solid-state imaging device | |
| KR100542171B1 (en) | Driving method for solid-state imaging device provided with blooming prevention structure | |
| US9083901B2 (en) | Solid-state image pickup device and method of resetting the same | |
| JPH10243296A (en) | Image-pickup device and drive method for the same | |
| US6982751B1 (en) | Solid-state imaging apparatus, its driving method, and camera system | |
| CA1193711A (en) | Solid state image sensor | |
| JP2006108379A (en) | Solid state imaging element and its driving method | |
| EP0403939B1 (en) | Method of driving a solid state imaging device | |
| JP2868915B2 (en) | Solid-state imaging device | |
| US6778215B1 (en) | Driving method of solid-state image pickup device and image pickup system | |
| EP1058313B1 (en) | Solid-state imaging device | |
| JP3878575B2 (en) | Solid-state imaging device and driving method thereof | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| JP2002064196A (en) | Solid-state imaging device | |
| US4985776A (en) | Method of driving solid-state imaging element | |
| US4605862A (en) | Solid state image pickup apparatus | |
| JPH0446504B2 (en) | ||
| JPH1013748A (en) | Solid-state image pickup device, its drive method and camera using the solid-state image pickup device | |
| JPH09107505A (en) | Image pickup device | |
| JP4001904B2 (en) | Driving method of solid-state imaging device | |
| JPH09139486A (en) | Solid state image pick up element and drive of solid state image pick up element | |
| JPH01125074A (en) | Solid-state image pickup device | |
| JP4296025B2 (en) | Solid-state imaging device and driving method thereof | |
| JP4001841B2 (en) | Driving method of solid-state imaging device | |
| JP2000050168A (en) | Full-frame transfer type solid-state image pickup device and its driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |