JPS61263324A - プッシュプル出力回路 - Google Patents
プッシュプル出力回路Info
- Publication number
- JPS61263324A JPS61263324A JP61061963A JP6196386A JPS61263324A JP S61263324 A JPS61263324 A JP S61263324A JP 61061963 A JP61061963 A JP 61061963A JP 6196386 A JP6196386 A JP 6196386A JP S61263324 A JPS61263324 A JP S61263324A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- conductor
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3096—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal using a single transistor with output on emitter and collector as phase splitter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
゛の 互
この出願は、両方ともこの出願と同一の日付で出願され
、そしてこの出願の譲受人に譲渡された、シミー◆レイ
壷ネイラー(Jimmy Ray Naylor)及び
フレデリック・ジエイ・ハイトン(Freder+Ck
J、1Iiohton)による同時係属中の出願[ディ
ジタル−アナログ変換器のためのビット調整及びフィル
タ回路(Bit Adjustment and Fi
lter C1rcuitfor Digital−t
o−Analog Converter)J並びにシミ
ー・レイ・ネイラー(Jimmy Ray Naylo
r)による出願[低電圧ディジタル−アナログ変換器の
ための入力レベル移動回路(Input Level
ShiftingCircuit fot Low V
OIta(Je Digital−tO−^na I
ogCOnVerter)Jに関係している。
、そしてこの出願の譲受人に譲渡された、シミー◆レイ
壷ネイラー(Jimmy Ray Naylor)及び
フレデリック・ジエイ・ハイトン(Freder+Ck
J、1Iiohton)による同時係属中の出願[ディ
ジタル−アナログ変換器のためのビット調整及びフィル
タ回路(Bit Adjustment and Fi
lter C1rcuitfor Digital−t
o−Analog Converter)J並びにシミ
ー・レイ・ネイラー(Jimmy Ray Naylo
r)による出願[低電圧ディジタル−アナログ変換器の
ための入力レベル移動回路(Input Level
ShiftingCircuit fot Low V
OIta(Je Digital−tO−^na I
ogCOnVerter)Jに関係している。
λ豆立五月
この発明は集積回路ディジタル−アナログ変換器で、且
つ特に、プルアップ及びプルダウン・・トランジスタと
直列にツェナーダイオード及び付加的コレクタ−エミッ
タ電圧降下を与えることなく広範囲の高及び低電圧の電
源電圧にわたって使用され得るプッシュプル出力回路に
関係し、且つ又、正の電源電圧の下及び−■。。電圧の
上に約1.4ボルトの可能な「高」出力電圧レベルを作
る増大した[空き高(head roon+)Jを与え
る回路構成に関係している。
つ特に、プルアップ及びプルダウン・・トランジスタと
直列にツェナーダイオード及び付加的コレクタ−エミッ
タ電圧降下を与えることなく広範囲の高及び低電圧の電
源電圧にわたって使用され得るプッシュプル出力回路に
関係し、且つ又、正の電源電圧の下及び−■。。電圧の
上に約1.4ボルトの可能な「高」出力電圧レベルを作
る増大した[空き高(head roon+)Jを与え
る回路構成に関係している。
種々のディジタル−アナログ変換器回路が知られている
。技術水準が進歩したので、増大した確度、より大きい
帯域幅(すなわち、動作速度)が可能であり且つかなり
低い大きさの電源電圧が動作することのできるモノリシ
ック・ディジタル−アナログ変換器(DAC)が開発さ
れている。それにもかかわらず、より広範囲の低価格製
品にDACを使用することを経済的に実行できるように
することによってDACに対する市場を広げるためにこ
れらの各分野における更なる改良が大いに望まれている
。モノリシック集積回路、特にモノリシックDACを、
非常に低い大きさの電源電圧からばかりでなく非常に高
い大きさの電源電圧からでも(所定の仕様の範囲内で)
動作させることができるようにすることは大いに望まし
いことである。集積回路、特にモノリシックDACをこ
のようにすることは回路設計者に種々の困難を課すもの
である。例えば、低い大きさの電源電圧で動作できるよ
うにすることはしばしば、「最悪の場合」のTTL入力
信号に応答して十分な内部動作電圧を発生するという問
題を提供する。低い大きさの電流電圧の使用は又通常必
要とされる最大出力電圧を発生することを困難にする。
。技術水準が進歩したので、増大した確度、より大きい
帯域幅(すなわち、動作速度)が可能であり且つかなり
低い大きさの電源電圧が動作することのできるモノリシ
ック・ディジタル−アナログ変換器(DAC)が開発さ
れている。それにもかかわらず、より広範囲の低価格製
品にDACを使用することを経済的に実行できるように
することによってDACに対する市場を広げるためにこ
れらの各分野における更なる改良が大いに望まれている
。モノリシック集積回路、特にモノリシックDACを、
非常に低い大きさの電源電圧からばかりでなく非常に高
い大きさの電源電圧からでも(所定の仕様の範囲内で)
動作させることができるようにすることは大いに望まし
いことである。集積回路、特にモノリシックDACをこ
のようにすることは回路設計者に種々の困難を課すもの
である。例えば、低い大きさの電源電圧で動作できるよ
うにすることはしばしば、「最悪の場合」のTTL入力
信号に応答して十分な内部動作電圧を発生するという問
題を提供する。低い大きさの電流電圧の使用は又通常必
要とされる最大出力電圧を発生することを困難にする。
「空き高」の用語は、電源電圧の大きさの一方又は両方
が低い、例えば+4.75ボルト又は−4,75ボルト
であるときに集積回路において適当な出力信号を得ると
いう問題を記述するために技術に通じた者によって時・
針使用される。低い正電源電圧が使用されている場合に
回路が「空き高」をほとんど持っていないならば十分に
高い出力電圧を発生することは困難である。負の電源が
低い電圧である場合の負の出力電圧についても同様であ
る。大きい出力電圧のためには、NPNプルアップトラ
ンジスタのエミッタ−ベース電圧が「空き高」に含まれ
ていなければならず、NPNプルアップトランジスタの
ベースを駆動するために前置回路玲が設けられなければ
ならない。最新の高速低電力回路部に対しては、技術に
通じた者は認めることであろうが、回路部のそのような
前置段も又、NPNプルアップトランジスタのベースを
駆動する信号を発生するのに必要とされる種々のエミッ
タ−ベース電圧降下及びコレクタ−エミッタ電圧降下を
受は入れるために十分な「空き高」を必要とする。
が低い、例えば+4.75ボルト又は−4,75ボルト
であるときに集積回路において適当な出力信号を得ると
いう問題を記述するために技術に通じた者によって時・
針使用される。低い正電源電圧が使用されている場合に
回路が「空き高」をほとんど持っていないならば十分に
高い出力電圧を発生することは困難である。負の電源が
低い電圧である場合の負の出力電圧についても同様であ
る。大きい出力電圧のためには、NPNプルアップトラ
ンジスタのエミッタ−ベース電圧が「空き高」に含まれ
ていなければならず、NPNプルアップトランジスタの
ベースを駆動するために前置回路玲が設けられなければ
ならない。最新の高速低電力回路部に対しては、技術に
通じた者は認めることであろうが、回路部のそのような
前置段も又、NPNプルアップトランジスタのベースを
駆動する信号を発生するのに必要とされる種々のエミッ
タ−ベース電圧降下及びコレクタ−エミッタ電圧降下を
受は入れるために十分な「空き高」を必要とする。
同様の条件はNPNプルダウントランジスタに当てはま
る。
る。
電源電圧(+V 及び/又は−■o。)が非常にC
高い大きさレベルに、例えば+15ないし+18ボルト
(又は−15ないし一18ボルト)にあるときには、あ
る動作状態のm間中プルアップ及びプルダウントランジ
スタのコレクタ−エミッタ降伏電圧は越えられそうであ
る。これが起こりそうに思えるのは、一般にプルアップ
及びプルダウントランジスタの正常なコレクタ−エミッ
タ降伏電圧が、オン時において、代表的な高速バイポー
ラ製造方法に対しては大約20ボルトであり、それで+
Vcoが+15ボルト以上であり、且つ且つ一■ccが
−15ボルト以上負であるならばプルアップ及びプルダ
ウントランジスタのコレクタ−エミッタ電圧がその値を
越えることがあり得るからである。この問題を克服する
ために、トランジスタ及びツェナーダイオードのような
付加的能動素子をプルアップ及びプルダウントランジス
タと直列に挿入して、このような素子がない場合にプル
アップ及びプルダウントランジスタに加えられてこれら
を降伏させるようなコレクタ−エミッタ降電圧の幾分か
を「吸収」することが行われている。ツェナーダイオー
ド電圧降下及びコレクタ−エミッタ電圧降下は共にプル
アップ及びプルダウントランジスタと直列関係に与えら
れ゛て、プッシュプル出力回路に高電源電圧が加えられ
た場合に生じる降伏を避ける。このような付加的回路を
設けることは回路の設計を複雑にして回路を高価なもの
にし、しばしばその速度を減小し、その電力消費を増大
し、且つ十分な出力信号レベルを得るのに必要とされる
「空き高」を減小する。モノリシック集積回路の回路設
計者の直面する別の制約は、ビン又はリードの数が限ら
れている経済的なパッケージにチップを収容しなければ
ならないことである。モノリシックDACに対しては、
これのある種の実用的な応用例において要求されること
があるように、ビット電流の粘密な調整を行うために、
分圧計のような外部構成部品の接続を行えるようにする
ことがしばしば望まれる。モノリシック集積回路に大き
い内部フィルタ用コンデンサを設けるには人聞のチップ
面積が集積回路コンデンサのために必要とされるゆえ実
用的ではないので、雑音信号のフィルタリングを行うた
めには外部コンデンサを取り付けることも又望ましいで
あろう。
(又は−15ないし一18ボルト)にあるときには、あ
る動作状態のm間中プルアップ及びプルダウントランジ
スタのコレクタ−エミッタ降伏電圧は越えられそうであ
る。これが起こりそうに思えるのは、一般にプルアップ
及びプルダウントランジスタの正常なコレクタ−エミッ
タ降伏電圧が、オン時において、代表的な高速バイポー
ラ製造方法に対しては大約20ボルトであり、それで+
Vcoが+15ボルト以上であり、且つ且つ一■ccが
−15ボルト以上負であるならばプルアップ及びプルダ
ウントランジスタのコレクタ−エミッタ電圧がその値を
越えることがあり得るからである。この問題を克服する
ために、トランジスタ及びツェナーダイオードのような
付加的能動素子をプルアップ及びプルダウントランジス
タと直列に挿入して、このような素子がない場合にプル
アップ及びプルダウントランジスタに加えられてこれら
を降伏させるようなコレクタ−エミッタ降電圧の幾分か
を「吸収」することが行われている。ツェナーダイオー
ド電圧降下及びコレクタ−エミッタ電圧降下は共にプル
アップ及びプルダウントランジスタと直列関係に与えら
れ゛て、プッシュプル出力回路に高電源電圧が加えられ
た場合に生じる降伏を避ける。このような付加的回路を
設けることは回路の設計を複雑にして回路を高価なもの
にし、しばしばその速度を減小し、その電力消費を増大
し、且つ十分な出力信号レベルを得るのに必要とされる
「空き高」を減小する。モノリシック集積回路の回路設
計者の直面する別の制約は、ビン又はリードの数が限ら
れている経済的なパッケージにチップを収容しなければ
ならないことである。モノリシックDACに対しては、
これのある種の実用的な応用例において要求されること
があるように、ビット電流の粘密な調整を行うために、
分圧計のような外部構成部品の接続を行えるようにする
ことがしばしば望まれる。モノリシック集積回路に大き
い内部フィルタ用コンデンサを設けるには人聞のチップ
面積が集積回路コンデンサのために必要とされるゆえ実
用的ではないので、雑音信号のフィルタリングを行うた
めには外部コンデンサを取り付けることも又望ましいで
あろう。
それゆえ、できるたり複雑でない回路により、広範囲の
電源電圧にわたって指定の高速度で動作することを可能
にし、しかち最小限のモノリシックチップ面積でそれを
可能にする、改善された回路設計扶術及び構造に対する
継続的な必要性があることがわかる。
電源電圧にわたって指定の高速度で動作することを可能
にし、しかち最小限のモノリシックチップ面積でそれを
可能にする、改善された回路設計扶術及び構造に対する
継続的な必要性があることがわかる。
高い大きさ及び低い大きさの電源電圧で動作することが
でき、且つ正及び/又は負の電m電圧の大きさが低いと
きに最高の可能な信号電圧レベルで発生するために最小
の「空ぎ高」で動作することができる改良形増幅器出力
tX造に対する特別な必要性がある。
でき、且つ正及び/又は負の電m電圧の大きさが低いと
きに最高の可能な信号電圧レベルで発生するために最小
の「空ぎ高」で動作することができる改良形増幅器出力
tX造に対する特別な必要性がある。
モノリシック回路設計者の常に直面する別の主な問題は
、前述の諸要件を満足するだけでなく又これを広範囲の
温度にわたって満足する回路設計を提供することの要求
によって産出される複雑さである。
、前述の諸要件を満足するだけでなく又これを広範囲の
温度にわたって満足する回路設計を提供することの要求
によって産出される複雑さである。
従来のDACは比較的大きい負の電源電圧を持つており
、この電圧で、ビット電流を決定する精密抵抗における
電圧を発生し、且つ又ビット電流を選択的に加え合わせ
る電流スイッチを動作させてディジタル入力に応答して
アナログ出力電流を発生している。ある従来のDACは
約7ボルトの降伏電圧を持ったツェナーダイオードを使
用してTTL入カシカレベルット電流スイッチの制御の
ために必要とされるよう低い電圧レベルに移動させてい
る。この技術は、負電圧電圧が大きさにおいてツェナー
ダイオード降伏電圧よりもかなり大きくない場合には使
用することができない。抵抗によるレベル移動技術は、
種々の目的のために用いられてきたけれども、多分、ス
イッチング速度の損失、及び製造過程で生じる変化によ
る電圧レベル移動の不十分な制御のために、恒常的電圧
レベル移動がモノリシック集積回路において必要とされ
る場合には用いられていない。
、この電圧で、ビット電流を決定する精密抵抗における
電圧を発生し、且つ又ビット電流を選択的に加え合わせ
る電流スイッチを動作させてディジタル入力に応答して
アナログ出力電流を発生している。ある従来のDACは
約7ボルトの降伏電圧を持ったツェナーダイオードを使
用してTTL入カシカレベルット電流スイッチの制御の
ために必要とされるよう低い電圧レベルに移動させてい
る。この技術は、負電圧電圧が大きさにおいてツェナー
ダイオード降伏電圧よりもかなり大きくない場合には使
用することができない。抵抗によるレベル移動技術は、
種々の目的のために用いられてきたけれども、多分、ス
イッチング速度の損失、及び製造過程で生じる変化によ
る電圧レベル移動の不十分な制御のために、恒常的電圧
レベル移動がモノリシック集積回路において必要とされ
る場合には用いられていない。
ある種の従来のDACは、ツェナーダイオード基準回路
によってDACの内部が発生した雑音を除去するように
機能する外部コンデンサを接続することができるように
なっている。ある種の従来のDACは又、これに接続さ
れた外部分圧計の調整によって特定のビット、例えば最
上位のビットのビット電流の精密な調整を可能としてい
る。そ。
によってDACの内部が発生した雑音を除去するように
機能する外部コンデンサを接続することができるように
なっている。ある種の従来のDACは又、これに接続さ
れた外部分圧計の調整によって特定のビット、例えば最
上位のビットのビット電流の精密な調整を可能としてい
る。そ。
のような従来のDACはフィルタコンデンサ及びビット
電流調整分圧計の接続のために別々のリードを使用して
いる。しかしながら、ある場合には、二つの特別のパッ
ケージリードを利用できないかもしれない。DACに対
して二つの付加的なパッケージリードを必要とすること
なく外部の雑音フィルタコンデンサ及びビット調整分圧
計を接続するという目的を達成できることが望ましいで
あろう。
電流調整分圧計の接続のために別々のリードを使用して
いる。しかしながら、ある場合には、二つの特別のパッ
ケージリードを利用できないかもしれない。DACに対
して二つの付加的なパッケージリードを必要とすること
なく外部の雑音フィルタコンデンサ及びビット調整分圧
計を接続するという目的を達成できることが望ましいで
あろう。
ル護Uと1約
この発明の目的は、最小限の大きさの電源電圧が加えら
れたときに最大の大きさの出力信号レベルを与え、且つ
又、電源電圧の大きさが出力トランジスタの正常なコレ
クタ−エミッタ降伏電圧を越える値を持っている場合に
動作することのできる改良形出六回路を提供することで
ある。
れたときに最大の大きさの出力信号レベルを与え、且つ
又、電源電圧の大きさが出力トランジスタの正常なコレ
クタ−エミッタ降伏電圧を越える値を持っている場合に
動作することのできる改良形出六回路を提供することで
ある。
この発明の別の目的は、最小の正の電源電圧が加えられ
たときに最大の正の出力信号レベルを与え、且つ又、正
の電源電圧が出力トランジスタの正常なコレクタ−エミ
ッタ降伏電圧を越えるレベルを越えている場合に動作す
ることのできる改良形プツシコブル回路を提供すること
である。
たときに最大の正の出力信号レベルを与え、且つ又、正
の電源電圧が出力トランジスタの正常なコレクタ−エミ
ッタ降伏電圧を越えるレベルを越えている場合に動作す
ることのできる改良形プツシコブル回路を提供すること
である。
この発明の別の目的は、最小の[空き高(headro
om) J 、又は正の電源電圧レベルと回路によって
発生される最大出力信号レベルとの間の最小電圧差で動
作するプッシュプル出力回路を提供することである。
om) J 、又は正の電源電圧レベルと回路によって
発生される最大出力信号レベルとの間の最小電圧差で動
作するプッシュプル出力回路を提供することである。
この発明の別の目的は、最低又は最も負の電源レベル、
・回路によって発生される最小又は最も負の出力信号レ
ベルとの間の最小電圧差で動作するプッシュプル出力回
路を提供することである。
・回路によって発生される最小又は最も負の出力信号レ
ベルとの間の最小電圧差で動作するプッシュプル出力回
路を提供することである。
この発明の一実施例に従って簡単に述べると、この発明
は、第1電源電圧と出力電圧レベルの最大値との間に最
小の大きさの電圧降下を発生することによって最大の大
きさの出力電圧を与え、且つ又、プルアップトランジス
タ及びプルダウントランジスタの正常なコレクタ−エミ
ッタ降伏電圧を実質的に越えるコレクタ−エミッタ電圧
を生じることになる、第1電源電圧と第2電a電圧との
間の大きい差で動作可能である改良形プッシュプルトラ
ンジスタ回路を提供するものであって、この大きい差で
の動作は、出力負荷電流を供給していない又は引き込ん
でいないプルアップ又はプルダウントランジスタにおけ
るコレクタ電流を十分に低いレベルに減小させてそのプ
ルアップ又はプルダウントランジスタのコレクタ−エミ
ッタ降伏電圧が出力電圧と第1又は第2電源電圧との間
の電圧差を越える値に増大させるようにする帰還を発生
させることによって可能にされ、又この帰還の発生は、
そのトランジスタを実質上又はほとんどオフにし、且つ
そのトランジスタの逆コレクタ−ベース漏れ電流のほと
んどすべてをそのトランジスタのベースから流すことを
可能にする低抵抗路を設けることによって行われる。こ
の発明の既述の実施例においては、NPNプルアップト
ランジスタのコレクタは正の電源電圧に直接接続されて
いる。NPNプルアップトランジスタのエミッタは第1
抵抗を通じて出力端子に接続されている。
は、第1電源電圧と出力電圧レベルの最大値との間に最
小の大きさの電圧降下を発生することによって最大の大
きさの出力電圧を与え、且つ又、プルアップトランジス
タ及びプルダウントランジスタの正常なコレクタ−エミ
ッタ降伏電圧を実質的に越えるコレクタ−エミッタ電圧
を生じることになる、第1電源電圧と第2電a電圧との
間の大きい差で動作可能である改良形プッシュプルトラ
ンジスタ回路を提供するものであって、この大きい差で
の動作は、出力負荷電流を供給していない又は引き込ん
でいないプルアップ又はプルダウントランジスタにおけ
るコレクタ電流を十分に低いレベルに減小させてそのプ
ルアップ又はプルダウントランジスタのコレクタ−エミ
ッタ降伏電圧が出力電圧と第1又は第2電源電圧との間
の電圧差を越える値に増大させるようにする帰還を発生
させることによって可能にされ、又この帰還の発生は、
そのトランジスタを実質上又はほとんどオフにし、且つ
そのトランジスタの逆コレクタ−ベース漏れ電流のほと
んどすべてをそのトランジスタのベースから流すことを
可能にする低抵抗路を設けることによって行われる。こ
の発明の既述の実施例においては、NPNプルアップト
ランジスタのコレクタは正の電源電圧に直接接続されて
いる。NPNプルアップトランジスタのエミッタは第1
抵抗を通じて出力端子に接続されている。
出力端子とNPNプルアップトランジスタのベースとの
間には第2抵抗が接続されている。NPNプルアップト
ランジスタのベース及び第2抵抗は共にバイアス電流源
に接続され、そしてこの電流源は又NPNプルダウント
ランジスタのベース、及びこのベースと負供給電圧との
間に接続された第3抵抗に接続されている。NPNプル
ダウントランジスタのエミッタと負電源電圧との間には
第4抵抗が接続されている。負荷素子における高出力電
圧は出力電流を増大し、これにより第1抵抗における電
圧降乍を増大し、従って第2抵抗における電圧降下を増
大して、NPNトランジスタのベース及び第2抵抗に接
続された導線に供給されるバイアス電流の割合を増大し
、且つ第3抵抗に供給されるバイアス電流の割合を十分
に減小してNPNプルダウントランジスタをオフにして
これのコレクタ電流をほとんど零にし、モしてNPNプ
ルダウントランジスタの逆コレクタ−ベース漏れ電流を
第3抵抗経由でそれのベースから流してそれのコレクタ
−エミッタ降伏電圧を安全なレベルまで増大する。大き
い出力電流がNPNプルダウン素子により引き出された
結果として出力電圧が低レベルにあるときには、第4抵
抗における電圧が増大して、第3抵抗における電圧を増
大・するこれにより、第2抵抗及びNPNプルアップト
ランジスタに流れるバイアス電流の部分が減小してそれ
のコレクタ電流を零に減小し、且つそれの逆コレクタ−
ベース漏れ電流を第2抵抗経由でそれのベースから流し
て、それのコレクタ−エミッタ降伏電圧を安全なレベル
に増大する。プルアップ及びプルダウントランジスタの
ベースに接続された実効分路抵抗は、それらのトランジ
スタがオフにされてそれらのコレクタ−エミッタ降伏電
圧を前述のように上昇させているときには、十分に低く
なっていてそれらのトランジスタのコレクタ−エミッタ
漏れ電流をそれらのベースから流すようにし、且つそれ
らのコレクタ−エミッタ降伏電圧を減小させるようなベ
ータ増幅を阻止するように、 する。電流源回路はバ
イアス電流を供給し、且つバイアス電流の値を動作温度
の増大と共に減小して、これにより前述の動作をNPN
プルアップトランジスタ及びNPNプルダウントランジ
スタのエミッタ−ベース電圧が約−2mV/”Cで温度
と、 共に減小するときに継続可能にする。
間には第2抵抗が接続されている。NPNプルアップト
ランジスタのベース及び第2抵抗は共にバイアス電流源
に接続され、そしてこの電流源は又NPNプルダウント
ランジスタのベース、及びこのベースと負供給電圧との
間に接続された第3抵抗に接続されている。NPNプル
ダウントランジスタのエミッタと負電源電圧との間には
第4抵抗が接続されている。負荷素子における高出力電
圧は出力電流を増大し、これにより第1抵抗における電
圧降乍を増大し、従って第2抵抗における電圧降下を増
大して、NPNトランジスタのベース及び第2抵抗に接
続された導線に供給されるバイアス電流の割合を増大し
、且つ第3抵抗に供給されるバイアス電流の割合を十分
に減小してNPNプルダウントランジスタをオフにして
これのコレクタ電流をほとんど零にし、モしてNPNプ
ルダウントランジスタの逆コレクタ−ベース漏れ電流を
第3抵抗経由でそれのベースから流してそれのコレクタ
−エミッタ降伏電圧を安全なレベルまで増大する。大き
い出力電流がNPNプルダウン素子により引き出された
結果として出力電圧が低レベルにあるときには、第4抵
抗における電圧が増大して、第3抵抗における電圧を増
大・するこれにより、第2抵抗及びNPNプルアップト
ランジスタに流れるバイアス電流の部分が減小してそれ
のコレクタ電流を零に減小し、且つそれの逆コレクタ−
ベース漏れ電流を第2抵抗経由でそれのベースから流し
て、それのコレクタ−エミッタ降伏電圧を安全なレベル
に増大する。プルアップ及びプルダウントランジスタの
ベースに接続された実効分路抵抗は、それらのトランジ
スタがオフにされてそれらのコレクタ−エミッタ降伏電
圧を前述のように上昇させているときには、十分に低く
なっていてそれらのトランジスタのコレクタ−エミッタ
漏れ電流をそれらのベースから流すようにし、且つそれ
らのコレクタ−エミッタ降伏電圧を減小させるようなベ
ータ増幅を阻止するように、 する。電流源回路はバ
イアス電流を供給し、且つバイアス電流の値を動作温度
の増大と共に減小して、これにより前述の動作をNPN
プルアップトランジスタ及びNPNプルダウントランジ
スタのエミッタ−ベース電圧が約−2mV/”Cで温度
と、 共に減小するときに継続可能にする。
l且m
、 第1図及び第2図について述べると、ディジタ
ル−アナログ変換器1は入力端子2のような複数のディ
ジタル入力端子を備えており、これは回路3Aのような
複数の個別の[ビット回路]に接続されている。例えば
、DAC(D−A変換器)1が16ビツトである場合に
は3Aのような16の「ビット回路」と入力端子2のよ
うな16の個別のディジタル入力端子が存在する。第1
図においてはただ一つのビット回路3Aが詳細に記載さ
れている。
ル−アナログ変換器1は入力端子2のような複数のディ
ジタル入力端子を備えており、これは回路3Aのような
複数の個別の[ビット回路]に接続されている。例えば
、DAC(D−A変換器)1が16ビツトである場合に
は3Aのような16の「ビット回路」と入力端子2のよ
うな16の個別のディジタル入力端子が存在する。第1
図においてはただ一つのビット回路3Aが詳細に記載さ
れている。
ビット回路3Aは既述のDAClにおける最上位のビッ
トのものである。3Bのような残りのビット回路は、ビ
ット回路3Aに本質的には類似であるが、但し、模に説
明される「ビット電流調整回路」に必ずしも接続されて
いない。通常のR−2Rはしこ形抵抗回路網による適当
な二進ビット電流規準化は普通のことであるので、図示
されていない。
トのものである。3Bのような残りのビット回路は、ビ
ット回路3Aに本質的には類似であるが、但し、模に説
明される「ビット電流調整回路」に必ずしも接続されて
いない。通常のR−2Rはしこ形抵抗回路網による適当
な二進ビット電流規準化は普通のことであるので、図示
されていない。
ビット回路3Aは−Vo。(負電源電圧導線)と導線1
1との間に接続された精密抵抗12を備えている。導線
11はNPNr電流源」トランジスタ10のエミッタに
接続されている。各ビット回路の電流源トランジスタ1
00ベースは導l113に接続されており、これは温度
補償バイアス電圧V82を発生する。各ビット回路の電
流源トランジスタ10のコレクタは導線9に接続されて
おり、そしてこれは「エミッタ結合対」を構成している
二つのNPNトランジスタのエミッタに接続されている
。トランジスタ5及び6はビット電流スイッチとして機
能する。ビット電流スイッチトランジスタ5のコレクタ
は接地に接続され、且つビット電流スイッチトランジス
タ6のコレクタは電流和合せ導線24に接続されている
。導線24△はR−2Rはしこ形抵抗回路における他の
ビット電流を受けるように普通の方法で接続されている
。トランジスタ5のベースは導線8によって、■八によ
りIIJ御される電圧レベルをビット電流スイッチトラ
ンジスタ5のベースの適当な動作のために必要とされる
レベルまで低下させるレベル移動回路に接続されている
。各ビット回路に対して、ビット電流I BITは電流
源トランジスタ10によって抵抗12に供給されており
、トランジスタ5のベースが高レベルのときには接地に
、且つ又トランジスタ5のベースが低電圧のときには電
流和合せ導線24に切り換えられる。ビット電流のすべ
てのものの和はアナログ出力電流I。6、である。’
ouyは第2図に示された高利得差動増幅器71の負入
力が加えられる。
1との間に接続された精密抵抗12を備えている。導線
11はNPNr電流源」トランジスタ10のエミッタに
接続されている。各ビット回路の電流源トランジスタ1
00ベースは導l113に接続されており、これは温度
補償バイアス電圧V82を発生する。各ビット回路の電
流源トランジスタ10のコレクタは導線9に接続されて
おり、そしてこれは「エミッタ結合対」を構成している
二つのNPNトランジスタのエミッタに接続されている
。トランジスタ5及び6はビット電流スイッチとして機
能する。ビット電流スイッチトランジスタ5のコレクタ
は接地に接続され、且つビット電流スイッチトランジス
タ6のコレクタは電流和合せ導線24に接続されている
。導線24△はR−2Rはしこ形抵抗回路における他の
ビット電流を受けるように普通の方法で接続されている
。トランジスタ5のベースは導線8によって、■八によ
りIIJ御される電圧レベルをビット電流スイッチトラ
ンジスタ5のベースの適当な動作のために必要とされる
レベルまで低下させるレベル移動回路に接続されている
。各ビット回路に対して、ビット電流I BITは電流
源トランジスタ10によって抵抗12に供給されており
、トランジスタ5のベースが高レベルのときには接地に
、且つ又トランジスタ5のベースが低電圧のときには電
流和合せ導線24に切り換えられる。ビット電流のすべ
てのものの和はアナログ出力電流I。6、である。’
ouyは第2図に示された高利得差動増幅器71の負入
力が加えられる。
バイアス電圧vBlは3Aのような各ビット回路のビッ
ト電流スイッチトランジスタ6のベースに加えられる。
ト電流スイッチトランジスタ6のベースに加えられる。
導線7に加えられるバイアス電圧V81を与えるために
通常の温度追跡バイアス回路を設けることは技術に通じ
た者によって容易に行われ得る。
通常の温度追跡バイアス回路を設けることは技術に通じ
た者によって容易に行われ得る。
各ビット回路には、ダイオード15、プルアップ抵抗1
7、NPNエミッタホロワトランジスタ18、レベル移
動抵抗19、及び温度補償形電流源回路31かうなる入
力レベル移動回路がある。
7、NPNエミッタホロワトランジスタ18、レベル移
動抵抗19、及び温度補償形電流源回路31かうなる入
力レベル移動回路がある。
TTL適合性の入力電圧vヶはダイオード接続のNPN
I−ランジスタ15のエミッタに加えられ、そしてこの
トランジスタのコレクタ及びベースは導1j11Gによ
ってプルアップ抵抗17及びNPNトランジスタ18に
接続されている。抵抗17の上方端子は適当な基準電圧
VREF1に接続されている。トランジスタ18のコレ
クタは+■ocに接続され、且つそれのエミッタはニク
ロム抵抗19によって導線8に接続されている。導線8
は電流源31のNPNトランジスタ20のコレクタに接
続されている。
I−ランジスタ15のエミッタに加えられ、そしてこの
トランジスタのコレクタ及びベースは導1j11Gによ
ってプルアップ抵抗17及びNPNトランジスタ18に
接続されている。抵抗17の上方端子は適当な基準電圧
VREF1に接続されている。トランジスタ18のコレ
クタは+■ocに接続され、且つそれのエミッタはニク
ロム抵抗19によって導線8に接続されている。導線8
は電流源31のNPNトランジスタ20のコレクタに接
続されている。
電流源回路31は、それだけで、通常形式のNPN電流
鏡映(鏡面対称)回路の一方の出力であり、それぞれエ
ミッタ抵抗21.28及び29を持ったNPNトランジ
スタ20.23及び27からなっている。トランジスタ
20及び27のベースはトランジスタ23のエミッタに
接続され、そしてこのトランジスタのベースは導933
0によってトランジスタ27のコレクタに接続されてい
る。トランジスタ27のコレクタに供給される電流はト
ランジスタ200コレクタにおける、且つ又図示されて
いない他のビット回路の20のようなトランジスタにお
ける電流’LSを決定する。トランジスタ27における
電流は別個のPNP電流鏡映回路32によって決定され
る。PNP電流鏡映回路32はPNPトランジスタ33
及び34を備えており、これらのベースがPNPトラン
ジスタ37のエミッタに接続されている。トランジスタ
370ベースはPNPトランジスタ34のコレクタに接
続されている。トランジスタ33及び34のエミッタは
エミッタ抵抗35及び36によって十Vccに接続され
ている。トランジスタ34、従ってトランジスタ33、
及び電流鏡映回路31のトランジスタ21を通る電流は
、レベル移動回路14の前述のニクロム抵抗19の形状
及び構造に比率整合する精密ニクロム抵抗40によって
決定される。抵抗40はNPNt−ランジスタ38のエ
ミッタと−Vcoとの間に接続されている。トランジス
タ38のコレクタはそれぞれPNPトランジスタ34及
び37のコレクタ及びベースに接続されている。
鏡映(鏡面対称)回路の一方の出力であり、それぞれエ
ミッタ抵抗21.28及び29を持ったNPNトランジ
スタ20.23及び27からなっている。トランジスタ
20及び27のベースはトランジスタ23のエミッタに
接続され、そしてこのトランジスタのベースは導933
0によってトランジスタ27のコレクタに接続されてい
る。トランジスタ27のコレクタに供給される電流はト
ランジスタ200コレクタにおける、且つ又図示されて
いない他のビット回路の20のようなトランジスタにお
ける電流’LSを決定する。トランジスタ27における
電流は別個のPNP電流鏡映回路32によって決定され
る。PNP電流鏡映回路32はPNPトランジスタ33
及び34を備えており、これらのベースがPNPトラン
ジスタ37のエミッタに接続されている。トランジスタ
370ベースはPNPトランジスタ34のコレクタに接
続されている。トランジスタ33及び34のエミッタは
エミッタ抵抗35及び36によって十Vccに接続され
ている。トランジスタ34、従ってトランジスタ33、
及び電流鏡映回路31のトランジスタ21を通る電流は
、レベル移動回路14の前述のニクロム抵抗19の形状
及び構造に比率整合する精密ニクロム抵抗40によって
決定される。抵抗40はNPNt−ランジスタ38のエ
ミッタと−Vcoとの間に接続されている。トランジス
タ38のコレクタはそれぞれPNPトランジスタ34及
び37のコレクタ及びベースに接続されている。
トランジスタ38のベースは導線39によってツェナー
ダイオード65のカソードに接続されており、このツェ
ナーダイオードは電圧基準回路63に含ま−れており、
この回路においては電流源68が温度補償用ダイオード
64及び66並びに正の温度係数のツェナーダイオード
65からなる一連の構成部品にバイアスを与える。
ダイオード65のカソードに接続されており、このツェ
ナーダイオードは電圧基準回路63に含ま−れており、
この回路においては電流源68が温度補償用ダイオード
64及び66並びに正の温度係数のツェナーダイオード
65からなる一連の構成部品にバイアスを与える。
導線39は又NPNトランジスタ42のベースに接続さ
れており、このトランジスタにはこれのエミッタと−v
ocとの間にニクロム抵抗41が接続されている。ニク
ロム抵抗41は第2図に関連して後で説明される抵抗9
7に比率整合させられている。
れており、このトランジスタにはこれのエミッタと−v
ocとの間にニクロム抵抗41が接続されている。ニク
ロム抵抗41は第2図に関連して後で説明される抵抗9
7に比率整合させられている。
トランジスタ42のコレクタは第2のPNP電流鏡映回
路45に接続されているが、この回路45は本質的には
PNP電流鏡映回路32に類似しており、PNP)−ラ
ンジスタ43及び44を備えていて、これらのベースが
PNPトランジスタ46のエミッタに接続され、そして
トランジスタ4Gのベースはトランジスタ42及び43
のコレクタに接続されている。トランジスタ43及び4
4のエミッタはそれぞれ抵抗102及び101によって
+vccに結合されている。トランジスタ44のコレク
タは導線25によって第2図に関連して優で説明される
バイアス制師回路70に接続されている。
路45に接続されているが、この回路45は本質的には
PNP電流鏡映回路32に類似しており、PNP)−ラ
ンジスタ43及び44を備えていて、これらのベースが
PNPトランジスタ46のエミッタに接続され、そして
トランジスタ4Gのベースはトランジスタ42及び43
のコレクタに接続されている。トランジスタ43及び4
4のエミッタはそれぞれ抵抗102及び101によって
+vccに結合されている。トランジスタ44のコレク
タは導線25によって第2図に関連して優で説明される
バイアス制師回路70に接続されている。
第1図は又、導1113上に前述のバイアス電圧■B2
を発生し且つ又DAC1のピット回路の一〇(又は二つ
以上)の精密ビット電流調整を実施す。
を発生し且つ又DAC1のピット回路の一〇(又は二つ
以上)の精密ビット電流調整を実施す。
るための、符号18で示された回路を備えている。
回路78にはNPNエミッタホロワトランジスタ62が
あって、これのベースが基準電圧S線67に接続され且
つそれのエミッタが500オーム抵抗61によって導線
49に結合されている。導線49は6.15キロオーム
抵抗59によって導線60に接続されており、且つ導線
60は3,35キロオーム抵抗58によって導線57に
接続されている。導線57はV、E11倍器回路53に
よって−V に接続されている。■BE増倍器C 回路53にはNPI’1ランジスタ54があって、これ
のエミッタは−Vccに接続され、それのベースは抵抗
56によって一■Ccに接続され且つ又抵抗55によっ
てそれのコレクタに接続されている。トランジスタ54
のコレクタは又導線57に接続されている。
あって、これのベースが基準電圧S線67に接続され且
つそれのエミッタが500オーム抵抗61によって導線
49に結合されている。導線49は6.15キロオーム
抵抗59によって導線60に接続されており、且つ導線
60は3,35キロオーム抵抗58によって導線57に
接続されている。導線57はV、E11倍器回路53に
よって−V に接続されている。■BE増倍器C 回路53にはNPI’1ランジスタ54があって、これ
のエミッタは−Vccに接続され、それのベースは抵抗
56によって一■Ccに接続され且つ又抵抗55によっ
てそれのコレクタに接続されている。トランジスタ54
のコレクタは又導線57に接続されている。
導線60はNPNトランジスタ51のベースに接続され
、そしてこのトランジスタのエミッタは抵抗52によっ
て−Vccに接続されている。トランジスタ51のエミ
ッタは又vB2導線13に接続されている。
、そしてこのトランジスタのエミッタは抵抗52によっ
て−Vccに接続されている。トランジスタ51のエミ
ッタは又vB2導線13に接続されている。
導線49は外付はフィルタコンデンサ50を通して−V
ccに接続されている。導線49は又外付は分圧計48
によって−vccに結合されている。分圧計48には抵
抗47によって導線11に接続された可変抵抗端子48
Aがある。
ccに接続されている。導線49は又外付は分圧計48
によって−vccに結合されている。分圧計48には抵
抗47によって導線11に接続された可変抵抗端子48
Aがある。
今度は第2図について述べると、前述の差動増幅器71
はその正入力が接地に接続されている。それの出力は符
号69によって示されたプッシュプル単一利得出力段に
接続されている。増幅器γ1の回路構成は全く通常のも
のであって、技術に通じた省によって容易に準備され得
る。増幅器71を実現するためには種々の典型的な低電
力高利得差動増幅器回路を利用することができる。
はその正入力が接地に接続されている。それの出力は符
号69によって示されたプッシュプル単一利得出力段に
接続されている。増幅器γ1の回路構成は全く通常のも
のであって、技術に通じた省によって容易に準備され得
る。増幅器71を実現するためには種々の典型的な低電
力高利得差動増幅器回路を利用することができる。
増幅器71の出力はPNPトランジスタ72のベースに
接続され、そしてこのトランジスタのエミッタは導線7
3に接続され、且つそれのコレクタは導線89によって
NPNプルダウントランジスタ87に接続され且つ又抵
抗90によって−■。0に接続されている。プルダウン
トランンスタ87のエミッタは抵抗88によって−Vo
cに接続されている。
接続され、そしてこのトランジスタのエミッタは導線7
3に接続され、且つそれのコレクタは導線89によって
NPNプルダウントランジスタ87に接続され且つ又抵
抗90によって−■。0に接続されている。プルダウン
トランンスタ87のエミッタは抵抗88によって−Vo
cに接続されている。
導線73はPNPI流源トランジスタ74のコレクタに
接続され、そしてそれのエミッタはエミッタ抵抗74A
によって+■ooに接続されている。導線73は又NP
Nプルアップトランジスタ80のベースに接続され、そ
してそれのコレクタは+■ooに接続されている。PN
Pトランジスタ72はNPNプルアップトランジスタ8
0のベースを駆動するエミッタホロワとして作用する。
接続され、そしてそれのエミッタはエミッタ抵抗74A
によって+■ooに接続されている。導線73は又NP
Nプルアップトランジスタ80のベースに接続され、そ
してそれのコレクタは+■ooに接続されている。PN
Pトランジスタ72はNPNプルアップトランジスタ8
0のベースを駆動するエミッタホロワとして作用する。
プルアップトランジスタ8Gのエミッタは24オーム抵
抗81によって出力導線82に接続されており、この導
線上には出力電圧■。Ulが発生される。外部負荷抵抗
R1は符号83で示されていて、導1I82を接地に結
合している。
抗81によって出力導線82に接続されており、この導
線上には出力電圧■。Ulが発生される。外部負荷抵抗
R1は符号83で示されていて、導1I82を接地に結
合している。
帰還抵抗86は、値RFを持っていて、出力導線82と
導線24との間に結合されている。
導線24との間に結合されている。
2キロオーム抵抗84はプルアップトランジスタ80の
ベースと出力導線82との間に接続されているダイオー
ド85のアノードは導線82に接続され且つそれのカソ
ードは導線73に接続されている。
ベースと出力導線82との間に接続されているダイオー
ド85のアノードは導線82に接続され且つそれのカソ
ードは導線73に接続されている。
温度補償形バイアス電流’ BIASは、特定の温度で
一定であって、PNP電流鏡映トランジスタ14のコレ
クタに発生される。トランジスタT4はベースがPNP
トランジスタ75のベースとPNPトランジスタ77の
エミッタとに接続されている。トランジスタγ4のエミ
ッタは抵抗74Aによって+■ccに接続されている。
一定であって、PNP電流鏡映トランジスタ14のコレ
クタに発生される。トランジスタT4はベースがPNP
トランジスタ75のベースとPNPトランジスタ77の
エミッタとに接続されている。トランジスタγ4のエミ
ッタは抵抗74Aによって+■ccに接続されている。
トランジスタ75のエミッタに抵抗76によって+vo
cに接続され、且つトランジスタ75のコレクタは導線
79によってトランジス蜘77のベースと、NPNトラ
ンジスタ92のコレクタとに接続されている。トランジ
スタ74.75及び77はPNP電流鏡映回路を形成し
ており、これの電流はNPNトランジスタ93.95及
び97からなる回路部と、第1図に示された電流鏡映回
路45とによって制御される。トランジスタ74のエミ
ッタ面積はトランジスタ15のそれの2倍であるので、
’ BIAS/2に等しい電流が(トランジスタ93及
び抵抗94によって)トランジスタ15のコレクタに流
れるようにされ、且つ又その2倍の電流、すなわち■
、がトランジスタ、74のコレクタに流れるBIAS ようにされる。抵抗91は導線25と98との間に接続
さ若ている。
cに接続され、且つトランジスタ75のコレクタは導線
79によってトランジス蜘77のベースと、NPNトラ
ンジスタ92のコレクタとに接続されている。トランジ
スタ74.75及び77はPNP電流鏡映回路を形成し
ており、これの電流はNPNトランジスタ93.95及
び97からなる回路部と、第1図に示された電流鏡映回
路45とによって制御される。トランジスタ74のエミ
ッタ面積はトランジスタ15のそれの2倍であるので、
’ BIAS/2に等しい電流が(トランジスタ93及
び抵抗94によって)トランジスタ15のコレクタに流
れるようにされ、且つ又その2倍の電流、すなわち■
、がトランジスタ、74のコレクタに流れるBIAS ようにされる。抵抗91は導線25と98との間に接続
さ若ている。
NPNトランジスタ92のベースは接地に接続され、且
つそれのエミッタはトランジスタ93のコレクタに接続
されている。トランジスタ93のエミッタは抵抗94に
よって−Vccに結合されている。トランジスタ93の
ベースは導線25によってダイオード接続のNPNトラ
ンジスタ95のコレクタ及びベースに接続されている。
つそれのエミッタはトランジスタ93のコレクタに接続
されている。トランジスタ93のエミッタは抵抗94に
よって−Vccに結合されている。トランジスタ93の
ベースは導線25によってダイオード接続のNPNトラ
ンジスタ95のコレクタ及びベースに接続されている。
ダイオード接続のトランジスタ96はコレクタ及びベー
スがトランジスタ95のエミッタに接続され且つエミッ
タが導線98に接続されている。48オーム抵抗99は
導線98と−Vo。
スがトランジスタ95のエミッタに接続され且つエミッ
タが導線98に接続されている。48オーム抵抗99は
導線98と−Vo。
との間に接続されている。
第1図及び第2図の回路に示された種々の構成部品の例
示的値は表1に示されている。
示的値は表1に示されている。
表 1
JfL承1■LL−
抵 抗 17 MSBに対しては10キロオーム、
他のビットに対しては20キロ オーム 抵 抗 19 二つのMSBに対しては4.25キ
ロオーム 他のビットに対しては8.7キロ オーム 抵 抗 21 1.6キロオーム 抵 抗 28 5キロオーム 抵 抗 29 1.6キロオーム 抵 抗 35 925オーム抵 抗
36 800オーム抵 抗 4027キロオ
ーム 抵 抗 4127キロオーム 抵 抗 55 13.4キロオーム抵 抗 56
5.4キロオーム 抵 抗 58 3.35キロオーム □値 抵 抗 59 6.15キロオーム 埠 抗 61 500オーム 抵 抗 74A 250オーム抵 抗 7
6 500オーム 抵 抗 81 24オーム 抵 抗 84 2キロオーム 抵 抗 86 5キロオーム 抵 抗 8824オーム 抵 抗 90 2キOオーム 抵 抗 94 1.65キロオーム 抵 抗 97 9キロオーム 抵 抗 9948オーム コンデンサ50 0.1マイクロファラド次に、第2
図のプッシュプル出力段69の動作を説明しよう。プッ
シュプル出力段69の理解に当たっては、第1図及び第
2図の回路概略図によって表されたモノリシックDAC
1は各NPNトランジスタの「正常」コレクタ−エミッ
タ降伏電圧BVcEoがほぼ18ボルトないし22ボル
トである「標準」モノリシックバイポーラ集積回路製造
方法で処理されるべきであることを理解することが重要
である。種々の抵抗は、例えば、各NPNトランジスタ
のベース領域が形成されるのと同じ操作の期間中に形成
された薄膜ニクロム抵抗又は拡散P形抵抗でよい。
他のビットに対しては20キロ オーム 抵 抗 19 二つのMSBに対しては4.25キ
ロオーム 他のビットに対しては8.7キロ オーム 抵 抗 21 1.6キロオーム 抵 抗 28 5キロオーム 抵 抗 29 1.6キロオーム 抵 抗 35 925オーム抵 抗
36 800オーム抵 抗 4027キロオ
ーム 抵 抗 4127キロオーム 抵 抗 55 13.4キロオーム抵 抗 56
5.4キロオーム 抵 抗 58 3.35キロオーム □値 抵 抗 59 6.15キロオーム 埠 抗 61 500オーム 抵 抗 74A 250オーム抵 抗 7
6 500オーム 抵 抗 81 24オーム 抵 抗 84 2キロオーム 抵 抗 86 5キロオーム 抵 抗 8824オーム 抵 抗 90 2キOオーム 抵 抗 94 1.65キロオーム 抵 抗 97 9キロオーム 抵 抗 9948オーム コンデンサ50 0.1マイクロファラド次に、第2
図のプッシュプル出力段69の動作を説明しよう。プッ
シュプル出力段69の理解に当たっては、第1図及び第
2図の回路概略図によって表されたモノリシックDAC
1は各NPNトランジスタの「正常」コレクタ−エミッ
タ降伏電圧BVcEoがほぼ18ボルトないし22ボル
トである「標準」モノリシックバイポーラ集積回路製造
方法で処理されるべきであることを理解することが重要
である。種々の抵抗は、例えば、各NPNトランジスタ
のベース領域が形成されるのと同じ操作の期間中に形成
された薄膜ニクロム抵抗又は拡散P形抵抗でよい。
NPNプルアップトランジスタ80は、NPNプルダウ
ントランジスタ87が■。uoを一■ocに近づく電圧
に引き寄せたときにトランジスタ80に加えられるであ
ろうような余分のコレクタ−エミッタ電圧の幾らかを吸
収するであろうような他の回路部に直列に接続されない
で、十V。0に直接そのコレクタが接続されているので
、その結果化じる■ と+■ccとの差は正常なコレ
クターエミツUT 夕降伏電圧を越える。
ントランジスタ87が■。uoを一■ocに近づく電圧
に引き寄せたときにトランジスタ80に加えられるであ
ろうような余分のコレクタ−エミッタ電圧の幾らかを吸
収するであろうような他の回路部に直列に接続されない
で、十V。0に直接そのコレクタが接続されているので
、その結果化じる■ と+■ccとの差は正常なコレ
クターエミツUT 夕降伏電圧を越える。
ここで用いられたように、NPNトランジスタの「正常
」又は「オン」コレクタ−エミッタ降伏電圧の用語は、
そのトランジスタが「オン」であると考えられ、例えば
少なくとも0.1ミリアンペアの認め得るコレクタ電流
を流しているときのコレクタ−エミッタ降伏電圧を意味
する。
」又は「オン」コレクタ−エミッタ降伏電圧の用語は、
そのトランジスタが「オン」であると考えられ、例えば
少なくとも0.1ミリアンペアの認め得るコレクタ電流
を流しているときのコレクタ−エミッタ降伏電圧を意味
する。
この発明の重要な態様よれば、NPNプルダウントラン
ジスタ87はエミッタが小抵抗値(24オーム)抵抗8
8によって−■ccに結合され、且つコレクタが、プル
アップトランジスタ80が■。UTを十■ccに近づく
値に引き寄せる場合に加えられるような余分のコレクタ
−エミッタ過電圧を吸収するであろうように付加的回路
部によらないで、出。
ジスタ87はエミッタが小抵抗値(24オーム)抵抗8
8によって−■ccに結合され、且つコレクタが、プル
アップトランジスタ80が■。UTを十■ccに近づく
値に引き寄せる場合に加えられるような余分のコレクタ
−エミッタ過電圧を吸収するであろうように付加的回路
部によらないで、出。
力導線82に直接接続されているので、その結果化じる
■。UTと一■。0どの差はプルダウントランジスタ8
7の「正常」コレクタ−エミッタ降伏電圧を越える。
■。UTと一■。0どの差はプルダウントランジスタ8
7の「正常」コレクタ−エミッタ降伏電圧を越える。
技術に通じた者は察知することであろうが、約50マイ
クロアンペアより大きいコレクタ電流を持ったNPNト
ランジスタにおいては、コレクタ−ベース空乏領域に生
じる衝突電離のために電子雪崩降伏が起きて、80又は
87のようなNPNトランジスタの降伏電圧を著しく減
小させることがある。
クロアンペアより大きいコレクタ電流を持ったNPNト
ランジスタにおいては、コレクタ−ベース空乏領域に生
じる衝突電離のために電子雪崩降伏が起きて、80又は
87のようなNPNトランジスタの降伏電圧を著しく減
小させることがある。
コレクタ−エミッタ降伏電圧がコレクタ電流及びベース
電流と共に変化する様子を第4図について述べようと思
うが、これの理解は第2図のプッシュプル出力段の動作
を理解するのに役立つからである。今度は第4図を見る
と、プルアップトランジスタ80のような代表的なNP
NトランジスタのI (コレクタ電流)対■。、(コレ
クタ−エミッタ電圧)特性が示されている。曲線Aはプ
ルアップトランジスタ80(又はプルダウントランジス
タ81)のBV (ベース開始時のコレツEO ターエミッタ降伏電圧)特性を示している。数マイクロ
アンペアを越えるコレクタ電流に対してはBVCEOは
約20ボルトである。曲線BはBVCES(ベースをエ
ミッタに出発させたときのコレクタ−エミッタ降伏電圧
)特性を示している。数マイクロアンペアを越えるコレ
クタ電流においてはBVCESは約56ボルトである。
電流と共に変化する様子を第4図について述べようと思
うが、これの理解は第2図のプッシュプル出力段の動作
を理解するのに役立つからである。今度は第4図を見る
と、プルアップトランジスタ80のような代表的なNP
NトランジスタのI (コレクタ電流)対■。、(コレ
クタ−エミッタ電圧)特性が示されている。曲線Aはプ
ルアップトランジスタ80(又はプルダウントランジス
タ81)のBV (ベース開始時のコレツEO ターエミッタ降伏電圧)特性を示している。数マイクロ
アンペアを越えるコレクタ電流に対してはBVCEOは
約20ボルトである。曲線BはBVCES(ベースをエ
ミッタに出発させたときのコレクタ−エミッタ降伏電圧
)特性を示している。数マイクロアンペアを越えるコレ
クタ電流においてはBVCESは約56ボルトである。
技術に通じた者は知っていることであるが、逆コレクタ
−ベース接合部漏れ電流がトランジスタのベース領域に
流れ込んでトランジスタの電流利得「ベータ」で増倍さ
れて、(数百倍の倍率で)著しく増幅されたコレクタ電
流が生じて、これにより約20ボルトのコレクタ−エミ
ッタ電圧で衝突電離が発生させるので、Bv はBv
cEsよりはるかに低い。このEO ために急速な電子雪崩降伏が生じて、これによりしばし
ばトランジスタの破壊及び/又はその他の有害な影響が
生じる。
−ベース接合部漏れ電流がトランジスタのベース領域に
流れ込んでトランジスタの電流利得「ベータ」で増倍さ
れて、(数百倍の倍率で)著しく増幅されたコレクタ電
流が生じて、これにより約20ボルトのコレクタ−エミ
ッタ電圧で衝突電離が発生させるので、Bv はBv
cEsよりはるかに低い。このEO ために急速な電子雪崩降伏が生じて、これによりしばし
ばトランジスタの破壊及び/又はその他の有害な影響が
生じる。
曲[1G、D、E及びFは、通常の特性試験器によって
試験されたときの、順次低くなっているベースへの定電
流駆動値及び2キロオームの抵抗によるBV (2
キロオーム抵抗をベースとエミER ツタとの間に接続したときのコレクタ−エミッタ降伏電
圧)を示している。
試験されたときの、順次低くなっているベースへの定電
流駆動値及び2キロオームの抵抗によるBV (2
キロオーム抵抗をベースとエミER ツタとの間に接続したときのコレクタ−エミッタ降伏電
圧)を示している。
第2図の抵抗84及び90はそれゆえ、プルアップトラ
ンジスタ80及びプルダウントランジスタ87がオフで
あるときのそれらのトランジスタのコレクタ−エミッタ
降伏電圧にそれぞれ影響を与える。
ンジスタ80及びプルダウントランジスタ87がオフで
あるときのそれらのトランジスタのコレクタ−エミッタ
降伏電圧にそれぞれ影響を与える。
プルアップトランジスタ80又はプルダウントランジス
タ87をこれらの他方のものが高出力電流を供給してい
る又は引き込んでいるときにほとんどオフにすることは
、第4図の曲線へによって証明されているように、必ず
しもそのコレクターエミツ夕降伏電圧を増大させないこ
とがわかる。トランジスタをオフ又は実質上オフにする
ことの外に、第4図の曲線Fで示されたように、コレク
タ−エミッタ降伏電圧をBVCESの方へ増大させるた
めにベータ増倍を防ぐようにベースからコレクタ−ベー
ス漏れ電流を分流するための経路が設けられなケればな
らない。この背景に従って、この発明のプッシュプル回
路の動作は進行する。
タ87をこれらの他方のものが高出力電流を供給してい
る又は引き込んでいるときにほとんどオフにすることは
、第4図の曲線へによって証明されているように、必ず
しもそのコレクターエミツ夕降伏電圧を増大させないこ
とがわかる。トランジスタをオフ又は実質上オフにする
ことの外に、第4図の曲線Fで示されたように、コレク
タ−エミッタ降伏電圧をBVCESの方へ増大させるた
めにベータ増倍を防ぐようにベースからコレクタ−ベー
ス漏れ電流を分流するための経路が設けられなケればな
らない。この背景に従って、この発明のプッシュプル回
路の動作は進行する。
アナログ加鼻接合部電流又はDAC出力電流I が零
である零入力動作状態下ではV。UlはUT 零ボルトである。次に、室温動作を仮定して、IBIA
Sは約0.7ミリアンペアである。R1は通る電流は零
である。プルアップトランジスタ80を通る電流I4は
約0.5ミリアンペアであり且つ抵抗84を通る電流は
約0,35ミリアンペアである。それゆえ、プルダウン
トランジスタ87における電流I7 (I3及びI4の
和)は約0.85ミリアンペアである。I3は約0.3
5ミリアンペアであるので、I2も又約0.35ミリア
ンペアである。(ベース電流はすべて無視できるものと
仮定されている。)従って、I6も又約0.35ミリア
ンペアである。
である零入力動作状態下ではV。UlはUT 零ボルトである。次に、室温動作を仮定して、IBIA
Sは約0.7ミリアンペアである。R1は通る電流は零
である。プルアップトランジスタ80を通る電流I4は
約0.5ミリアンペアであり且つ抵抗84を通る電流は
約0,35ミリアンペアである。それゆえ、プルダウン
トランジスタ87における電流I7 (I3及びI4の
和)は約0.85ミリアンペアである。I3は約0.3
5ミリアンペアであるので、I2も又約0.35ミリア
ンペアである。(ベース電流はすべて無視できるものと
仮定されている。)従って、I6も又約0.35ミリア
ンペアである。
出力状態の動作の数例が次に与えられる。
まず、アナログ電流■ (導線24)が十分にUT
大きい値を持っていてVoUTが+10ボルトに駆動さ
れる場合には、R,(R,=5キロオーム)を流れる電
流は零の静止値から約2ミリアンペアに増大される。R
は流れる電流■9は1ミリアンペアである。それでI。
れる場合には、R,(R,=5キロオーム)を流れる電
流は零の静止値から約2ミリアンペアに増大される。R
は流れる電流■9は1ミリアンペアである。それでI。
■は3ミリアンペアである。
我々のコンピュータ・シミュレーションの結果によると
、電流I4は約2.6ミリアンペアである。
、電流I4は約2.6ミリアンペアである。
それで、■ 、従って11は、抵抗81の両端間の電圧
降下及びトランジスタ80のVBEの和における増大並
びに抵抗84の両端間の電圧降下におけるほぼ同等の増
大のために約0.4ミリアンペアに増大される。このた
めに■ 、従って16は、IBIASが出力電流の変化
に対して一定であるので、約0.3ミリアンペアに減小
し、従ってトランジスタ81のベースと−V。Cとの間
の電圧が約0.6ボルトに減小し、このためにプルダウ
ントランジスタ81はほとんどオフになる。それゆえ、
抵抗81及びプルアップトランジスタ80のエミッタを
通る帰還はプルアップトランジスタ80によって供給さ
れる出力電流の増大に応答してI2の減小を生じさせて
、プルダウントランジスタ87を実質上オフにする。
降下及びトランジスタ80のVBEの和における増大並
びに抵抗84の両端間の電圧降下におけるほぼ同等の増
大のために約0.4ミリアンペアに増大される。このた
めに■ 、従って16は、IBIASが出力電流の変化
に対して一定であるので、約0.3ミリアンペアに減小
し、従ってトランジスタ81のベースと−V。Cとの間
の電圧が約0.6ボルトに減小し、このためにプルダウ
ントランジスタ81はほとんどオフになる。それゆえ、
抵抗81及びプルアップトランジスタ80のエミッタを
通る帰還はプルアップトランジスタ80によって供給さ
れる出力電流の増大に応答してI2の減小を生じさせて
、プルダウントランジスタ87を実質上オフにする。
I2におけるこの減小は抵抗90における十分・低い電
圧を生じることになり、従って低抵抗(2キロオーム)
分路抵抗90における電圧降下のためにコレクタ−ベー
ス逆漏れ電流がプルダウントランジスタ87のベースか
ら流れ出て、第4図に関して上に説明されたように、そ
のコレクタ−エミッタ降伏電圧を相当に増大させる。我
々のコンピュータ・シミュレーションによると、このた
めに約0.2マイクロアンペアの電流がプルダウントラ
ンジスタ87を流れることになって、これの降伏電圧を
著しく増大させる。
圧を生じることになり、従って低抵抗(2キロオーム)
分路抵抗90における電圧降下のためにコレクタ−ベー
ス逆漏れ電流がプルダウントランジスタ87のベースか
ら流れ出て、第4図に関して上に説明されたように、そ
のコレクタ−エミッタ降伏電圧を相当に増大させる。我
々のコンピュータ・シミュレーションによると、このた
めに約0.2マイクロアンペアの電流がプルダウントラ
ンジスタ87を流れることになって、これの降伏電圧を
著しく増大させる。
第2の例として、RLを5キロオームから無限大に増大
し、且つV。UTを+10ボルトにし、十■ccを+1
5ボルトにし、 ’ccを一15ボルトにした場合に
は、我々のシミュレーションによると、電流I4は約0
.65ミリアンペアであり、I3、従って11は0,3
5ミリアンペアの静止値かられずかに増大され、且つI
2は静止値かられずかに減小された。(プルダウントラ
ンジスタ87を通る[7の「最悪の場合」又は最高値は
R1−が無限のときに生じる。)そのために、プルダウ
ントランジスタ87のベースにおいては順バイアス電圧
が静止値から減小することになって、I7の値は約20
マイクロアンペアになる。I7のこの最悪値は、前の例
に比べて電流I7の値が高いにもかかわらず、(第4図
に従って)プルダウントランジスタ87に加えられる2
5ボルトのコレクタ−エミッタ電圧を十分に越えてプル
ダウントランジスタ87のコレクタ−エミッタ降伏電圧
を増大させる。
し、且つV。UTを+10ボルトにし、十■ccを+1
5ボルトにし、 ’ccを一15ボルトにした場合に
は、我々のシミュレーションによると、電流I4は約0
.65ミリアンペアであり、I3、従って11は0,3
5ミリアンペアの静止値かられずかに増大され、且つI
2は静止値かられずかに減小された。(プルダウントラ
ンジスタ87を通る[7の「最悪の場合」又は最高値は
R1−が無限のときに生じる。)そのために、プルダウ
ントランジスタ87のベースにおいては順バイアス電圧
が静止値から減小することになって、I7の値は約20
マイクロアンペアになる。I7のこの最悪値は、前の例
に比べて電流I7の値が高いにもかかわらず、(第4図
に従って)プルダウントランジスタ87に加えられる2
5ボルトのコレクタ−エミッタ電圧を十分に越えてプル
ダウントランジスタ87のコレクタ−エミッタ降伏電圧
を増大させる。
第3の例として、Ioo工の入力値がプルダウントラン
ジスタ87をオフにしてVoUTを一10ボルトに引き
下げる結果になっているものと仮定する。
ジスタ87をオフにしてVoUTを一10ボルトに引き
下げる結果になっているものと仮定する。
これによりプルアップトランジスタ80には25ボルト
のコレクタ−エミッタ電圧が生じる。Rしを通って接地
から導線82に流れる電流は静止値から約2ミリアンペ
アに増大される。導線24から抵抗RFを通って導線8
2に流れる電流は約1ミリアンペアである。プルダウン
トランジスタ87を通る電流I (I +l0L)
は約3.3ミリアンペアである。プルダウントランジス
タ87により引き出された出力電流のこの増大のために
、抵抗88における電圧の増大及び抵抗90におけるほ
ぼ等しい電圧の増大の形態による帰還が生じて、I2が
増大し、これに対応してI1が減小することになる。更
に詳しくは、I2は約0.4ミリアンペアに増大されて
、I 1従ってI3は約0.3ミリアンペアに減小され
ることになる。このためにプルアップトランジスタ80
のベースと導線82との間の電圧は約0.6ボルトに減
小する。我々のシミュレーションによると、このために
プルアップトランジスタ80に約0.5マイクロアンペ
アの電流が生じて、それのコレクタ−エミッタ降伏電圧
は■。UTの現在値においてそれに加えられている25
ボルトのコレクタ−エミッタ電圧をはるかに越えて増大
する。
のコレクタ−エミッタ電圧が生じる。Rしを通って接地
から導線82に流れる電流は静止値から約2ミリアンペ
アに増大される。導線24から抵抗RFを通って導線8
2に流れる電流は約1ミリアンペアである。プルダウン
トランジスタ87を通る電流I (I +l0L)
は約3.3ミリアンペアである。プルダウントランジス
タ87により引き出された出力電流のこの増大のために
、抵抗88における電圧の増大及び抵抗90におけるほ
ぼ等しい電圧の増大の形態による帰還が生じて、I2が
増大し、これに対応してI1が減小することになる。更
に詳しくは、I2は約0.4ミリアンペアに増大されて
、I 1従ってI3は約0.3ミリアンペアに減小され
ることになる。このためにプルアップトランジスタ80
のベースと導線82との間の電圧は約0.6ボルトに減
小する。我々のシミュレーションによると、このために
プルアップトランジスタ80に約0.5マイクロアンペ
アの電流が生じて、それのコレクタ−エミッタ降伏電圧
は■。UTの現在値においてそれに加えられている25
ボルトのコレクタ−エミッタ電圧をはるかに越えて増大
する。
更なる例として、負荷抵抗RLが5キロオームから無限
大に増大された場合には、我々のシミュレーションによ
ると、11は約1635ミリアンペアになる。RFを通
る帰還電流はやはり1ミリアンペアである。I2は0.
35ミリアンペアの静止値よりわずかに上に増大して、
I1、従って13を約0.35ミリアンペアの静止値よ
りわずかに下に減小させる。抵抗84における電圧の増
大によりI4は約40マイクロアンペアに増大する。こ
の状態においては、プルアップトランジスタ80のコレ
クタ−エミッタ降伏電圧はやはりそれに加えられる25
ボルトを十分に越えている。
大に増大された場合には、我々のシミュレーションによ
ると、11は約1635ミリアンペアになる。RFを通
る帰還電流はやはり1ミリアンペアである。I2は0.
35ミリアンペアの静止値よりわずかに上に増大して、
I1、従って13を約0.35ミリアンペアの静止値よ
りわずかに下に減小させる。抵抗84における電圧の増
大によりI4は約40マイクロアンペアに増大する。こ
の状態においては、プルアップトランジスタ80のコレ
クタ−エミッタ降伏電圧はやはりそれに加えられる25
ボルトを十分に越えている。
次に、動作温度の増大が出力段69の前述の動作にどの
ように影響するかを考察することが必要である。動作温
度が増大すると各トランジスタのエミッタ−ベース電圧
が減小する。例えば、静止(零入力)状態下で、温度が
室温から、例えばC目盛+125度に増大すると、プル
アップトランジスタ80のVBEは約200ミリボルト
減小する。それゆえ”BIASを十分に減小させて、プ
ルアップトランジスタ80及びプルダウントランジスタ
81において室温におけるとほぼ同じ静止電流を維持す
るようにしなければならない。
ように影響するかを考察することが必要である。動作温
度が増大すると各トランジスタのエミッタ−ベース電圧
が減小する。例えば、静止(零入力)状態下で、温度が
室温から、例えばC目盛+125度に増大すると、プル
アップトランジスタ80のVBEは約200ミリボルト
減小する。それゆえ”BIASを十分に減小させて、プ
ルアップトランジスタ80及びプルダウントランジスタ
81において室温におけるとほぼ同じ静止電流を維持す
るようにしなければならない。
温度が増大したときのプルアップトランジスタ80及び
プルダウントランジスタ81における静止電流の激烈な
増大を避けるために、第2図に示された回路は、該して
第3図に示された図表に従って、温度の増大と共にIB
IASを減小させる。トランジスタ74及び75からな
るPNP電流鏡映回路はPNPトランジスタ15に流れ
る電流を2倍にする。
プルダウントランジスタ81における静止電流の激烈な
増大を避けるために、第2図に示された回路は、該して
第3図に示された図表に従って、温度の増大と共にIB
IASを減小させる。トランジスタ74及び75からな
るPNP電流鏡映回路はPNPトランジスタ15に流れ
る電流を2倍にする。
第2図の回路70が温度の増大と共にIBIASを減小
させる様子は、まず、NPNトランジスタ92が自由選
択のものであって、必要ならば、トランジスタ93を過
大なコレクタ−エミッタ電圧から保護するという機能を
果たすだけであるということを了解することによって理
解することができる。トランジスタ93及び95のエミ
ッタの幾何学的形状は、NPNトランジスタ93のエミ
ッタにおける電圧がC目盛−25ないし+125度の動
作温度範囲にわたってダイオード接続のトランジスタ9
5のエミッタにおける電圧に実質上等しくなるように適
当に定められている。従って、ダイオード接続トランジ
スタ96における電圧降下に抵抗99における小さい電
圧降下を加えたものは抵抗94における電圧降下に実質
上等しい。
させる様子は、まず、NPNトランジスタ92が自由選
択のものであって、必要ならば、トランジスタ93を過
大なコレクタ−エミッタ電圧から保護するという機能を
果たすだけであるということを了解することによって理
解することができる。トランジスタ93及び95のエミ
ッタの幾何学的形状は、NPNトランジスタ93のエミ
ッタにおける電圧がC目盛−25ないし+125度の動
作温度範囲にわたってダイオード接続のトランジスタ9
5のエミッタにおける電圧に実質上等しくなるように適
当に定められている。従って、ダイオード接続トランジ
スタ96における電圧降下に抵抗99における小さい電
圧降下を加えたものは抵抗94における電圧降下に実質
上等しい。
次に、第1図の電流鏡映回路45が導1i125を通る
実質上一定の電流を与え、この電流がダイオード接続の
トランジスタ95及び96からなる経路と抵抗91から
なる経路との間で分かれていることを理解することが重
要である。温度が増大するにつれて、ダイオード接続の
トランジスタ95及び96のエミッタ−ベース電圧は減
小する。この減小は抵抗94における電圧の減小を生じ
ることになり、従って1B[AS/2を減小させる。第
3図における上方の曲線Aは抵抗97が省略された場合
におけるIBIAS/2の減小を定量的に図示しており
、曲線Aは温度の減小するときの’ BIAS/2にお
ける比較的直線的な減小を示している。我々の回路動作
のシミュレーションによれば、この減小率はプルアップ
トランジスタ80及びプルダウントランジスタ87に一
定の静止電流を維持するのには十分でない。抵抗97を
加えたことの効果は第2図の曲線Bによって示されたよ
うに、温度の増大と共にIBIAS/2の減小率を加速
させることである。抵抗97は導線25からの電流の一
部分をダイオード接続のトランジスタ95及び96から
分路させてこれらにおける電流密度を低下させる。
実質上一定の電流を与え、この電流がダイオード接続の
トランジスタ95及び96からなる経路と抵抗91から
なる経路との間で分かれていることを理解することが重
要である。温度が増大するにつれて、ダイオード接続の
トランジスタ95及び96のエミッタ−ベース電圧は減
小する。この減小は抵抗94における電圧の減小を生じ
ることになり、従って1B[AS/2を減小させる。第
3図における上方の曲線Aは抵抗97が省略された場合
におけるIBIAS/2の減小を定量的に図示しており
、曲線Aは温度の減小するときの’ BIAS/2にお
ける比較的直線的な減小を示している。我々の回路動作
のシミュレーションによれば、この減小率はプルアップ
トランジスタ80及びプルダウントランジスタ87に一
定の静止電流を維持するのには十分でない。抵抗97を
加えたことの効果は第2図の曲線Bによって示されたよ
うに、温度の増大と共にIBIAS/2の減小率を加速
させることである。抵抗97は導線25からの電流の一
部分をダイオード接続のトランジスタ95及び96から
分路させてこれらにおける電流密度を低下させる。
この電流密度の減小は温度に対するトランジスタ95及
び96における■8E*化率を増大させる。この結果、
温度が増大するときの抵抗94における電圧、従って’
BIAS/2における減小率が大きくなる。
び96における■8E*化率を増大させる。この結果、
温度が増大するときの抵抗94における電圧、従って’
BIAS/2における減小率が大きくなる。
そこで、バイアス電流回路70の最終的効果は、IBI
ASを温度の増大と共に十分に低くして、太きい出力電
流を供給し又は引き取っている出力トランジスタ(80
又は87)及びこれの関連抵抗(84又は90によって
導かれる電流I 又はI2を十分に大きくし、他方の出
力トランジスタ及びこれの関3!抵抗(84又は90)
を「飢えさせ」て、この飢えた出力トランジスタのコレ
クタ−ベース逆漏れ電流がこの出力トランジスタのベー
スから側路へ出るようにすることである。これによりそ
の飢えた出力トランジスタのコレクタ−エミッタ降伏電
圧はそのBVocoから、第4図についての先の説明に
従って、抵抗84又は90の値によって決まるはるかに
高い値に上昇する。48オーム抵抗99は処理及び温度
変化に対して24オーム抵抗81及び88と比率整合さ
せられている。抵抗94に処理及び温度変化に対して抵
抗84及び90と比率整合させられている。
ASを温度の増大と共に十分に低くして、太きい出力電
流を供給し又は引き取っている出力トランジスタ(80
又は87)及びこれの関連抵抗(84又は90によって
導かれる電流I 又はI2を十分に大きくし、他方の出
力トランジスタ及びこれの関3!抵抗(84又は90)
を「飢えさせ」て、この飢えた出力トランジスタのコレ
クタ−ベース逆漏れ電流がこの出力トランジスタのベー
スから側路へ出るようにすることである。これによりそ
の飢えた出力トランジスタのコレクタ−エミッタ降伏電
圧はそのBVocoから、第4図についての先の説明に
従って、抵抗84又は90の値によって決まるはるかに
高い値に上昇する。48オーム抵抗99は処理及び温度
変化に対して24オーム抵抗81及び88と比率整合さ
せられている。抵抗94に処理及び温度変化に対して抵
抗84及び90と比率整合させられている。
第1図のPNP電流鏡映回路45によって導線25に供
給される電流の吊はI B[AS/2’従ってIBIA
Sを制御する。
給される電流の吊はI B[AS/2’従ってIBIA
Sを制御する。
それゆえ、実質上一定の電流をダイオード接続のトラン
ジスタ96及び48オーム抵抗99に無理に流すことに
よって、抵抗94における電圧、従って電流が制御され
、これにより温度依存性の電流IBIAS/ 2が抵抗
94に流れる。PNP電流鏡映回路74.75はこの電
流を2倍にしてIBIASを生じさせ、そして次にこれ
は電流11及びI2に分割されて、抵抗84及び90に
流れる比例した温度依存性の電流を与える。技術に通じ
た者は理解することであろうが、これらの電流によって
発生された電圧によって、トランジスタ80及び抵抗8
1が実質上一定の、比較的温度に依存しない電流I4を
発生し、且つトランジスタ87及び抵抗88が実質上一
定の、比較的温度に依存しない電流I7を発生する。
ジスタ96及び48オーム抵抗99に無理に流すことに
よって、抵抗94における電圧、従って電流が制御され
、これにより温度依存性の電流IBIAS/ 2が抵抗
94に流れる。PNP電流鏡映回路74.75はこの電
流を2倍にしてIBIASを生じさせ、そして次にこれ
は電流11及びI2に分割されて、抵抗84及び90に
流れる比例した温度依存性の電流を与える。技術に通じ
た者は理解することであろうが、これらの電流によって
発生された電圧によって、トランジスタ80及び抵抗8
1が実質上一定の、比較的温度に依存しない電流I4を
発生し、且つトランジスタ87及び抵抗88が実質上一
定の、比較的温度に依存しない電流I7を発生する。
類似の動作は非静止状態下でも起こり、高温又は低温に
おいてさえも、出力電流を供給し又は引き取っていない
出力トランジスタにむけるコレクタ電流は非常に低いの
でそれのコレクタ−エミッタ降伏電圧は安全な値に上昇
させられる。
おいてさえも、出力電流を供給し又は引き取っていない
出力トランジスタにむけるコレクタ電流は非常に低いの
でそれのコレクタ−エミッタ降伏電圧は安全な値に上昇
させられる。
今度は第1図のレベル移動回路14の動作を説明する。
導線2に加えられるvAの低TTLレベルはダイオード
接続のトランジスタ15のエミッタ−ベース電圧によっ
て高くされて、エミッタホロワトランジスタ18のベー
スに加えられるが、このトランジスタのエミッタは実質
上■Aボルトになっている。レベル移動抵抗19は、抵
抗41に比率整合させられていて、約2ボルトの電圧移
動を発生し、且つこの移動した低TTL入力電圧をビッ
ト電流スイッチトランジスタ5のベースに加える。
接続のトランジスタ15のエミッタ−ベース電圧によっ
て高くされて、エミッタホロワトランジスタ18のベー
スに加えられるが、このトランジスタのエミッタは実質
上■Aボルトになっている。レベル移動抵抗19は、抵
抗41に比率整合させられていて、約2ボルトの電圧移
動を発生し、且つこの移動した低TTL入力電圧をビッ
ト電流スイッチトランジスタ5のベースに加える。
■、が「高」であるならば、■REF1がトランジスタ
18のベースに加えられ(ダイオード15がオフにされ
るため)、そしてvREFlのレベルが抵抗19によっ
て移動される。−4,75ボルトのような小さい一■C
Cの値が与えられた場合、VBl及びB、2の値におけ
る制約を考えると、問題はレベル移動抵抗19における
電圧降下をC目盛−25度から+125度までの湿度変
化及び正常範囲の製造上のパラメータ変化に対してレベ
ル移動抵抗19における電圧低下を実質上一定に保つ方
法である。製造上のパラメータ変化及び温度変化に対す
るこの補償を達成することができないならば、回路14
のレベル移動技術を低電圧DACに使用することは実用
的でない。
18のベースに加えられ(ダイオード15がオフにされ
るため)、そしてvREFlのレベルが抵抗19によっ
て移動される。−4,75ボルトのような小さい一■C
Cの値が与えられた場合、VBl及びB、2の値におけ
る制約を考えると、問題はレベル移動抵抗19における
電圧降下をC目盛−25度から+125度までの湿度変
化及び正常範囲の製造上のパラメータ変化に対してレベ
ル移動抵抗19における電圧低下を実質上一定に保つ方
法である。製造上のパラメータ変化及び温度変化に対す
るこの補償を達成することができないならば、回路14
のレベル移動技術を低電圧DACに使用することは実用
的でない。
電流I、8(すなわち、レベル移動電流)を変えて抵抗
19における電圧低下を実質上一定に保つ方法は、入力
電流がトランジスタ38、抵抗40、及び導線39上の
基準電圧によって決定されるPNP電流鏡映回路32に
よってNPN電流鏡映回路31を駆動することである。
19における電圧低下を実質上一定に保つ方法は、入力
電流がトランジスタ38、抵抗40、及び導線39上の
基準電圧によって決定されるPNP電流鏡映回路32に
よってNPN電流鏡映回路31を駆動することである。
技術に通じた者は理解することであろうが、レベル移動
抵抗19は、これが形成される種々のニクロム食刻工程
における変化のために且つ又抵抗19の抵抗率を規定す
る種々のパラメータにおける変化のために、それの抵抗
値の変化を有することがある。従って、抵抗19に比率
整合しており且つこれと同じ幅及び端子構造を持った抵
抗40を利用してPNP電流鏡映回路32を通る電流を
発生させ、抵抗19の抵抗値における製造工程でひき起
こされた任意の変化が、PNP電流鏡映回路32に対す
る抵抗40によって発生された電流における、従って又
NPN電a鏡映回路31における、従って’LSにおけ
る対応する変化によって整合させられるようにする。
抵抗19は、これが形成される種々のニクロム食刻工程
における変化のために且つ又抵抗19の抵抗率を規定す
る種々のパラメータにおける変化のために、それの抵抗
値の変化を有することがある。従って、抵抗19に比率
整合しており且つこれと同じ幅及び端子構造を持った抵
抗40を利用してPNP電流鏡映回路32を通る電流を
発生させ、抵抗19の抵抗値における製造工程でひき起
こされた任意の変化が、PNP電流鏡映回路32に対す
る抵抗40によって発生された電流における、従って又
NPN電a鏡映回路31における、従って’LSにおけ
る対応する変化によって整合させられるようにする。
外付は分圧計48によってビット電流■8I□を調整で
きるようにするために、第1図の回路78は電流■
を温度変化又は+■Cc又は−V。Cの変化At)J に対して実質上一定にする。この回路の設計の際に遭遇
する問題はどのようにしてこれを実現し、且つ又DAC
1が収容されているパッケージの一つのリード線だけを
用いて導線13上に非常に低い雑音のバイアス電圧■8
2を与えるかということであった。導線49上に発生さ
れた電圧は、ダイオード接続のNPNトランジスタ64
.86のエミッタ−ベース電圧、及びVBE増倍器53
の負温度係数並びにツェナーダイオード65の正温度係
数のために適当に温度補償される。ツェナーダイオード
65は16ビツトDACのような高確度DACに対して
は基準電圧導線61上に許容不可能なほど大きい量の雑
音を発生するので、基準電圧を用いて導I!13上に電
圧vBEを発生する前にその雑音を除去するために外部
コンデンサを設けることが望ましい。
きるようにするために、第1図の回路78は電流■
を温度変化又は+■Cc又は−V。Cの変化At)J に対して実質上一定にする。この回路の設計の際に遭遇
する問題はどのようにしてこれを実現し、且つ又DAC
1が収容されているパッケージの一つのリード線だけを
用いて導線13上に非常に低い雑音のバイアス電圧■8
2を与えるかということであった。導線49上に発生さ
れた電圧は、ダイオード接続のNPNトランジスタ64
.86のエミッタ−ベース電圧、及びVBE増倍器53
の負温度係数並びにツェナーダイオード65の正温度係
数のために適当に温度補償される。ツェナーダイオード
65は16ビツトDACのような高確度DACに対して
は基準電圧導線61上に許容不可能なほど大きい量の雑
音を発生するので、基準電圧を用いて導I!13上に電
圧vBEを発生する前にその雑音を除去するために外部
コンデンサを設けることが望ましい。
理想的には、外部フィルタコンデンサの接続のための最
良の高インピーダンス点はエミッタホロワトランジスタ
51のベースの所であろう。その場合、このエミッタホ
ロワトランジスタ51のベースと導線67上の高雑音基
準電圧との門の高い抵抗値(抵抗59及び61・)はこ
のフィルタコンデンサとの組合せにおいて低域RCフィ
ルタを形成することになろう。
良の高インピーダンス点はエミッタホロワトランジスタ
51のベースの所であろう。その場合、このエミッタホ
ロワトランジスタ51のベースと導線67上の高雑音基
準電圧との門の高い抵抗値(抵抗59及び61・)はこ
のフィルタコンデンサとの組合せにおいて低域RCフィ
ルタを形成することになろう。
48のような外付は分圧計を接続するための理想的な場
所は、ベースが導線61に関係づけられているエミッタ
ホロワトランジスタ(図示せず)であろう。
所は、ベースが導線61に関係づけられているエミッタ
ホロワトランジスタ(図示せず)であろう。
不幸にも、この「理想的な」方法は二つのパッケージリ
ード線を必要とする。48のような外付は分圧計をエミ
ッタホロワトランジスタ51(外部フィルタコンデンサ
を接続するための理想点)に取り付けることは導線60
に許容不可能な負荷を与えることになって、VB2にお
ける変化が生じる。
ード線を必要とする。48のような外付は分圧計をエミ
ッタホロワトランジスタ51(外部フィルタコンデンサ
を接続するための理想点)に取り付けることは導線60
に許容不可能な負荷を与えることになって、VB2にお
ける変化が生じる。
第1図に示された回路はエミッタホロワトランジスタ6
2のエミッタと導線49との間に500オーム抵抗61
を設けることによってこれらの矛盾する要件を有効に解
決している。この500オーム抵抗は外部フィルタコン
デンサ50がエミッタホロワトランジスタ62の非常に
低い抵抗値と共に動作するのを阻止し、且つほぼ0.1
マイクロフアラドの値を持った比較的小さいコンデンサ
と共に導線49上の雑音の有効なフィルタ作用を可能に
する。1メガオ一ム以上の分圧計48の抵抗値に対して
は、導線49上の実効負荷は無視することができる。
2のエミッタと導線49との間に500オーム抵抗61
を設けることによってこれらの矛盾する要件を有効に解
決している。この500オーム抵抗は外部フィルタコン
デンサ50がエミッタホロワトランジスタ62の非常に
低い抵抗値と共に動作するのを阻止し、且つほぼ0.1
マイクロフアラドの値を持った比較的小さいコンデンサ
と共に導線49上の雑音の有効なフィルタ作用を可能に
する。1メガオ一ム以上の分圧計48の抵抗値に対して
は、導線49上の実効負荷は無視することができる。
要約すれば、この発明の記述の実施例は、正又は負の電
源の約1.4ボルトの範囲内まで容易に振動する出力電
圧を与え、且つC目盛−25ないし+125度の温度範
囲にわたって、+ 4.75ボルトから+15ボルト以
上までの+vcc電圧において且つ−4,75ボルトか
ら−15ボルト以上までの負の電圧−vccにおいて動
作することができるプッシュプル出力段を作っている。
源の約1.4ボルトの範囲内まで容易に振動する出力電
圧を与え、且つC目盛−25ないし+125度の温度範
囲にわたって、+ 4.75ボルトから+15ボルト以
上までの+vcc電圧において且つ−4,75ボルトか
ら−15ボルト以上までの負の電圧−vccにおいて動
作することができるプッシュプル出力段を作っている。
このプッシュプル出力段は、同じ電源電圧及び温度範囲
で動作し且つ最悪の場合のTTLディジタル入力論理レ
ベルとインタフェースで容易に接続される16ビツトD
ACに組み込まれている。既述のDACは、出力トラン
ジスタを高zii電圧での破壊に対して保護するのに一
般に使用される複雑な増幅器出力段回路構造の使用を避
けながらそれを行う。外部フィルタ作用及びビット電流
調整機能はDACのただ一つのリード線を用いて行わむ
る。
で動作し且つ最悪の場合のTTLディジタル入力論理レ
ベルとインタフェースで容易に接続される16ビツトD
ACに組み込まれている。既述のDACは、出力トラン
ジスタを高zii電圧での破壊に対して保護するのに一
般に使用される複雑な増幅器出力段回路構造の使用を避
けながらそれを行う。外部フィルタ作用及びビット電流
調整機能はDACのただ一つのリード線を用いて行わむ
る。
これまでこの発明をその特定の実施例に関して説明して
きたが、技術に通じた者はこの発明の精神及び範囲から
外れることなく既述の実施例に種々の変更を行うことが
できるであろう。例えば、各トランジスタがコレクタ−
エミッタ過電圧を受ける前に各トランジスタのコレクタ
−ベース逆漏れ電流に対する外部経路を与えるように回
路を動作させる技術はプッシュプル回路以外の出力回路
に利用することができる。第2図において、抵抗97を
省いてダイオード95又は96の一つのもののベースと
直列に抵抗を挿入することによって、熱ドリフトの増大
という同じ効果を達成することができる。第1図におい
て、導線95上の電圧を逓降する必要がなければ、抵抗
61は省略することができる。正及び負の電源電圧(+
V 及び−■o。)がCに の発明の既述の例においては用いられているけれども、
電源電圧がどのような電圧に基準づけられているかは明
らかに重要ではない。例えば、電源電圧をすべて、接地
を含めて、■o。ボルトだけ上に移動させることができ
るであろう。
きたが、技術に通じた者はこの発明の精神及び範囲から
外れることなく既述の実施例に種々の変更を行うことが
できるであろう。例えば、各トランジスタがコレクタ−
エミッタ過電圧を受ける前に各トランジスタのコレクタ
−ベース逆漏れ電流に対する外部経路を与えるように回
路を動作させる技術はプッシュプル回路以外の出力回路
に利用することができる。第2図において、抵抗97を
省いてダイオード95又は96の一つのもののベースと
直列に抵抗を挿入することによって、熱ドリフトの増大
という同じ効果を達成することができる。第1図におい
て、導線95上の電圧を逓降する必要がなければ、抵抗
61は省略することができる。正及び負の電源電圧(+
V 及び−■o。)がCに の発明の既述の例においては用いられているけれども、
電源電圧がどのような電圧に基準づけられているかは明
らかに重要ではない。例えば、電源電圧をすべて、接地
を含めて、■o。ボルトだけ上に移動させることができ
るであろう。
正しく認識されるべきことであるが、プッシュプル回路
の動作を例示する目的のために与えられた種々の電流値
は説明を簡単にするために選ばれたものであって、正確
なものとして解釈されるべきではないけれども、例示の
電流値は種々のコンピュータ・シミュレーションに基づ
いて選択されている。
の動作を例示する目的のために与えられた種々の電流値
は説明を簡単にするために選ばれたものであって、正確
なものとして解釈されるべきではないけれども、例示の
電流値は種々のコンピュータ・シミュレーションに基づ
いて選択されている。
第1図はこの発明の対象であるディジタル−アナログ変
換器の一部分の概略図である。 第2図は第1図の回路によって発生されたアナログ加算
電流を受ける出力増幅器の概略図である。 第3図は第2図の回路の動作を説明するのに有効な線図
である。 第4図はNPNトランジスタのコレクタ−エミッタ降伏
特性をそれのベース及びコレクタ電流の関数として示し
た線図がある。 これらの図面において、1はD−A変換器、3A、3B
はビット回路、5,6はビット電流スイッチトランジス
タ、10はNPNIi流源トランジスタ、19はレベル
移動抵抗、31は電流源回路(NPN電流鏡映回路)、
32はPNP電流鏡映回路、63は電圧基準回路、65
はツェナーダイオード、45はPNP電流鏡映回路、4
8は外付は分圧計(ビット電流調整用)、69はプッシ
ュプル出力段、10は電流バイアス回路、71は差動増
幅器、74.75゜77はPNP電流鏡映回路のトラン
ジスタ、80はNPNプルアップトランジスタ、87は
NPNプルダウントランジスタを示す。 −Exひ一己 1塵1”cl 二Eシ5−3 1五にし、4
換器の一部分の概略図である。 第2図は第1図の回路によって発生されたアナログ加算
電流を受ける出力増幅器の概略図である。 第3図は第2図の回路の動作を説明するのに有効な線図
である。 第4図はNPNトランジスタのコレクタ−エミッタ降伏
特性をそれのベース及びコレクタ電流の関数として示し
た線図がある。 これらの図面において、1はD−A変換器、3A、3B
はビット回路、5,6はビット電流スイッチトランジス
タ、10はNPNIi流源トランジスタ、19はレベル
移動抵抗、31は電流源回路(NPN電流鏡映回路)、
32はPNP電流鏡映回路、63は電圧基準回路、65
はツェナーダイオード、45はPNP電流鏡映回路、4
8は外付は分圧計(ビット電流調整用)、69はプッシ
ュプル出力段、10は電流バイアス回路、71は差動増
幅器、74.75゜77はPNP電流鏡映回路のトラン
ジスタ、80はNPNプルアップトランジスタ、87は
NPNプルダウントランジスタを示す。 −Exひ一己 1塵1”cl 二Eシ5−3 1五にし、4
Claims (18)
- (1)(a)コレクタが第1供給電圧導線に接続され且
つエミッタが出力導線に接続されているプルアップトラ
ンジスタ、 (b)コレクタが出力導線に接続され且つエミッタが第
2供給電圧導線に接続されているプルダウントランジス
タ、 (c)入力信号に応答して第1及び第2の信号をそれぞ
れプルアップトランジスタ又はプルダウントランジスタ
のベースに加えて、 プルアップトランジスタをして出力導線に出力電流を供
給させ且つプルダウントランジスタをして出力導線から
出力電流を引き込ませるようにすることのできる入力回
路装置、 (d)出力導線の出力電圧に応答して、プルダウントラ
ンジスタのベース−エミッタ電圧を十分に低いレベルに
減小させてプルダウントランジスタを実質上オフにし且
つプルダウントランジスタのベースから流れ出るコレク
タ−ベース逆漏れ電流に対する所定の低抵抗路を与える
ことによって、出力導線と第2の供給電圧導線との間の
電圧差を越えるレベルまでプルダウントランジスタのコ
レクタ−エミッタ降伏電圧を増大させることのできる第
1回路装置、並びに (e)出力電圧に応答して、プルアップトランジスタの
ベース−エミッタ電圧を十分に低いレベルに減小させて
プルアップトランジスタを実質上オフにし且つプルアッ
プトランジスタのベースから流れ出るコレクタ−ベース
逆漏れ電流に対する所定の低抵抗路を与えることによっ
て出力導線と第1供給電圧導線との間の電圧差を越える
レベルまでプルアップトランジスタのコレクタ−エミッ
タ降伏電圧を増大させることのできる第2回路装置、 を備えているプッシュプル出力回路。 - (2)プルアップトランジスタのコレクタ−エミッタ降
伏電圧が、オン時において、出力電圧の最小値と第1供
給電圧導線の電圧との間の電圧差よりも小さい、特許請
求の範囲第1項に記載のプッシュプル出力回路。 - (3)プルダウントランジスタのコレクタ−エミッタ降
伏電圧が、オン時において、出力電圧の最小値と第2供
給電圧導線の電圧との間の電圧差よりも小さい、特許請
求の範囲第1項に記載のプッシュプル出力回路。 - (4)入力回路装置が、第1トランジスタを備え、且つ
入力信号に応答してプルアップトランジスタのベースの
電圧を第1供給電圧から第1トランジスタのコレクタ−
エミッタ飽和電圧を引いたものにほぼ等しい値にし、こ
れにより出力電圧を第1供給電圧から第1トランジスタ
のコレクタ−エミッタ飽和電圧とプルアップトランジス
タのベース−エミッタ電圧との和を引いたものにほぼ等
しい値に増大させるようにすることのできる装置を備え
ている、特許請求の範囲第1項に記載のプッシュプル出
力回路。 - (5)入力回路装置が、出力電流に関して実質上一定で
あるバイアス電流を発生し、このバイアス電流の第1部
分をプルアップトランジスタのベースに接続された第1
導線に供給し且つこのバイアス電流の第2部分をプルア
ップトランジスタのベースに接続された第2導線に供給
するためのバイアス電流装置を備えている、特許請求の
範囲第2項に記載のプッシュプル出力回路。 - (6)第1回路装置が、プルアップトランジスタのエミ
ッタとベースとの間に接続されていてバイアス電流の第
1部分を増大させ、これによりバイアス電流の第2部分
をプルアップトランジスタによって供給される出力電流
が増大するにつれて減小させ、バイアス電流のこの減小
した第2部分によリプルダウントランジスタのベース−
エミッタ電圧を相当に減小させることのできる装置を備
えている、特許請求の範囲第5項に記載のプッシュプル
出力回路。 - (7)第2回路装置が、プルダウントランジスタのエミ
ッタとベースとの間に接続されていてバイアス電流の第
2部分をプルダウントランジスタによって引き込まれる
出力電流が増大するにつれて増大させ、これによりバイ
アス電流の第1部分を減小させてプルアップトランジス
タのベース−エミッタ電圧を相当に減小させることので
きる装置を備えている、特許請求の範囲第6項に記載の
プッシュプル出力回路。 - (8)第1回路装置が、エミッタと出力導線との間に接
続された第1抵抗、及びプルアップトランジスタのベー
スと出力導線との間に接続された第2抵抗を備えている
、特許請求の範囲第7項に記載のプッシュプル出力回路
。 - (9)第2回路装置が、プルダウントランジスタのエミ
ッタと第2供給電圧導体との間に接続された第3抵抗、
及びプルダウントランジスタのベースと第2供給電圧導
線との間に接続された第4抵抗を備えている、特許請求
の範囲第8項に記載のプッシュプル出力回路。 - (10)バイアス電流装置が、プッシュプル出力回路の
温度の増大と共にバイアス電流を減小させるための装置
を備えている、特許請求の範囲第9項に記載のプッシュ
プル出力回路。 - (11)バイアス電流減小装置が、電流制御回路に給電
する電流鏡映電流源を備えていて、この電流制御回路が
、第5抵抗に直列に接続された第2トランジスタのエミ
ッタ−ベース接合部を含む経路と並列に接続され且つ又
第6抵抗と並列に接続された第1及び第2の直列接続の
ダイオードを備えており、その結果生じる第5抵抗にお
ける電圧降下によりバイアス電流の値が制御されるよう
になっている、特許請求の範囲第10項に記載のプッシ
ュプル出力回路。 - (12)第2抵抗及び第4抵抗の値が十分に低くて、プ
ルアップトランジスタのBV_C_E_R降伏電圧が常
に出力導線と第1供給電圧導線との間の電圧差よりも小
さいこと及びプルダウントランジスタのBV_C_E_
R降伏電圧が常に出力導線と第2供給電圧導線との間の
電圧差より小さいことがそれぞれ確保されている、特許
請求の範囲第10項に記載のプッシュプル出力回路。 - (13)(a)エミッタが出力導線に接続され且つコレ
クタが第1供給電圧導線に接続されているプルアップト
ランジスタのベースに接続された第1導体に一定バイア
ス電流の第1部分を供給し、且つ、コレクタが出力導線
に接続され且つエミッタが第2供給電圧導線に接続され
ているプルダウントランジスタのベースに接続された第
2導線にバイアス電流の残りの部分を供給する段階、 (b)プルアップトランジスタをして出力導線に出力電
流を供給させ、出力導線の出力電圧を増大し、且つ出力
電圧のこの増大に応答してバイアス電流の第1部分を増
大して、これによりバイアス電流の第2部分を減小する
段階、 (c)段階(b)と同時に、バイアス電流の第2部分の
減小に応答してプルダウントランジスタのベース−エミ
ッタ電圧を十分に低くすることによってプルダウントラ
ンジスタをオフにし、且つプルダウントランジスタのベ
ースからプルダウントランジスタのコレクタ−ベース接
合部の逆洩れ電流の十分な量を導いてプルダウントラン
ジスタのコレクタ−エミッタ降伏電圧を出力導線と第2
供給電圧導線との間の電圧差を越えるレベルまで増大さ
せるようにする段階、 を含んでいるプッシュプル回路を動作させる方法。 - (14)プルダウントランジスタをして出力導線から出
力電流を引き込ませること、及び引き込まれた出力電流
の増大に応答してバイアス電流の第2部分を増大し、こ
れによりバイアス電流の第1部分を減小すること、及び
同時にバイアス電流の第1部分における減小に応答して
プルアップトランジスタのベース−エミッタ電圧を十分
に減小させてそれをオフにすること、及びプルアップト
ランジスタのベースからプルアップトランジスタのコレ
クタ−ベース接合部の逆漏れ電流の十分な量を導いてプ
ルアップトランジスタのコレクタ−エミッタ降伏電圧を
第1供給電圧導線と出力導線との間の電圧差を越えるレ
ベルまで増大させるようにすることを含んでいる、特許
請求の範囲第13項に記載の方法。 - (15)(a)コレクタが出力導線に接続され且つエミ
ッタが第1供給電圧導線に接続されているトランジスタ
、 (b)出力導線と第2供給電圧導線との間に接続されて
いて出力導線に電流を供給することのできる装置、 (c)入力信号に応答してトランジスタのベースに信号
を加えてトランジスタをして出力導線から出力電流を引
き込ませるようにすることのできる入力回路装置、及び (d)出力導線の出力電圧に応答して、トランジスタの
ベース−エミッタ電圧を十分に減小させてトランジスタ
をオフにし且つトランジスタのベースからトランジスタ
の逆コレクタ−ベース漏れ電流の十分な量を導いてトラ
ンジスタのコレクタ−エミッタ降伏電圧を出力導線と第
1供給電圧導線との間の電圧差を越えるレベルまで増大
させるようにすることのできる帰還装置、 を備えている出力回路。 - (16)(a)コレクタが第1供給電圧導線に接続され
且つエミッタが出力導線に接続されているトランジスタ
、 (b)出力導線と第2供給電圧導線との間に接続されて
いて出力導線に電流を供給することのできる装置、 (c)入力信号に応答してトランジスタのベースに第1
信号を加えてトランジスタをして出力導線に出力電流を
発生させるようにすることのできる入力回路装置、及び (d)出力導線の出力電圧に応答して、トランジスタの
ベース−エミッタ電圧を十分に減少させてそれをオフに
し且つトランジスタのベースからトランジスタの逆コレ
クタ−ベース漏れ電流を十分に導いてトランジスタのコ
レクタ−ベース降伏電圧を出力導線と第1供給電圧導線
との間の電圧差を越えるレベルまで増大させるようにす
ることのできる帰還装置、 を備えている出力回路。 - (17)(a)トランジスタのコレクタを出力導線に接
続し且つこのトランジスタのエミッタを第1供給電圧導
線に接続する段階、 (b)トランジスタのベースに信号を加えてトランジス
タをして出力導線から出力電流を引き込ませ、次にトラ
ンジスタのベースから信号を除去してトランジスタをオ
フにし、そして出力導線に電流を供給して出力導線電圧
をして第2供給電圧導線の電圧の方へ移動させるように
する段階、 (c)出力電圧の変化に応答してトランジスタのベース
−エミッタ電圧を十分に減小してトランジスタをオフに
し、そしてトランジスタのベースからトランジスタの逆
コレクタ−ベース漏れ電流の十分な量を導いてトランジ
スタのコレクタ−エミッタ降伏電圧を出力導線と第1供
給電圧導線との間の電圧差を越えるレベルまで増大させ
るようにする段階、 を含んでいる出力回路を動作させるための方法。 - (18)(a)トランジスタのコレクタを出力導線に接
続し且つこのトランジスタのコレクタを第1供給電圧導
線に接続する段階、 (b)トランジスタのベースに信号を加えてトランジス
タをして出力導線に出力電流を供給させ、次にトランジ
スタのベースから信号を除去してトランジスタをオフに
し、そして出力導線から電流を引き込んで出力導線電圧
をして第2供給電圧導線の電圧の方へ移動させるように
する段階、 (c)出力電圧の変化に応答してトランジスタのベース
−エミッタ電圧を十分に減小してトランジスタをオフに
し、そしてトランジスタのベースからトランジスタの逆
コレクタ−ベース漏れ電流の十分な量を導いてトランジ
スタのコレクタ−エミッタ降伏電圧を出力導線と第1供
給電圧導線との間の電圧差を越えるレベルまで増大させ
るようにする段階、 を含んでいる出力回路を動作させるための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/732,168 US4611178A (en) | 1985-05-08 | 1985-05-08 | Push-pull output circuit |
US732168 | 1985-05-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61263324A true JPS61263324A (ja) | 1986-11-21 |
JPH0340538B2 JPH0340538B2 (ja) | 1991-06-19 |
Family
ID=24942454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61061963A Granted JPS61263324A (ja) | 1985-05-08 | 1986-03-19 | プッシュプル出力回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4611178A (ja) |
JP (1) | JPS61263324A (ja) |
KR (1) | KR900006823B1 (ja) |
DE (1) | DE3615513A1 (ja) |
FR (1) | FR2581814B1 (ja) |
GB (1) | GB2175164B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233330A (ja) * | 1990-06-11 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | ディスク・ドライブ・ディジタル記録チャンネル用のbicmosディジタル/アナログ・コンバータ |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2214803B (en) * | 1988-02-08 | 1992-07-29 | Pleated Curtain Company Limite | Improvements relating to curtaining |
JP2000075942A (ja) * | 1998-08-27 | 2000-03-14 | Mitsumi Electric Co Ltd | オフセット電圧トリミング回路 |
JP2000277622A (ja) * | 1999-01-18 | 2000-10-06 | Sony Corp | 半導体装置およびその製造方法 |
CN103616916A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种低电压差稳压器的电压差的电路 |
CN118137895A (zh) * | 2023-12-12 | 2024-06-04 | 南通市久正人体工学股份有限公司 | 采用霍尔元件的无刷电机采样电路、升降支腿及升降桌 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5026449A (ja) * | 1973-07-07 | 1975-03-19 | ||
JPS55163918A (en) * | 1979-06-07 | 1980-12-20 | Nec Corp | Logic gate circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3376515A (en) * | 1965-03-05 | 1968-04-02 | William G. Dilley | Single-ended, push-pull transistor audio amplifier |
US3462697A (en) * | 1965-07-09 | 1969-08-19 | Applied Dynamics Inc | Stabilized amplifier having improved overload recovery |
GB1125302A (en) * | 1965-11-30 | 1968-08-28 | M E L Equipment Co Ltd | Improvements in or relating to a circuit arrangement for fault protection in an electronic switch |
DE2148437C3 (de) * | 1971-09-28 | 1974-02-21 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zur Verbesserung der Kurzschlußfestigkeit von Schaltkreisen vom Typ der Langsamen störsicheren Logik |
JPS4968642A (ja) * | 1972-11-06 | 1974-07-03 | ||
US3855540A (en) * | 1973-12-13 | 1974-12-17 | Rca Corp | Push-pull transistor amplifier with driver circuits providing over-current protection |
GB1537484A (en) * | 1976-01-27 | 1978-12-29 | Rca Corp | Transistor amplifier with over-current prevention circuitry |
US4078207A (en) * | 1977-01-07 | 1978-03-07 | Rca Corporation | Push-pull transistor amplifier with driver circuitry providing over-current protection |
JPS5837138Y2 (ja) * | 1977-02-24 | 1983-08-22 | 株式会社東芝 | 増幅回路の保護回路 |
JPS6221052Y2 (ja) * | 1978-08-18 | 1987-05-28 | ||
US4232273A (en) * | 1979-01-29 | 1980-11-04 | Rca Corporation | PNP Output short circuit protection |
US4375074A (en) * | 1980-08-08 | 1983-02-22 | Reliance Electric Company | Dual-mode transistor turn-off |
-
1985
- 1985-05-08 US US06/732,168 patent/US4611178A/en not_active Expired - Lifetime
-
1986
- 1986-02-20 FR FR8602312A patent/FR2581814B1/fr not_active Expired - Fee Related
- 1986-03-19 JP JP61061963A patent/JPS61263324A/ja active Granted
- 1986-03-20 KR KR1019860002064A patent/KR900006823B1/ko not_active IP Right Cessation
- 1986-05-07 DE DE19863615513 patent/DE3615513A1/de not_active Ceased
- 1986-05-08 GB GB8611250A patent/GB2175164B/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5026449A (ja) * | 1973-07-07 | 1975-03-19 | ||
JPS55163918A (en) * | 1979-06-07 | 1980-12-20 | Nec Corp | Logic gate circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233330A (ja) * | 1990-06-11 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | ディスク・ドライブ・ディジタル記録チャンネル用のbicmosディジタル/アナログ・コンバータ |
Also Published As
Publication number | Publication date |
---|---|
FR2581814A1 (fr) | 1986-11-14 |
GB2175164A (en) | 1986-11-19 |
JPH0340538B2 (ja) | 1991-06-19 |
DE3615513A1 (de) | 1986-11-13 |
GB8611250D0 (en) | 1986-06-18 |
KR900006823B1 (ko) | 1990-09-21 |
FR2581814B1 (fr) | 1994-04-08 |
KR860009553A (ko) | 1986-12-23 |
GB2175164B (en) | 1989-06-28 |
US4611178A (en) | 1986-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3962592A (en) | Current source circuit arrangement | |
US4642551A (en) | Current to voltage converter circuit | |
US4945259A (en) | Bias voltage generator and method | |
US4607249A (en) | Input level shifting circuit for low voltage digital-to-analog converter | |
US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
US6242983B1 (en) | Control circuit of variable current source in programmable gain amplifier | |
JPS61263324A (ja) | プッシュプル出力回路 | |
US5180989A (en) | Wideband amplifier | |
EP0155039A1 (en) | Current-source arrangement | |
US4329598A (en) | Bias generator | |
US4607250A (en) | Bit adjustment and filter circuit for digital-to-analog converter | |
US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
US5043603A (en) | Input buffer circuit | |
KR950010131B1 (ko) | 열 전류 공급원 및 집적 전압 조절기 | |
US20030107429A1 (en) | Current source circuit | |
US4506176A (en) | Comparator circuit | |
JPH0669140B2 (ja) | レベルシフト回路 | |
JP3089735B2 (ja) | 電流出力回路 | |
US5231396A (en) | R-2R digital-to-analog converter having transistors of equal emitter size | |
US6617886B2 (en) | Differential pair with high output signal crossover | |
JP3105716B2 (ja) | カレントミラー回路 | |
US6670851B1 (en) | Cascode amplifier integrated circuit with frequency compensation capability | |
JPH0786843A (ja) | 増幅回路 | |
JP2000056841A (ja) | 電圧リミッタ回路 | |
US3617914A (en) | Monolithic constant voltage source |