JPS5837138Y2 - 増幅回路の保護回路 - Google Patents
増幅回路の保護回路Info
- Publication number
- JPS5837138Y2 JPS5837138Y2 JP1977020742U JP2074277U JPS5837138Y2 JP S5837138 Y2 JPS5837138 Y2 JP S5837138Y2 JP 1977020742 U JP1977020742 U JP 1977020742U JP 2074277 U JP2074277 U JP 2074277U JP S5837138 Y2 JPS5837138 Y2 JP S5837138Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- zener
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は電源電圧の上昇時および回路素子の発熱時に
おける増幅回路の出力段の回路素子の劣化および破壊を
防止する増幅回路の保護回路に関する。
おける増幅回路の出力段の回路素子の劣化および破壊を
防止する増幅回路の保護回路に関する。
音響機器等に用いられる増幅回路で特に電力増幅回路に
おいて、電源電圧の上昇および回路素子の発熱等は電力
増幅回路の特に出力段の回路素子を劣化させる原因にな
り、さらに回路素子を破壊させる原因にもなり得る。
おいて、電源電圧の上昇および回路素子の発熱等は電力
増幅回路の特に出力段の回路素子を劣化させる原因にな
り、さらに回路素子を破壊させる原因にもなり得る。
そこで従来の増幅回路では電源電圧の上昇時および回路
素子の発熱時に対処するために、各々別個の保護回路を
設けている。
素子の発熱時に対処するために、各々別個の保護回路を
設けている。
すなわち従来では原因別に保護回路を設けているので、
部品数が多く製造コストも高価になっている。
部品数が多く製造コストも高価になっている。
この考案は上記のような事情を考慮してなされたもので
、その目的は電源電圧が規定電圧以上になったときに電
圧を発生する手段と、回路素子の温度が規定温度以上に
なったときに電圧を発生する手段とを用い、上記両手段
のうちどちらかに電圧が発生したときに増幅回路の出力
段の回路素子への入力信号をバイパスさせることにより
、最少の部品数で構成できると共に電源電圧上昇時並び
に回路素子の温度上昇時における増幅回路の回路素子の
劣化および破壊を確実に防止できる増幅回路の保護回路
を提供することにある。
、その目的は電源電圧が規定電圧以上になったときに電
圧を発生する手段と、回路素子の温度が規定温度以上に
なったときに電圧を発生する手段とを用い、上記両手段
のうちどちらかに電圧が発生したときに増幅回路の出力
段の回路素子への入力信号をバイパスさせることにより
、最少の部品数で構成できると共に電源電圧上昇時並び
に回路素子の温度上昇時における増幅回路の回路素子の
劣化および破壊を確実に防止できる増幅回路の保護回路
を提供することにある。
以下図面を参照してこの考案の一実施例を説明する。
第1図はこの考案の保護回路の一実施例を示す構成図で
ある。
ある。
1は増幅回路に供給される電源電圧が印加される端子で
ある。
ある。
また2は上記増幅回路の接地電位に接続される端子であ
る。
る。
そして上記端子1には抵抗3が接続され、さらにこの抵
抗3の他端にはツェナーダイオード4のカソードが接続
される。
抗3の他端にはツェナーダイオード4のカソードが接続
される。
そしてこのツェナーダイオード4のアノードは端子2に
接続される。
接続される。
すなわち電源電圧印加点と接地電位間に抵抗3とツェナ
ーダイオード4が直列に接続される。
ーダイオード4が直列に接続される。
さらにこのツェナーダイオード4のカソードと接地電位
点との間には、2つの抵抗5,6が直列に接続される。
点との間には、2つの抵抗5,6が直列に接続される。
すなわち上記ツェナーダイオード4のツェナー電圧は、
この2つの抵抗5,6によって分割される。
この2つの抵抗5,6によって分割される。
一方電源電圧印加点と接地電位点には抵抗7〜抵抗8〜
アノードを接地電位に向は直列に接続されたn個のツェ
ナーダイオード90,9□・・・・・・9oの直列回路
10が挿入される。
アノードを接地電位に向は直列に接続されたn個のツェ
ナーダイオード90,9□・・・・・・9oの直列回路
10が挿入される。
1]はnpn型のトランジスタでこのトランジスタ11
のコレクタは上記直列回路10の最も電源電圧印加点に
近いツェナーダイオード9、のカソードに接続される。
のコレクタは上記直列回路10の最も電源電圧印加点に
近いツェナーダイオード9、のカソードに接続される。
またこのトランジスタ11のベースは前記2つの抵抗5
,6の接続点に接続される。
,6の接続点に接続される。
またさらにこのトランジスタ11のエミッタと接地電位
点間には、そのカソードを接地電位点側に向けたn個の
ダイオード12□。
点間には、そのカソードを接地電位点側に向けたn個の
ダイオード12□。
122・・・・・・12nが直列に接続される。
すなわち前記2つの抵抗5,6によって分割された前記
ツェナーダイオード4のツェナー電圧はトランジスタ1
1によって増幅される。
ツェナーダイオード4のツェナー電圧はトランジスタ1
1によって増幅される。
さらに前記直列回路10における2つの抵抗7,8の接
続点には抵抗およびトランジスタ等で構成される入力信
号バイパス部13が接続される。
続点には抵抗およびトランジスタ等で構成される入力信
号バイパス部13が接続される。
この入力信号バイパス部13から導出される端子14は
、増幅回路(図示せず)における出力段の回路素子の入
力信号印加点に接続される。
、増幅回路(図示せず)における出力段の回路素子の入
力信号印加点に接続される。
すなわち上記入力信号バイパス部13は前記2つの抵抗
7,8に電圧が発生した時に、上記増幅回路における出
力段の回路素子に供給される入力信号をバイパスするも
のである。
7,8に電圧が発生した時に、上記増幅回路における出
力段の回路素子に供給される入力信号をバイパスするも
のである。
上記のように接続された回路は次のように動作する。
先ず増幅回路に供給される電源電圧の規定値をVccと
し、直列回路10のn個のツェナーダイオード90,9
2・・・・・・9nの各々のツェナー電圧をVZIとす
る。
し、直列回路10のn個のツェナーダイオード90,9
2・・・・・・9nの各々のツェナー電圧をVZIとす
る。
そしてこのn個のツェナーダイオード90,9□・・・
・・・9nの直列ツェナー電圧nVz1を予め上記電源
電圧の規定値Vccに調整しておく。
・・・9nの直列ツェナー電圧nVz1を予め上記電源
電圧の規定値Vccに調整しておく。
そして電源電圧が何等かの原因でVcc以上になると、
n個のツェナーダイオード9□、92・・・・・・9o
に電流が流れ出す。
n個のツェナーダイオード9□、92・・・・・・9o
に電流が流れ出す。
すなわち、この電流は2つの抵抗7,8を介して流れる
ので、抵抗8に電圧降下が生じる。
ので、抵抗8に電圧降下が生じる。
この抵抗8に生した電圧は入力信号バイパス部13に入
力する。
力する。
この結果上記入力信号バイパス部13は作動して、その
端子14を通じて増幅回路における出力段の回路素子に
供給される入力信号をバイパスする。
端子14を通じて増幅回路における出力段の回路素子に
供給される入力信号をバイパスする。
したがって増幅回路の出力段にはほとんど入力信号が供
給されないので、出力段の回路素子は動作を停止する。
給されないので、出力段の回路素子は動作を停止する。
かくして電源電圧上昇時における増幅回路の出力段の回
路素子の劣化および破壊は防止される。
路素子の劣化および破壊は防止される。
次に増幅回路の回路素子の温度が上昇する場合について
説明する。
説明する。
先ずツェナーダイオード4のツェナー電圧をVZ2、n
個のダイオード12□。
個のダイオード12□。
122・・・・・・12oおよびトランジスタ11のエ
ミッタ接合部の順方向電圧をそれぞれVF、この順方向
電圧の温度係数を△VF、ツェナーダイオード4の温度
係数をr7とする。
ミッタ接合部の順方向電圧をそれぞれVF、この順方向
電圧の温度係数を△VF、ツェナーダイオード4の温度
係数をr7とする。
そして増幅回路の回路素子が発熱して、この保護回路の
各素子の温度が常温TaからTbに上昇したものとする
。
各素子の温度が常温TaからTbに上昇したものとする
。
このとき保護回路のツェナーダイオード4、トランジス
タ11およびn個のダイオード120,122・・・・
・・12.の各接合部温度もTbに達するものとする。
タ11およびn個のダイオード120,122・・・・
・・12.の各接合部温度もTbに達するものとする。
このときツェナーダイオード4のツェナー電圧Vzbは
次式のような値となる。
次式のような値となる。
Vz b = VZ2+ (Tb Ta) r 2と
ころで温度Tbにおいてトランジスタ11が導通するの
に必要とする最低のベース電圧■8は次式のような値で
ある。
ころで温度Tbにおいてトランジスタ11が導通するの
に必要とする最低のベース電圧■8は次式のような値で
ある。
VB=VF(n +1)−△VF(n +1) (Tb
−Ta)(n+1)(VF−△V)−(Tb−Ta)〕
そしていま上記各素子の接合部温度か丁すになったとき
にトランジスタ11が導通するような抵抗6における降
下電圧を選ぶとすれば次式のようになる。
−Ta)(n+1)(VF−△V)−(Tb−Ta)〕
そしていま上記各素子の接合部温度か丁すになったとき
にトランジスタ11が導通するような抵抗6における降
下電圧を選ぶとすれば次式のようになる。
すなわち、上式のような関係において両抵抗5,6の抵
抗値R5,R6を選べば、温度Tbにおいてトランジス
タ11は導通する。
抗値R5,R6を選べば、温度Tbにおいてトランジス
タ11は導通する。
すなわち、このときにも2つの抵抗7,8を介してこの
トランジスタ11に電流が流れるので、抵抗8には降下
電圧が生ずる。
トランジスタ11に電流が流れるので、抵抗8には降下
電圧が生ずる。
そしてこの抵抗8に生じた電圧が入力信号バイパス部1
3に入力する。
3に入力する。
この結果上記入力信号バイパス部13は作動して、その
端子14を通じて増幅回路における出力段の回路素子に
供給される人力信号をバイパスする。
端子14を通じて増幅回路における出力段の回路素子に
供給される人力信号をバイパスする。
したがって増幅回路の出力段にはほとんど入力信号が供
給されないので、出力段の回路素子は動作を停止する。
給されないので、出力段の回路素子は動作を停止する。
かくして温度上昇時における増幅回路の回路素子の劣化
および破壊は防止される。
および破壊は防止される。
また前述した電源電圧上昇時の場合と共に上述した温度
上昇時にも同じ入力信号バイパス部13を用いているの
で、それだけ部品数を節約することができる。
上昇時にも同じ入力信号バイパス部13を用いているの
で、それだけ部品数を節約することができる。
第2図はこの考案の応用例を示す構成図である。
すなわち、第2図に示す例では5EPP (Singl
eEnded Pu5h Pu1l)方式の電力増幅回
路に前記第1図に示す増幅回路の保護回路を適用したも
のである。
eEnded Pu5h Pu1l)方式の電力増幅回
路に前記第1図に示す増幅回路の保護回路を適用したも
のである。
以下この電力増幅回路について説明する。第2図におい
て30は端子31を信号入力端とし、差動増幅回路およ
び定電流回路等から構成され端子31に供給される人力
信号を所定のレベルまで増幅する前置増幅部である。
て30は端子31を信号入力端とし、差動増幅回路およ
び定電流回路等から構成され端子31に供給される人力
信号を所定のレベルまで増幅する前置増幅部である。
40はこの前置増幅部30で所定のレベルまで増幅され
た信号の正側成分がベースに供給されるnpn型のトラ
ンジスタ41と、このトランジスタ41のエミッタにベ
ースが接続されるnpn型の出力トランジスタ42、お
よび信号の負側成分かベースに供給されるnpn型のト
ランジスタ43とこのトランジスタ43のエミッタにベ
ースが接続されるnpn型の出力トランジスタ44等か
ら構成され端子45を介して増幅された信号を外部に供
給する電力増幅部である。
た信号の正側成分がベースに供給されるnpn型のトラ
ンジスタ41と、このトランジスタ41のエミッタにベ
ースが接続されるnpn型の出力トランジスタ42、お
よび信号の負側成分かベースに供給されるnpn型のト
ランジスタ43とこのトランジスタ43のエミッタにベ
ースが接続されるnpn型の出力トランジスタ44等か
ら構成され端子45を介して増幅された信号を外部に供
給する電力増幅部である。
50は保護回路で、電源電圧上昇時あるいは温度上昇時
この保護回路50の抵抗8に発生する電力が入力する入
力信号バイパス部13は第2図に示すように構成される
。
この保護回路50の抵抗8に発生する電力が入力する入
力信号バイパス部13は第2図に示すように構成される
。
すなわち、第2図において15.16はそれぞれpnp
型のトランジスタで、この両トランジスタ15.16の
エミッタは電源電圧印加点に接続される。
型のトランジスタで、この両トランジスタ15.16の
エミッタは電源電圧印加点に接続される。
そしてこの両トランジスタ15.16のベースは前記直
列回路10の2つの抵抗7,8の接続点に接続される。
列回路10の2つの抵抗7,8の接続点に接続される。
さらに上記一方のトランジスタ15のコレクタは抵抗1
7を介して上記電力増幅部40の出力トランジスタ42
のエミッタ接地点に接続されると共に、直接npn型の
トランジスタ18のベースに接続される。
7を介して上記電力増幅部40の出力トランジスタ42
のエミッタ接地点に接続されると共に、直接npn型の
トランジスタ18のベースに接続される。
このl・ランジスタ18のエミッタは上記出力トランジ
スタ42のエミッタ接地点に接続される。
スタ42のエミッタ接地点に接続される。
そしてこのトランジスタ18のコレクタは上記電力増幅
部40において信号の正側成分が供給されるトランジス
タ41のベースに接続される。
部40において信号の正側成分が供給されるトランジス
タ41のベースに接続される。
一方前記他方のトランジスタ16のコレクタは抵抗19
を介して前記電力増幅部40の出力トランジスタ44の
エミッタ接地点に接続されると共に、直接npn型のト
ランジスタ20のベースに接続される。
を介して前記電力増幅部40の出力トランジスタ44の
エミッタ接地点に接続されると共に、直接npn型のト
ランジスタ20のベースに接続される。
このトランジスタ20のエミッタは上記出力トランジス
タ44のエミッタ接地点に接続され、コレクタは前記電
力増幅部40において信号の負側成分が供給されるトラ
ンジスタ43のベースに接続される。
タ44のエミッタ接地点に接続され、コレクタは前記電
力増幅部40において信号の負側成分が供給されるトラ
ンジスタ43のベースに接続される。
上記のような電力増幅回路において、電源電圧が上昇し
た場合あるいは回路素子の温度が上昇した場合に、抵抗
8に降下電圧が生ずる。
た場合あるいは回路素子の温度が上昇した場合に、抵抗
8に降下電圧が生ずる。
この結果入力信号バイパス部13のpnp型の両トラン
ジスタ15.16が導通する。
ジスタ15.16が導通する。
この両トランジスタ15.16が導通することによりト
ランジスタ18.20も各々導通するので、電力増幅部
40のトランジスタ41.43にそれぞれ供給される信
号の正側および負側成分がこの両トランジスタ18.1
9を介して両出力トランジスタ42.44のエミッタ接
点地に各々バイパスされる。
ランジスタ18.20も各々導通するので、電力増幅部
40のトランジスタ41.43にそれぞれ供給される信
号の正側および負側成分がこの両トランジスタ18.1
9を介して両出力トランジスタ42.44のエミッタ接
点地に各々バイパスされる。
したがって電力増幅部40のトランジスタ41.43の
ベースにはほとんど信号が供給されないのでこの両トラ
ンジスタ41.43は動作しない。
ベースにはほとんど信号が供給されないのでこの両トラ
ンジスタ41.43は動作しない。
したがって2つの出力トランジスタ42.44も動作し
ない。
ない。
かくして5EPP方式の電力増幅回路において電源電圧
上昇時あるいは温度上昇時における出力トランジスタ4
2.44の劣化および破壊を防止することができる。
上昇時あるいは温度上昇時における出力トランジスタ4
2.44の劣化および破壊を防止することができる。
以上説明したようにこの考案によれば、電源電圧が規定
電圧以上になったときあるいは回路素子の温度が規定温
度以上になったときに電圧を発生させ、このいずれかの
電圧が発生することにより増幅回路の出力段の回路素子
への入力信号をバイパスさせる手段を動作させるように
したことにより最少の部品数で構成できると共に電源電
圧上昇時並びに回路素子の温度上昇時における増幅回路
の回路素子の劣化および破壊を確実に防止できる増幅回
路の保護回路を提供できる。
電圧以上になったときあるいは回路素子の温度が規定温
度以上になったときに電圧を発生させ、このいずれかの
電圧が発生することにより増幅回路の出力段の回路素子
への入力信号をバイパスさせる手段を動作させるように
したことにより最少の部品数で構成できると共に電源電
圧上昇時並びに回路素子の温度上昇時における増幅回路
の回路素子の劣化および破壊を確実に防止できる増幅回
路の保護回路を提供できる。
第1図はこの考案の保護回路を示す構成図、第2図はこ
の考案の応用例を示す構成図である。 1.2,31.45・・・・・・端子、3,5,6,7
,8,17.19・・・・・・抵抗、4.9、〜9n・
・・・・・ツェナーダイオード、10・・・・・・直列
回路、11.15,16,18,20,41.42,4
3.44・・・・・・トランジスタ、12、〜12.・
・・・・・ダイオード、30・・・・・・前置増幅部、
40・・・・・・電力増幅部、50・・・・・・保護回
路、13・・・・・・入力信号バイパス部。
の考案の応用例を示す構成図である。 1.2,31.45・・・・・・端子、3,5,6,7
,8,17.19・・・・・・抵抗、4.9、〜9n・
・・・・・ツェナーダイオード、10・・・・・・直列
回路、11.15,16,18,20,41.42,4
3.44・・・・・・トランジスタ、12、〜12.・
・・・・・ダイオード、30・・・・・・前置増幅部、
40・・・・・・電力増幅部、50・・・・・・保護回
路、13・・・・・・入力信号バイパス部。
Claims (1)
- アノードを接地電位点に向けて電源電圧印加点と接地電
位点との間に直列接続される複数個のツェナーダイオー
ドと、このツェナーダイオードのうち最も電源電圧印加
点に近いもののカソードと電源電圧印加点との間に接続
され上記複数個のツェナーダイオードに流れる電流に応
じて電圧を発生する第1の抵抗と、アノードを接地電位
点に向けて電源電圧印加点と接地電位点との間に接続さ
れるツェナーダイオードと、このツェナーダイオードの
カソードと接地電位点との間に接続され上記ツェナーダ
イオードのツェナー電圧を一定の割合で分割する第2お
よび第3の抵抗と、コレクタが前記複数個直列接続され
たツェナーダイオードの最も電源電圧印加点に近いツェ
ナーダイオードのカソードに接続され上記第2.第3の
抵抗によって分割されたツェナー電圧を増幅するエミッ
タ接地型のトランジスタと、このトランジスタのエミッ
タ側にアノードを向けるようにエミッタと接地電位点と
の間に接続された複数個のダイオードと、前記第1の抵
抗で発生する電圧が入力することにより増幅回路におけ
る出力段の回路素子への入力信号をバイパスする入力信
号バイパス部とを具備したことを特徴とする増幅回路の
保護回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1977020742U JPS5837138Y2 (ja) | 1977-02-24 | 1977-02-24 | 増幅回路の保護回路 |
US05/881,068 US4152668A (en) | 1977-02-24 | 1978-02-24 | Protection circuit for amplifier circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1977020742U JPS5837138Y2 (ja) | 1977-02-24 | 1977-02-24 | 増幅回路の保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53116247U JPS53116247U (ja) | 1978-09-16 |
JPS5837138Y2 true JPS5837138Y2 (ja) | 1983-08-22 |
Family
ID=12035637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1977020742U Expired JPS5837138Y2 (ja) | 1977-02-24 | 1977-02-24 | 増幅回路の保護回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4152668A (ja) |
JP (1) | JPS5837138Y2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5834599U (ja) * | 1981-08-31 | 1983-03-07 | 日本電気株式会社 | 保護回路 |
US4611178A (en) * | 1985-05-08 | 1986-09-09 | Burr-Brown Corporation | Push-pull output circuit |
SE511337C2 (sv) * | 1996-11-08 | 1999-09-13 | Ericsson Telefon Ab L M | Anordning för att skydda sluttransistorerna i en effektförstärkare |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49119557A (ja) * | 1973-03-14 | 1974-11-15 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3755751A (en) * | 1971-10-21 | 1973-08-28 | Motorola Inc | High voltage solid-state amplifier having temperature responsive shutdown |
GB1467057A (en) * | 1973-05-24 | 1977-03-16 | Rca Corp | Amplifier with over-current protection |
US4021701A (en) * | 1975-12-08 | 1977-05-03 | Motorola, Inc. | Transistor protection circuit |
-
1977
- 1977-02-24 JP JP1977020742U patent/JPS5837138Y2/ja not_active Expired
-
1978
- 1978-02-24 US US05/881,068 patent/US4152668A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49119557A (ja) * | 1973-03-14 | 1974-11-15 |
Also Published As
Publication number | Publication date |
---|---|
US4152668A (en) | 1979-05-01 |
JPS53116247U (ja) | 1978-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE416694B (sv) | Forsterkningsregleringskoppling | |
US4330757A (en) | Semiconductor power amplification circuit | |
JPH033961B2 (ja) | ||
JPS5837138Y2 (ja) | 増幅回路の保護回路 | |
JP2877315B2 (ja) | 低周波増幅器のための集積可能なab級出力段 | |
EP0014095A1 (en) | PNP output short circuit protection | |
EP0155039B1 (en) | Current-source arrangement | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
US4282478A (en) | Reference current supply circuits | |
JPS5857814A (ja) | 電子インピ−ダンス装置 | |
JP2845065B2 (ja) | オペアンプ | |
JP2628663B2 (ja) | 電流ミラー回路 | |
US4199797A (en) | Protective circuit for amplifier circuits | |
JPS5941321B2 (ja) | 電圧比較回路 | |
JP2614272B2 (ja) | フィルター回路 | |
JP2901538B2 (ja) | 基準電圧発生回路 | |
JP2865296B2 (ja) | 利得制御装置 | |
JP2703953B2 (ja) | 電流増幅回路 | |
JPS6034284B2 (ja) | 増幅回路 | |
JPH0352031Y2 (ja) | ||
JPS645369Y2 (ja) | ||
JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
JPH03744Y2 (ja) | ||
JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
JPS6252489B2 (ja) |