JPS61257018A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61257018A JPS61257018A JP9906685A JP9906685A JPS61257018A JP S61257018 A JPS61257018 A JP S61257018A JP 9906685 A JP9906685 A JP 9906685A JP 9906685 A JP9906685 A JP 9906685A JP S61257018 A JPS61257018 A JP S61257018A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sent
- semiconductor integrated
- integrated circuit
- logic function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は独立した論理機能回路群を複数有する半導体集
積回路装置に関する。
積回路装置に関する。
（従来技術）
従来、この種の半導体集積回路装置においては、蚊装置
内の複数の独立した論理機能回路群は各論理機能回路群
をすべて接続し、一つの大きな単一機能を有する構成と
なっていた。
内の複数の独立した論理機能回路群は各論理機能回路群
をすべて接続し、一つの大きな単一機能を有する構成と
なっていた。
（発明が解決しようとする問題点）
上述し先従来の半導体集積回路装置は、半導体集積回路
装置の用途により、複数の独立した論理機能回路群のう
ち、一部の論理機能回路群を取り出して使用することが
できないという欠点があった。かかる場合には必要な論
理機能回路群の半導体集積回路装置を新たに設計しなけ
ればならない欠点がある。
装置の用途により、複数の独立した論理機能回路群のう
ち、一部の論理機能回路群を取り出して使用することが
できないという欠点があった。かかる場合には必要な論
理機能回路群の半導体集積回路装置を新たに設計しなけ
ればならない欠点がある。
（問題点を解決するための手段）
本発明は、上記欠点を解消するもので、独立し九論理機
能回路群を複数有する半導体集積回路装置において、各
論理機能回路群から１つを選択する機能と、各論理機能
回路群を２つ以上直列に接続しこの接続を任意に選択す
る機能を半導体集積回路装置の外部端子から供給される
制御信号により制御する機能選択回路を設けてなるもの
である。
能回路群を複数有する半導体集積回路装置において、各
論理機能回路群から１つを選択する機能と、各論理機能
回路群を２つ以上直列に接続しこの接続を任意に選択す
る機能を半導体集積回路装置の外部端子から供給される
制御信号により制御する機能選択回路を設けてなるもの
である。
（実施例）
次（、本発明を、図面を参照して実施例につき説明する
。
。
第１図は本発明に係る半導体集積回路装置の１実施例を
示すブロック図である。１０は論理機能選択回路で、論
理機能選択回路制御信号入力端子を介し、論理機能選択
回路信号Ｄ２を人力するための入力端子２を有し、ドラ
イステートノ（ツ７ア２１ 、２２ 、２３ 、２４
、２５ 、２６ 、２７ 、２８ 。
示すブロック図である。１０は論理機能選択回路で、論
理機能選択回路制御信号入力端子を介し、論理機能選択
回路信号Ｄ２を人力するための入力端子２を有し、ドラ
イステートノ（ツ７ア２１ 、２２ 、２３ 、２４
、２５ 、２６ 、２７ 、２８ 。
２９．６１．６２．６３のトライステートバッファゲー
ト端子１ｃ＋２ｃ＋３ｃ、４ｃ＋５ｃ、６ｃ。
ト端子１ｃ＋２ｃ＋３ｃ、４ｃ＋５ｃ、６ｃ。
７ ｃｅ ８ ｃ＋ ９ Ｃｐ Ａ ＣＩ Ｂ Ｃ＃
Ｃ（Ｂを制御するための信号を送出する論理機能選択信
号出力端子Ａ。
Ｃ（Ｂを制御するための信号を送出する論理機能選択信
号出力端子Ａ。
Ｂ、Ｃ，Ｄ、１．Ｆ、Ｇ、Ｈ，Ｊ、に、Ｌ、Ｍを有する
。３０．４０．５０は論理機能回路群で、トライステー
トバッファ２１，２２．２３，２４，２５゜２６．２７
，２８．２９のトライステートバッファ出力端子１ｂ〜
３ｂ、４ｂ〜６ｂ、７ｂ〜９ｂのデータを入力する入力
端子３１，４１，５１を有し、トライステートバッファ
６１，６２，６３のトライステートバッファ入力端子Ａ
ａ、Ｂａ、ＣａＫデータを送する出力端子３２，４２．
５２を有する。
。３０．４０．５０は論理機能回路群で、トライステー
トバッファ２１，２２．２３，２４，２５゜２６．２７
，２８．２９のトライステートバッファ出力端子１ｂ〜
３ｂ、４ｂ〜６ｂ、７ｂ〜９ｂのデータを入力する入力
端子３１，４１，５１を有し、トライステートバッファ
６１，６２，６３のトライステートバッファ入力端子Ａ
ａ、Ｂａ、ＣａＫデータを送する出力端子３２，４２．
５２を有する。
一方、出力端子３２はトライステートバッファ入力端子
５ａ ＃ ８ａを介してトライステートバッフ７２５．
２８に、出力端子４２はトライステートバッファ入力端
子２ａ 、９ａを介してトライステートバッファ２２．
２９に：、出力端子５２はトライステートバッファ入力
端子３ａ 、５ａを介してトライステートバッファ２３
，２６１Ｃデータ入力される。又、１はデータ入力端子
で、データ信号Ｄ１がトライステートバッファ入力端子
２ ａ Ｈ４ａｒ７ａを介してトライステートバッファ
２１．２４゜２７Ｖｃデータ入力される。３はデータ出
力端子で、トライステートバッファ出力端子Ａｂ、Ｂｂ
、Ｃｂを介してトライステートバッファ６１，６２゜６
３からデータ出力される。
５ａ ＃ ８ａを介してトライステートバッフ７２５．
２８に、出力端子４２はトライステートバッファ入力端
子２ａ 、９ａを介してトライステートバッファ２２．
２９に：、出力端子５２はトライステートバッファ入力
端子３ａ 、５ａを介してトライステートバッファ２３
，２６１Ｃデータ入力される。又、１はデータ入力端子
で、データ信号Ｄ１がトライステートバッファ入力端子
２ ａ Ｈ４ａｒ７ａを介してトライステートバッファ
２１．２４゜２７Ｖｃデータ入力される。３はデータ出
力端子で、トライステートバッファ出力端子Ａｂ、Ｂｂ
、Ｃｂを介してトライステートバッファ６１，６２゜６
３からデータ出力される。
第２図は本発明に係る半導体集積回路装置の論理機能回
路接続モードとその制御状態を示したものである。図中
１はデータ有効、０はデータ無効を示す。第１図の論理
機能選択信号出力端子Ａ。
路接続モードとその制御状態を示したものである。図中
１はデータ有効、０はデータ無効を示す。第１図の論理
機能選択信号出力端子Ａ。
Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈ，Ｊ、に、Ｌ、Ｍより送出
される信号により論理機能回路群３０ 、４０ 。
される信号により論理機能回路群３０ 、４０ 。
５０の各接続状態が制御され、−例として、論理機能選
択信号出力端子Ａよりデータ１が送出されＢ〜Ｈまでデ
ータ０が送出されたとすると、トライステートバッファ
２１以外はすべてＯＦＦ状態となり、データ入力端子１
より入力されたデータ信号ＤＩはトライステートバッフ
ァ２１ｔ−介して論理機能群３０にだけ伝搬される。一
方論理機能選択信号出力端子によりデータ１が送出され
り。
択信号出力端子Ａよりデータ１が送出されＢ〜Ｈまでデ
ータ０が送出されたとすると、トライステートバッファ
２１以外はすべてＯＦＦ状態となり、データ入力端子１
より入力されたデータ信号ＤＩはトライステートバッフ
ァ２１ｔ−介して論理機能群３０にだけ伝搬される。一
方論理機能選択信号出力端子によりデータ１が送出され
り。
Ｍからデータ０が送出されたとすると、トライステート
バッファ６１だけ選択され、先に論理機能群３０に伝搬
されたデータ信号ＤＩがトライステートバッファ６１を
介してデータ出力端子３に送出される。
バッファ６１だけ選択され、先に論理機能群３０に伝搬
されたデータ信号ＤＩがトライステートバッファ６１を
介してデータ出力端子３に送出される。
この様に第２図に示す論理機能選択信号出力端 ・子よ
り送出される制御信号を第１図に示す実施例に展開する
と第２図に示す論理機能回路群の接続モードが実現され
る。又、論理機能選択信号を作成する論理機能回路は論
理機能選択回路制御信号入力端子を介して論理機能回路
制御信号により任意に設定できる。なお、上記実施例に
おいては。
り送出される制御信号を第１図に示す実施例に展開する
と第２図に示す論理機能回路群の接続モードが実現され
る。又、論理機能選択信号を作成する論理機能回路は論
理機能選択回路制御信号入力端子を介して論理機能回路
制御信号により任意に設定できる。なお、上記実施例に
おいては。
３個の論理回路群に対して構成した例を示したが、４個
以上の論理機能群に対して構成することもできることは
勿論である。
以上の論理機能群に対して構成することもできることは
勿論である。
（発明の効果）
以上説明したよって本発明に係る半導体集積回路装置は
、複数の論理機能回路群の接続を任意に選択し、その接
続を組み替えることが、外部端子からの制御信号によっ
て可能にすることにより、１つの半導体集積回路を用意
すると、多様な論理機能を構成することができ、従来の
ように、多数のＩＣを用意することなく論理を構成でき
、又、一元的な論理構成でないので論理仕様の変更にも
多様な対応が持なせられる効果がある。
、複数の論理機能回路群の接続を任意に選択し、その接
続を組み替えることが、外部端子からの制御信号によっ
て可能にすることにより、１つの半導体集積回路を用意
すると、多様な論理機能を構成することができ、従来の
ように、多数のＩＣを用意することなく論理を構成でき
、又、一元的な論理構成でないので論理仕様の変更にも
多様な対応が持なせられる効果がある。
第１図は本発明に係る半導体集積回路装置の１実施例を
示すブロック図、第２図は本発明の実施例における論理
機能回路接続モードを示した図である。 １・・・デー４入力端子、 ２・・・論理機能選択回路制御信号入力端子、３・・・
データ出力端子。 １０・・・論理機能選択回路、 Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈ，Ｊ、に、Ｌ、Ｍ・・
・論理機能選択信号出力端子、 ２・・・論理機能選択制御信号を入力するための入力端
子、 ２１ 、２２ 、２３ 、２４ 、２５ 、２６ 、２
７ 、２Ｂ 。 ２９．６１，６２，６３・・・トライステートバッファ
、ｍｌ、２ａ、３ａ、４ａ、５．ａ、６ａ、７ａ、８ａ
＃９ａ、Ａａ＋ＢａｙＣ’ａ ・・・トライステート
バッファ入力端子、 ｌｂ、２ｂ、３ｂ、４ｂ、５ｂ、６ｂ、７ｂ、Ｑｂ。 ９ｂ 、Ａｂ、Ｂｂ 、Ｃｂ ・・・トライステートバ
ッファ出力端子、 １ｃ、２ｃ、３ｃ、４ｃ、５ｃ、６ｃ、７ｃ、８ｃ。 ９ Ｃ＋ Ａｅ ＊ ＢＣ＋ ｃｃ ・・・トライス
テートパツファゲード端子。 ３０．４０．５０・・・論理機能回路群、３１．４１．
５１・・・入力端子、 ３２．３３．３４・・・出力端子。 Ｄｌ・・・データ信号、 Ｄ２・・・論理機能選択回路制御信号。 第１図
示すブロック図、第２図は本発明の実施例における論理
機能回路接続モードを示した図である。 １・・・デー４入力端子、 ２・・・論理機能選択回路制御信号入力端子、３・・・
データ出力端子。 １０・・・論理機能選択回路、 Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈ，Ｊ、に、Ｌ、Ｍ・・
・論理機能選択信号出力端子、 ２・・・論理機能選択制御信号を入力するための入力端
子、 ２１ 、２２ 、２３ 、２４ 、２５ 、２６ 、２
７ 、２Ｂ 。 ２９．６１，６２，６３・・・トライステートバッファ
、ｍｌ、２ａ、３ａ、４ａ、５．ａ、６ａ、７ａ、８ａ
＃９ａ、Ａａ＋ＢａｙＣ’ａ ・・・トライステート
バッファ入力端子、 ｌｂ、２ｂ、３ｂ、４ｂ、５ｂ、６ｂ、７ｂ、Ｑｂ。 ９ｂ 、Ａｂ、Ｂｂ 、Ｃｂ ・・・トライステートバ
ッファ出力端子、 １ｃ、２ｃ、３ｃ、４ｃ、５ｃ、６ｃ、７ｃ、８ｃ。 ９ Ｃ＋ Ａｅ ＊ ＢＣ＋ ｃｃ ・・・トライス
テートパツファゲード端子。 ３０．４０．５０・・・論理機能回路群、３１．４１．
５１・・・入力端子、 ３２．３３．３４・・・出力端子。 Ｄｌ・・・データ信号、 Ｄ２・・・論理機能選択回路制御信号。 第１図
Claims (1)
- 独立した論理機能回路群を複数有する半導体集積回路装
置において、前記各論理機能回路群から１つを選択する
機能および該各論理機能回路群を２つ以上直列に接続し
かつ該接続を任意に選択する機能を半導体集積回路装置
の外部端子から供給される制御信号により制御する機能
選択回路を有することを特徴とする半導体集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9906685A JPS61257018A (ja) | 1985-05-10 | 1985-05-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9906685A JPS61257018A (ja) | 1985-05-10 | 1985-05-10 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61257018A true JPS61257018A (ja) | 1986-11-14 |
Family
ID=14237429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9906685A Pending JPS61257018A (ja) | 1985-05-10 | 1985-05-10 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61257018A (ja) |
-
1985
- 1985-05-10 JP JP9906685A patent/JPS61257018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61257018A (ja) | 半導体集積回路装置 | |
| JPS6316710A (ja) | ラツチ回路 | |
| JPH0646707B2 (ja) | プログラマブル論理素子 | |
| JPS58219830A (ja) | 動的二相回路配置 | |
| JPS6258722A (ja) | プログラマブル・ロジツク・デバイス | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH04105412A (ja) | フリップフロップ | |
| JPH01304750A (ja) | 半導体集積回路 | |
| JPS63116242A (ja) | デ−タ処理装置 | |
| JPH05113469A (ja) | 半導体装置 | |
| JPS63215052A (ja) | 半導体集積回路装置 | |
| JPH0766292A (ja) | Ｌｓｉ配線構造 | |
| JPH01308064A (ja) | 集積回路 | |
| JPS61280116A (ja) | 位相比較回路 | |
| JPH01240012A (ja) | プログラマブルディレーライン | |
| JPS6370620A (ja) | フリツプフロツプ | |
| JPH0483373A (ja) | 集積回路のチェック用信号出力回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH0374860A (ja) | 半導体集積回路 | |
| JPH0583090A (ja) | フリツプフロツプ回路 | |
| JPH05281303A (ja) | 半導体集積回路 | |
| JPS62290211A (ja) | 半導体集積回路 | |
| JPS6022356A (ja) | 大規模集積回路 | |
| JPH0296210A (ja) | 入出力回路 |