JPS61245551A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61245551A JPS61245551A JP8681585A JP8681585A JPS61245551A JP S61245551 A JPS61245551 A JP S61245551A JP 8681585 A JP8681585 A JP 8681585A JP 8681585 A JP8681585 A JP 8681585A JP S61245551 A JPS61245551 A JP S61245551A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- metal
- film
- metal film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
多層のアルミニウム配線層を有する半導体集積回路にお
いて、 下側配線層と眉間絶縁層との間に金属膜を設け、該金属
膜上のコンタクトホールを金属充填体で充填して配線層
相互間を接続することにより、上側配線層の平坦化に要
する金属充填体の接続性確保とセルフアライメント形成
を可能にしたものである。
いて、 下側配線層と眉間絶縁層との間に金属膜を設け、該金属
膜上のコンタクトホールを金属充填体で充填して配線層
相互間を接続することにより、上側配線層の平坦化に要
する金属充填体の接続性確保とセルフアライメント形成
を可能にしたものである。
本発明は、多層のアルミニウム配線層を有する半導体集
積回路に係り、特に、配線層相互間接続の構成に関す。
積回路に係り、特に、配線層相互間接続の構成に関す。
半導体集積回＠（ＩＣ）の中で配線が輻輪するＩＣ例え
ばゲートアレイなどは、多層例えば二層のアルミニウム
（ＡＩ）配線層を有している。
ばゲートアレイなどは、多層例えば二層のアルミニウム
（ＡＩ）配線層を有している。
この場合、配線層相互間の接続は、眉間絶縁層に形成さ
れたコンタクトホールを通して行われる。
れたコンタクトホールを通して行われる。
が、−上側配線層が平坦になり然もその接続が確実、
であることが望まれる。
であることが望まれる。
第３図は従来のｊＣにおける上側配線層の接続性確保の
ためその平坦化を狙った配線層相互接続部の側断面図で
ある。
ためその平坦化を狙った配線層相互接続部の側断面図で
ある。
同図において、１はＩＣの基板、２は基板１−ヒで下側
になる第一のＡＩ配線層、３は配線層２上にある例えば
燐珪酸ガラス（Ｐｓ Ｇ ）の絶縁層、４は絶縁層３上
にあり基板１上で−Ｌ側になる第二の＾ｌ配線層、５は
絶縁Ｎ３に形成されたコンタクトホール、６はコンタク
トールール５内を埋める例えばタングステン（Ｗ）の金
属充填体、７は例えばモリブデンシリサイド（ＭｏＳ＋
２ ）からなり配線層２と金属充填体６との接続を確保
するための金属膜、である。
になる第一のＡＩ配線層、３は配線層２上にある例えば
燐珪酸ガラス（Ｐｓ Ｇ ）の絶縁層、４は絶縁層３上
にあり基板１上で−Ｌ側になる第二の＾ｌ配線層、５は
絶縁Ｎ３に形成されたコンタクトホール、６はコンタク
トールール５内を埋める例えばタングステン（Ｗ）の金
属充填体、７は例えばモリブデンシリサイド（ＭｏＳ＋
２ ）からなり配線層２と金属充填体６との接続を確保
するための金属膜、である。
上記構成は、基板１上に配線層２と絶縁層３を積層し、
コンタクトホール５を開けた後、コンタクトホール５内
で表出している配線層２表向の＾１酸化物を逆スパツタ
により除去して金属膜６の材料をスパッタしパターニン
グして金属１９１６を形成し、その後化学気相成長法（
ＣＶＤ法）によりＷをコンタクトホール５内に選択的に
堆積（金属充填体６の形成）して表面を略平坦にし、し
かる後、配線層４を積層して形成される。
コンタクトホール５を開けた後、コンタクトホール５内
で表出している配線層２表向の＾１酸化物を逆スパツタ
により除去して金属膜６の材料をスパッタしパターニン
グして金属１９１６を形成し、その後化学気相成長法（
ＣＶＤ法）によりＷをコンタクトホール５内に選択的に
堆積（金属充填体６の形成）して表面を略平坦にし、し
かる後、配線層４を積層して形成される。
ここで金属膜７は、配線層２の表面にへ１酸化物が生ず
るのを防止して配線層２と金属充填体６との間の接続に
支障を来さないようにする作用をなしており、このため
八１より化学的に安定な材料である金属シリサイドなど
が使用人れる。
るのを防止して配線層２と金属充填体６との間の接続に
支障を来さないようにする作用をなしており、このため
八１より化学的に安定な材料である金属シリサイドなど
が使用人れる。
また、金属充填体６は、コンタクトホール５内゛のみを
埋めるよう、絶縁物上に堆積が進まない選択性のあるＷ
が使用される。
埋めるよう、絶縁物上に堆積が進まない選択性のあるＷ
が使用される。
かくて配線層４は、平坦になりコンタクトホール５部の
段差カバレージ問題が除去されて、配線層２との間に優
れた接続性が得られる。
段差カバレージ問題が除去されて、配線層２との間に優
れた接続性が得られる。
しかしながら、金属膜７形成のパターニングにおいて、
金属膜７の輪郭をコンタクトホール５の底面に合致させ
るのは困難で、現実は第４図の＋ａｌまたは（ｂｌに示
すようになる。
金属膜７の輪郭をコンタクトホール５の底面に合致させ
るのは困難で、現実は第４図の＋ａｌまたは（ｂｌに示
すようになる。
即ち、前者では金属膜７が小さく周囲に＾ｌ酸化物が生
じて有効な接呻面積力１減って接続性が低下し、後者で
は金属膜７が大きく絶縁層３表面にまではみ出すため、
金属充填体６の堆積の際に表面が平坦にならず配線層４
の接続性が低下する問題がある。
じて有効な接呻面積力１減って接続性が低下し、後者で
は金属膜７が大きく絶縁層３表面にまではみ出すため、
金属充填体６の堆積の際に表面が平坦にならず配線層４
の接続性が低下する問題がある。
第１図は本発明によるＩＣの一実施例、また、第２図は
同じく他の実施例における配線層相互接続部の側断面図
である。
同じく他の実施例における配線層相互接続部の側断面図
である。
上記問題点は、第１図または第２図に示す如く、基板１
上に設けられた第一のＡ１配線層２と、その上に絶縁層
３を介して設けられる第二のＡｌ配呻層４とを接続する
ため、絶縁層３に設けられたコンタクトホール５の中が
金属充填体６で充填され、第一の配線層２と金属充填体
６との間に金属１１’７ａが介在し、金属膜７ａが第一
の配線層２と絶縁層３との間に延在してなる本発明のＩ
Ｃによって解決される。
上に設けられた第一のＡ１配線層２と、その上に絶縁層
３を介して設けられる第二のＡｌ配呻層４とを接続する
ため、絶縁層３に設けられたコンタクトホール５の中が
金属充填体６で充填され、第一の配線層２と金属充填体
６との間に金属１１’７ａが介在し、金属膜７ａが第一
の配線層２と絶縁層３との間に延在してなる本発明のＩ
Ｃによって解決される。
本発明によれば、上記金属膜７ａの材料は、高融点金属
、金属シリサイド、シリコン（Ｓｉ）、の中の一つであ
るのが望ましく、また、上記金属充填体６の材料は、Ｗ
であるのが望ましい。
、金属シリサイド、シリコン（Ｓｉ）、の中の一つであ
るのが望ましく、また、上記金属充填体６の材料は、Ｗ
であるのが望ましい。
上記金属１！１７ａは、従来例の金属膜７ （第３図図
示）に相当するものであるが、絶縁Ｎ３の積層前に積層
されコンタクトホール５より大きく形成されるので、コ
ンタクトホール５底面の全面を占め然も絶縁層３上には
み出すことがない。
示）に相当するものであるが、絶縁Ｎ３の積層前に積層
されコンタクトホール５より大きく形成されるので、コ
ンタクトホール５底面の全面を占め然も絶縁層３上には
み出すことがない。
従って、Ｗで形成される金属充填体６は、配線層２との
一統性に優れ、然も堆積の際セルフアライメントされて
コンタクトホール５を略平坦に埋めるので、配線層４は
、平坦になり配線層２との良い接続が得られる。
一統性に優れ、然も堆積の際セルフアライメントされて
コンタクトホール５を略平坦に埋めるので、配線層４は
、平坦になり配線層２との良い接続が得られる。
以下第１図および第２図を用いて二つの実施例について
説明する。
説明する。
第１図図示の第３図図示との相違点は金属膜７に相当す
る金属膜７ａが、配線Ｎ２と絶縁層３との間に延在して
いる点にある。
る金属膜７ａが、配線Ｎ２と絶縁層３との間に延在して
いる点にある。
この構成は、基板１上にＡＩ配線層２を積層し、逆スパ
ツタによる配線層２表面のＡＩ酸化物の除去に続き、金
属膜７ａの材料をスパツクしパターニングして金属膜７
ａを形成した後、絶縁層３の積層、コンタクトホール５
の形成をなし、薄い弗酸（ＨＦ）またはプラズマエツチ
ングにより金属膜７８表面の酸化物を除去した後、ＣＶ
Ｄ法によりＷをコンタクトホール５内に選択的に堆積（
金属充填体６の形成）して表面を略平坦にし、しかる後
、＾ｌ配線層４を積層して形成される。
ツタによる配線層２表面のＡＩ酸化物の除去に続き、金
属膜７ａの材料をスパツクしパターニングして金属膜７
ａを形成した後、絶縁層３の積層、コンタクトホール５
の形成をなし、薄い弗酸（ＨＦ）またはプラズマエツチ
ングにより金属膜７８表面の酸化物を除去した後、ＣＶ
Ｄ法によりＷをコンタクトホール５内に選択的に堆積（
金属充填体６の形成）して表面を略平坦にし、しかる後
、＾ｌ配線層４を積層して形成される。
金属膜７ａは、従来と同様にＡＩより化学的に安定な材
料例えば、高融点金属〔例えば、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、Ｗ１タンタル（Ｔａ）など〕、金属シ
リサイド〔例えば、Ｔｉシリサイド（ＴｉＳｉ２ ）、
Ｍｏシリサイド（ＭｏＳ＋２ ） 、Ｗシリサイド（Ｗ
Ｓｉ２） 、Ｔａシリサイド（ＴａＳｉ２ ）など〕お
よびＳｔなどを用い、厚さ１０００人程度で良く、また
、パターニングは配線層２のパターニングと共通であっ
ても良い。
料例えば、高融点金属〔例えば、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、Ｗ１タンタル（Ｔａ）など〕、金属シ
リサイド〔例えば、Ｔｉシリサイド（ＴｉＳｉ２ ）、
Ｍｏシリサイド（ＭｏＳ＋２ ） 、Ｗシリサイド（Ｗ
Ｓｉ２） 、Ｔａシリサイド（ＴａＳｉ２ ）など〕お
よびＳｔなどを用い、厚さ１０００人程度で良く、また
、パターニングは配線層２のパターニングと共通であっ
ても良い。
金属充填体は、材料をＷにすることにより、絶縁層３上
には堆積されずセルフアライメントされて形成される。
には堆積されずセルフアライメントされて形成される。
かく構成されることにより、配線層２と４との間には先
に述べたように優れた接続性が確保される。
に述べたように優れた接続性が確保される。
第２図図示の構成は、第１図図示の金属膜７ａと絶縁層
３との間に、金属膜７８表面の酸化物発生を抑える絶縁
膜８を介在させたもので、第１図図示の場合に行った上
記酸化物除去が不要になる。
３との間に、金属膜７８表面の酸化物発生を抑える絶縁
膜８を介在させたもので、第１図図示の場合に行った上
記酸化物除去が不要になる。
絶縁膜８の材料は、例えば二酸化ＳＬ （Ｓｉ０２）や
窒化Ｓｉ（５ｉ３Ｎａ ）などの絶縁物が良い。
窒化Ｓｉ（５ｉ３Ｎａ ）などの絶縁物が良い。
以上説明したように、本発明の構成によれば、多層のＡ
Ｉ配線層を有するＩＣにおいて、上側配線層の平坦化に
要する金属充填体の接続性確保とセルフアライメント形
成が可能になり、上記ＩＣの性能を安定化させる効果が
ある。
Ｉ配線層を有するＩＣにおいて、上側配線層の平坦化に
要する金属充填体の接続性確保とセルフアライメント形
成が可能になり、上記ＩＣの性能を安定化させる効果が
ある。
第１図は本発明によるＩＣの一実施例における配線層相
互接続部の側断面図、 第２図は同じく他の実施例における配線層相互接続部の
側断面図、 第３図は従来のＩＣにおける配線層相互接続部の側断面
図、 第４図（ａｌ （ｂｌはその問題点を示す側断面図、で
ある。 図において、 １は基板、 ２は第一のＡ１配線層、３は絶
縁層、 ４は第二のＡ１配線層、５はコンタク
トホール、６は金属充填体、７．７ａは金属膜、
８は絶縁膜、である。 概イダＪＩ）ｌｉ髪丁ノｉｉ、矢 Ｃｂ） ：ε示獲騰Ｉ虹聞図
互接続部の側断面図、 第２図は同じく他の実施例における配線層相互接続部の
側断面図、 第３図は従来のＩＣにおける配線層相互接続部の側断面
図、 第４図（ａｌ （ｂｌはその問題点を示す側断面図、で
ある。 図において、 １は基板、 ２は第一のＡ１配線層、３は絶
縁層、 ４は第二のＡ１配線層、５はコンタク
トホール、６は金属充填体、７．７ａは金属膜、
８は絶縁膜、である。 概イダＪＩ）ｌｉ髪丁ノｉｉ、矢 Ｃｂ） ：ε示獲騰Ｉ虹聞図
Claims (1)
- 【特許請求の範囲】 １）基板（１）上に設けられた第一のアルミニウム配線
層（２）と、その上に絶縁層（３）を介して設けられる
第二のアルミニウム配線層（４）とを接続するため、 該絶縁層（３）に設けられたコンタクトホール（５）の
中が金属充填体（６）で充填され、該第一の配線層（２
）と該金属充填体（６）との間に金属膜（７ａ）が介在
し、該金属膜（７ａ）が該第一の配線層（２）と該絶縁
層（７ａ）との間に延在してなることを特徴とする半導
体集積回路。 ２）上記金属膜（７ａ）の材料は、高融点金属、金属シ
リサイド、シリコン、の中の一つであることを特徴とす
る特許請求の範囲第１項記載の半導体集積回路。 ３）上記金属充填体（６）の材料は、タングステンであ
ることを特徴とする特許請求の範囲第１項または第２項
記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681585A JPS61245551A (ja) | 1985-04-23 | 1985-04-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681585A JPS61245551A (ja) | 1985-04-23 | 1985-04-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245551A true JPS61245551A (ja) | 1986-10-31 |
Family
ID=13897300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8681585A Pending JPS61245551A (ja) | 1985-04-23 | 1985-04-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280457A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置とその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950544A (ja) * | 1982-09-17 | 1984-03-23 | Hitachi Ltd | 多層配線の形成方法 |
-
1985
- 1985-04-23 JP JP8681585A patent/JPS61245551A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950544A (ja) * | 1982-09-17 | 1984-03-23 | Hitachi Ltd | 多層配線の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280457A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP2003282728A (ja) | 半導体素子及びその製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPS61245551A (ja) | 半導体集積回路 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH08236622A (ja) | 半導体装置及びその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH065543A (ja) | 半導体装置の製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPS63136648A (ja) | 半導体装置 | |
| JPH02105529A (ja) | 半導体装置の製造方法 |