JPH11135629A - 半導体デバイスの配線構造並びにその形成方法 - Google Patents
半導体デバイスの配線構造並びにその形成方法Info
- Publication number
- JPH11135629A JPH11135629A JP10145504A JP14550498A JPH11135629A JP H11135629 A JPH11135629 A JP H11135629A JP 10145504 A JP10145504 A JP 10145504A JP 14550498 A JP14550498 A JP 14550498A JP H11135629 A JPH11135629 A JP H11135629A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- contact hole
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 24
- 239000010936 titanium Substances 0.000 abstract description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052719 titanium Inorganic materials 0.000 abstract description 21
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 20
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 138
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000010937 tungsten Substances 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 0.5μm以下のスタックト−バイア構造を
安定的に実現してチップサイズを小さした多層配線層を
提供する。 【解決手段】 基板上に形成させた絶縁膜に形成させる
コンタクトホールの形状を、その先端部分が順次広がる
形状とし、従来のように、コンタクトホールをプラグで
埋め込まないで、そのコンタクトホールを含む絶縁膜に
直接金属層を形成させ、その表面を平坦化させる。
安定的に実現してチップサイズを小さした多層配線層を
提供する。 【解決手段】 基板上に形成させた絶縁膜に形成させる
コンタクトホールの形状を、その先端部分が順次広がる
形状とし、従来のように、コンタクトホールをプラグで
埋め込まないで、そのコンタクトホールを含む絶縁膜に
直接金属層を形成させ、その表面を平坦化させる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
配線構造及びその形成方法に関し、多数の素子を集積化
するのに適した半導体デバイスの配線構造及びその形成
方法に関する。
配線構造及びその形成方法に関し、多数の素子を集積化
するのに適した半導体デバイスの配線構造及びその形成
方法に関する。
【0002】
【従来の技術】図1は従来の多層配線を示す構造断面図
であり、図2は従来の多層配線のコンタクトホール及び
バイアホールの位置を示す構造断面図であり、図3〜図
4は従来の多層配線を示す工程断面図である。図1に示
すように、半導体基板11上には、その表面に形成され
るゲート酸化膜12と、その上に形成されるゲート電極
13と、半導体基板のゲート電極13の両側に形成され
るソース/ドレイン領域14とを有するトランジスタが
多数形成され、これらをBPSG層で覆っている。この
例での多層配線は第1配線と第2配線とを有している。
第1配線は、BPSG層のトランジスタの所定のソース
/ドレイン領域14の位置にコンタクトホールを形成さ
せ、それを第1タングステンプラグ16で充填して、そ
の第1タングステンプラグ16を含むBPSG層15に
第1チタンTi層17、第1窒化チタンTiN層18、
第1金属層19を順次に積層して形成させる。これらの
積層させた第1配線は図示のように所定の幅に形成され
る。これらの第1配線を覆うようにBPSG層15上に
第1IMD(Inter Metal Dielectric)層21を形成さ
せ、その上に第2配線を形成させている。第2配線は第
1IMD層21に形成させたバイアホールを第2タング
ステンプラグ22で充填し、その第2タングステンプラ
グ22を含む第1IMD層21上に形成される。第1配
線と第2配線とは図示のように同じ位置に形成されてい
る。さらに必要に応じて第3、第4・・・と形成される
場合もある。これらの配線を形成させるにあたって絶縁
物層にホールを形成させ、そのホールをプラグで充填し
てそのプラグ表面に金属層を積層させる。プラグを充填
する際、ホールだけでなくその周辺部にもタングステン
が堆積される。それを完全に除去するためタングステ
ン、すなわちプラグをオーバエッチングさせる必要があ
り、そのため、図示のように、この配線層は平坦になら
ずに中央部がへこむようになる。多層配線の場合、それ
が多数重なるので、上側の配線はより湾曲するようにな
る。
であり、図2は従来の多層配線のコンタクトホール及び
バイアホールの位置を示す構造断面図であり、図3〜図
4は従来の多層配線を示す工程断面図である。図1に示
すように、半導体基板11上には、その表面に形成され
るゲート酸化膜12と、その上に形成されるゲート電極
13と、半導体基板のゲート電極13の両側に形成され
るソース/ドレイン領域14とを有するトランジスタが
多数形成され、これらをBPSG層で覆っている。この
例での多層配線は第1配線と第2配線とを有している。
第1配線は、BPSG層のトランジスタの所定のソース
/ドレイン領域14の位置にコンタクトホールを形成さ
せ、それを第1タングステンプラグ16で充填して、そ
の第1タングステンプラグ16を含むBPSG層15に
第1チタンTi層17、第1窒化チタンTiN層18、
第1金属層19を順次に積層して形成させる。これらの
積層させた第1配線は図示のように所定の幅に形成され
る。これらの第1配線を覆うようにBPSG層15上に
第1IMD(Inter Metal Dielectric)層21を形成さ
せ、その上に第2配線を形成させている。第2配線は第
1IMD層21に形成させたバイアホールを第2タング
ステンプラグ22で充填し、その第2タングステンプラ
グ22を含む第1IMD層21上に形成される。第1配
線と第2配線とは図示のように同じ位置に形成されてい
る。さらに必要に応じて第3、第4・・・と形成される
場合もある。これらの配線を形成させるにあたって絶縁
物層にホールを形成させ、そのホールをプラグで充填し
てそのプラグ表面に金属層を積層させる。プラグを充填
する際、ホールだけでなくその周辺部にもタングステン
が堆積される。それを完全に除去するためタングステ
ン、すなわちプラグをオーバエッチングさせる必要があ
り、そのため、図示のように、この配線層は平坦になら
ずに中央部がへこむようになる。多層配線の場合、それ
が多数重なるので、上側の配線はより湾曲するようにな
る。
【0003】このように、従来の多層配線は、配線層が
多数になればなるほど配線の曲りがひどくなるという問
題点がある。これを解決するための一方法としては図2
に示すようにバイアホールの位置をずらすことである。
配線の位置をずらすことにより平坦な面に配線を形成さ
せることができるようになる。しかし、この場合にはバ
イアホールの位置が互いに異なるのでチップサイズが増
加する(図面では「A」だけチップサイズが増加す
る)。
多数になればなるほど配線の曲りがひどくなるという問
題点がある。これを解決するための一方法としては図2
に示すようにバイアホールの位置をずらすことである。
配線の位置をずらすことにより平坦な面に配線を形成さ
せることができるようになる。しかし、この場合にはバ
イアホールの位置が互いに異なるのでチップサイズが増
加する(図面では「A」だけチップサイズが増加す
る)。
【0004】従来の多層配線形成方法を図3−4に基づ
いて説明する。図3aに示すように、p型の半導体基板
11上の活性領域にチャネルイオンを注入した後、基板
11上に熱酸化工程でゲート酸化膜12を形成し、その
上に多結晶シリコン、第1感光膜を順次に形成する。そ
して、第1感光膜をゲート電極形成部位のみに残るよう
に選択的に露光及び現像した後、選択的に露光及び現像
した第1感光膜をマスクにして多結晶シリコンを選択的
にエッチングしてゲート電極13を形成する。次いで、
ゲート電極13をマスクに用いて全面にn型不純物イオ
ンの注入及びドライブイン拡散を施してソース/ドレイ
ン領域14を形成する。
いて説明する。図3aに示すように、p型の半導体基板
11上の活性領域にチャネルイオンを注入した後、基板
11上に熱酸化工程でゲート酸化膜12を形成し、その
上に多結晶シリコン、第1感光膜を順次に形成する。そ
して、第1感光膜をゲート電極形成部位のみに残るよう
に選択的に露光及び現像した後、選択的に露光及び現像
した第1感光膜をマスクにして多結晶シリコンを選択的
にエッチングしてゲート電極13を形成する。次いで、
ゲート電極13をマスクに用いて全面にn型不純物イオ
ンの注入及びドライブイン拡散を施してソース/ドレイ
ン領域14を形成する。
【0005】このようにトランジスタを形成させた後、
図3bに示すように、全面にILD(Inter Layer Diele
ctric)としてBPSG層15を形成させ、そのBPSG
層15にコンタクトホールを形成する。このホールはゲ
ート酸化膜12にも連結されている。コンタクトホール
を含むBPSG層15上にタングステン層を形成し、タ
ングステン層をエッチバックして第1タングステンプラ
グ16を形成する。次いで、第1タングステンプラグ1
6を含むBPSG層15上にバリヤ層として第1チタン
層17、第1窒化チタン層18を順次に形成し、第1窒
化チタン層18上に第1金属層19、感光膜20を順次
に形成する。感光膜20をコンタクトホールを中心とし
て第1配線形成部位のみに残るように選択的に露光及び
現像した後、それをマスクに用いて第1金属層19、第
1窒化チタン層18、第1チタン層17を選択的にエッ
チングして第1配線を形成する。この第1金属層19は
チタン層、アルミニウムAl層、チタン層、窒化チタン
層を順次に積層して形成する。
図3bに示すように、全面にILD(Inter Layer Diele
ctric)としてBPSG層15を形成させ、そのBPSG
層15にコンタクトホールを形成する。このホールはゲ
ート酸化膜12にも連結されている。コンタクトホール
を含むBPSG層15上にタングステン層を形成し、タ
ングステン層をエッチバックして第1タングステンプラ
グ16を形成する。次いで、第1タングステンプラグ1
6を含むBPSG層15上にバリヤ層として第1チタン
層17、第1窒化チタン層18を順次に形成し、第1窒
化チタン層18上に第1金属層19、感光膜20を順次
に形成する。感光膜20をコンタクトホールを中心とし
て第1配線形成部位のみに残るように選択的に露光及び
現像した後、それをマスクに用いて第1金属層19、第
1窒化チタン層18、第1チタン層17を選択的にエッ
チングして第1配線を形成する。この第1金属層19は
チタン層、アルミニウムAl層、チタン層、窒化チタン
層を順次に積層して形成する。
【0006】図4cに示すように、感光膜20を除去し
た後、第1配線を含むBPSG層15上に第1IMD層
21形成した後、第1IMD層21に第1バイアホール
を形成する。そして、第1バイアホールを含む第1IM
D層21上にタングステン層を形成し、タングステン層
をエッチバックして第1バイアホールを埋める第2タン
グステンプラグ22を形成する。次いで、第2タングス
テンプラグ22を含む第1IMD層21上にバリヤ層と
して第2チタン層23、第2窒化チタン層24を順次に
形成し、第2窒化チタン層24上に第2金属層25(前
記第1金属層19と同一の構成成分で積層したもの)、
感光膜26を順次に形成する。この後、感光膜26を第
1バイアホールを中心として第1配線の上側のみに残る
ように選択的に露光及び現像し、選択的に露光及び現像
した感光膜26をマスクに用いて第2金属層25、第2
窒化チタン層24、第2チタン層23を選択的にエッチ
ングして第2配線を形成する。
た後、第1配線を含むBPSG層15上に第1IMD層
21形成した後、第1IMD層21に第1バイアホール
を形成する。そして、第1バイアホールを含む第1IM
D層21上にタングステン層を形成し、タングステン層
をエッチバックして第1バイアホールを埋める第2タン
グステンプラグ22を形成する。次いで、第2タングス
テンプラグ22を含む第1IMD層21上にバリヤ層と
して第2チタン層23、第2窒化チタン層24を順次に
形成し、第2窒化チタン層24上に第2金属層25(前
記第1金属層19と同一の構成成分で積層したもの)、
感光膜26を順次に形成する。この後、感光膜26を第
1バイアホールを中心として第1配線の上側のみに残る
ように選択的に露光及び現像し、選択的に露光及び現像
した感光膜26をマスクに用いて第2金属層25、第2
窒化チタン層24、第2チタン層23を選択的にエッチ
ングして第2配線を形成する。
【0007】必要に応じて、図4dに示すように、第2
配線を含む第1IMD層21上に第2IMD層27を形
成した後、図4cの過程を繰り返し行って多数の配線を
形成する。
配線を含む第1IMD層21上に第2IMD層27を形
成した後、図4cの過程を繰り返し行って多数の配線を
形成する。
【0008】
【発明が解決しようとする課題】かかる従来の半導体デ
バイスの配線構造並びにその形成方法には次のような問
題点があった。タングステンプラグを形成してその上に
配線層を形成するので、積層される配線の数が多くなる
に従って配線の湾曲が段々大きくなるため、多層スタッ
クト−バイア構造が不安定である。また、このように配
線が湾曲するとコンタクトホール及びバイアホールとの
接触面積が減少し、金属より抵抗が大きなタングステン
プラグによりコンタクトホール及びバイアホールの抵抗
が大きく増加する。前記問題点を解決するため平坦な部
位にバイアホールを形成しようとすると、バイアホール
の位置を互いにずらさなければならず、その分チップサ
イズが増加する。前述した問題のため、従来はプラグを
使用した多層構造が困難となり、0.5μm以下の相互
接続技術及び多層のスタックト−バイア構造の実現が難
しかった。
バイスの配線構造並びにその形成方法には次のような問
題点があった。タングステンプラグを形成してその上に
配線層を形成するので、積層される配線の数が多くなる
に従って配線の湾曲が段々大きくなるため、多層スタッ
クト−バイア構造が不安定である。また、このように配
線が湾曲するとコンタクトホール及びバイアホールとの
接触面積が減少し、金属より抵抗が大きなタングステン
プラグによりコンタクトホール及びバイアホールの抵抗
が大きく増加する。前記問題点を解決するため平坦な部
位にバイアホールを形成しようとすると、バイアホール
の位置を互いにずらさなければならず、その分チップサ
イズが増加する。前述した問題のため、従来はプラグを
使用した多層構造が困難となり、0.5μm以下の相互
接続技術及び多層のスタックト−バイア構造の実現が難
しかった。
【0009】本発明は上記の問題点を解決するためにな
されたものであり、その目的はプラグを使用した0.5
μm以下のスタックト−バイア構造を安定的に実現する
ことができ、かつチップサイズを小さくすることができ
る半導体デバイスの配線構造並びにその形成方法を提供
することにある。
されたものであり、その目的はプラグを使用した0.5
μm以下のスタックト−バイア構造を安定的に実現する
ことができ、かつチップサイズを小さくすることができ
る半導体デバイスの配線構造並びにその形成方法を提供
することにある。
【0010】
【課題を解決するための手段】本発明の半導体デバイス
の配線構造は、基板上に表面が平坦に形成された絶縁膜
と、その絶縁膜に形成された、上端部が順次広がる形状
のコンタクトホールと、コンタクトホール内から絶縁膜
表面の一部に広がるように形成され、上面を平坦に形成
された配線層を有することを特徴とする。
の配線構造は、基板上に表面が平坦に形成された絶縁膜
と、その絶縁膜に形成された、上端部が順次広がる形状
のコンタクトホールと、コンタクトホール内から絶縁膜
表面の一部に広がるように形成され、上面を平坦に形成
された配線層を有することを特徴とする。
【0011】そして、本発明の半導体デバイスの配線形
成方法は、基板上に平坦に絶縁膜を形成し、絶縁膜の所
定領域をエッチングして先端部分が順次広がる形状のコ
ンタクトホールを形成し、コンタクトホールを含む絶縁
膜上に伝導層を平坦に形成したのち伝導層を選択的にエ
ッチングして配線層を形成することを特徴とする。
成方法は、基板上に平坦に絶縁膜を形成し、絶縁膜の所
定領域をエッチングして先端部分が順次広がる形状のコ
ンタクトホールを形成し、コンタクトホールを含む絶縁
膜上に伝導層を平坦に形成したのち伝導層を選択的にエ
ッチングして配線層を形成することを特徴とする。
【0012】
【発明の実施の形態】以下、本発明の半導体デバイスの
配線構造並びにその形成方法を好適な実施形態を示す添
付図面に基づき詳細に説明する。図5は本発明の実施形
態の多層配線を示す構造断面図であり、図6は本発明の
実施形態による多層配線のコンタクトホール及びバイア
ホールの位置を示す構造断面図であり、図7〜図9は本
発明の実施形態の多層配線を示す工程断面図である。本
発明の実施形態の多層配線を図5に示す。半導体基板3
1上に、ゲート酸化膜32とゲート酸化膜32上の所定
部位にゲート電極33とを形成させ、ゲート電極33の
両側にソース/ドレイン領域34を形成させてトランジ
スタを多数形成させる。そのトランジスタを形成させた
基板31上をBPSG層35で覆い、その所定の位置に
コンタクトホールを形成させる。本実施形態ではそのコ
ンタクトホールは図示のように、ホールの上端部分が広
がるように、すなわち断面Y字形に形成されている。こ
のコンタクトホールの内面に沿った面からBPSG層の
表面へかけて第1チタン層36、第1窒化チタン層37
が形成され、その上に第1金属層38が積層されてい
る。これらの第1チタン層36、第1窒化チタン層3
7、第1金属層38で第1配線が形成されている。これ
らの層は図示のようにホールの両側に広がる所定の幅に
形成される。その際、第1金属38の表面は平坦に形成
する。この第1配線が形成されたBPSG層35上にI
MD層40が形成され、その第1配線を形成されている
位置に前述したコンタクトホールと同様の先端部分が広
げられたバイアホールを形成させ、そのバイアホールに
前記した第1配線と同じ第2配線を同じように形成させ
る。第2配線は第1配線に接触している。第2配線上に
第2配線と同じ構造に第3、第4、第5配線を必要に応
じて形成させることができるのはいうまでもない。
配線構造並びにその形成方法を好適な実施形態を示す添
付図面に基づき詳細に説明する。図5は本発明の実施形
態の多層配線を示す構造断面図であり、図6は本発明の
実施形態による多層配線のコンタクトホール及びバイア
ホールの位置を示す構造断面図であり、図7〜図9は本
発明の実施形態の多層配線を示す工程断面図である。本
発明の実施形態の多層配線を図5に示す。半導体基板3
1上に、ゲート酸化膜32とゲート酸化膜32上の所定
部位にゲート電極33とを形成させ、ゲート電極33の
両側にソース/ドレイン領域34を形成させてトランジ
スタを多数形成させる。そのトランジスタを形成させた
基板31上をBPSG層35で覆い、その所定の位置に
コンタクトホールを形成させる。本実施形態ではそのコ
ンタクトホールは図示のように、ホールの上端部分が広
がるように、すなわち断面Y字形に形成されている。こ
のコンタクトホールの内面に沿った面からBPSG層の
表面へかけて第1チタン層36、第1窒化チタン層37
が形成され、その上に第1金属層38が積層されてい
る。これらの第1チタン層36、第1窒化チタン層3
7、第1金属層38で第1配線が形成されている。これ
らの層は図示のようにホールの両側に広がる所定の幅に
形成される。その際、第1金属38の表面は平坦に形成
する。この第1配線が形成されたBPSG層35上にI
MD層40が形成され、その第1配線を形成されている
位置に前述したコンタクトホールと同様の先端部分が広
げられたバイアホールを形成させ、そのバイアホールに
前記した第1配線と同じ第2配線を同じように形成させ
る。第2配線は第1配線に接触している。第2配線上に
第2配線と同じ構造に第3、第4、第5配線を必要に応
じて形成させることができるのはいうまでもない。
【0013】本実施形態においては、コンタクトホール
及びバイアホールの直径は0.5μm以下とすることが
できる。そして、本発明の実施形態の多層配線は、配線
層が多数形成されても、配線の表面が平坦に形成される
ので、図6に示すようにコンタクトホール及びバイアホ
ールを一線上に位置させることができチップサイズが小
さくなる。
及びバイアホールの直径は0.5μm以下とすることが
できる。そして、本発明の実施形態の多層配線は、配線
層が多数形成されても、配線の表面が平坦に形成される
ので、図6に示すようにコンタクトホール及びバイアホ
ールを一線上に位置させることができチップサイズが小
さくなる。
【0014】本発明の実施形態の多層配線形成方法を図
7−図9によって説明する。図7aに示すように、p型
の半導体基板31上の活性領域にチャネルイオンを注入
した後、熱酸化工程でゲート酸化膜32を形成し、その
上の所定の位置にゲート電極33を形成し、ゲート電極
33をマスクに用いて全面にn型不純物イオンの注入及
びドライブイン拡散を施してソース/ドレイン領域34
を形成する。
7−図9によって説明する。図7aに示すように、p型
の半導体基板31上の活性領域にチャネルイオンを注入
した後、熱酸化工程でゲート酸化膜32を形成し、その
上の所定の位置にゲート電極33を形成し、ゲート電極
33をマスクに用いて全面にn型不純物イオンの注入及
びドライブイン拡散を施してソース/ドレイン領域34
を形成する。
【0015】図7bに示すように、ソース/ドレイン領
域34を含む全面にILDとしてBPSG層35を形成
した後、BPSG層35を化学機械的研磨(CMP)工
程で平坦化させる。次いで、平坦化されたBPSG層3
5上に感光膜を塗布した後、ソース/ドレイン領域34
の上側の所定部位のみが除去されるように選択的に露光
及び現像する。その露光及び現像した感光膜をマスクに
用いてBPSG層35、ゲート酸化膜32を選択的にエ
ッチングしてコンタクトホールを形成し、感光膜を除去
する。そして、BPSG層35に形成されたコンタクト
ホールをアルゴンスパッタ工程でエッチングする。その
際、コンタクトホールのエッジ部分は他の部分よりアル
ゴンガスとの接触面積が大きいためエッチング速度が速
くなる。したがって、コンタクトホールは、このアルゴ
ンガスによるエッチング工程で図示のように先端部分が
より広がるようにエッチングされる。すなわち、アルゴ
ンガスによるエッチングでコンタクトホールの先端部分
を順次広がる形状に成形する。コンタクトホールは0.
5μm以下になるように形成する。
域34を含む全面にILDとしてBPSG層35を形成
した後、BPSG層35を化学機械的研磨(CMP)工
程で平坦化させる。次いで、平坦化されたBPSG層3
5上に感光膜を塗布した後、ソース/ドレイン領域34
の上側の所定部位のみが除去されるように選択的に露光
及び現像する。その露光及び現像した感光膜をマスクに
用いてBPSG層35、ゲート酸化膜32を選択的にエ
ッチングしてコンタクトホールを形成し、感光膜を除去
する。そして、BPSG層35に形成されたコンタクト
ホールをアルゴンスパッタ工程でエッチングする。その
際、コンタクトホールのエッジ部分は他の部分よりアル
ゴンガスとの接触面積が大きいためエッチング速度が速
くなる。したがって、コンタクトホールは、このアルゴ
ンガスによるエッチング工程で図示のように先端部分が
より広がるようにエッチングされる。すなわち、アルゴ
ンガスによるエッチングでコンタクトホールの先端部分
を順次広がる形状に成形する。コンタクトホールは0.
5μm以下になるように形成する。
【0016】図7cに示すように、コンタクトホールを
含むBPSG層35上にバリヤ層として第1チタン層3
6、第1窒化チタン層37を順次に形成し、アニーリン
グする。すなわち、本実施形他はプラグでコンタクトホ
ールを埋め込まないで、コンタクトホールに直接チタン
層36、窒化チタン層37を形成させる。第1窒化チタ
ン層37上に第1金属層38を形成した後、第1金属層
38をCMP工程で平坦化させる。次いで、平坦化され
た第1金属層38上に感光膜39を塗布した後、コンタ
クトホールを中心として第1配線形成部位のみが残るよ
うに選択的に露光及び現像する。この後、その感光膜3
9をマスクにして平坦化された第1金属層38、第1窒
化チタン層37、第1チタン層36を選択的にエッチン
グして第1配線を形成する。ここで、第1金属層38は
チタン層、アルミニウム層、チタン層、窒化チタン層を
順次に積層して形成する。本実施形態では、コンタクト
ホールの先端部分が広がっているので、コンタクトホー
ルの直径が小さくてもそれらがコンタクトホールの面に
沿って形成される。これによりBPSG層35のステッ
プカバレージが改善されるため、プラグのない第1配線
を形成することができる。
含むBPSG層35上にバリヤ層として第1チタン層3
6、第1窒化チタン層37を順次に形成し、アニーリン
グする。すなわち、本実施形他はプラグでコンタクトホ
ールを埋め込まないで、コンタクトホールに直接チタン
層36、窒化チタン層37を形成させる。第1窒化チタ
ン層37上に第1金属層38を形成した後、第1金属層
38をCMP工程で平坦化させる。次いで、平坦化され
た第1金属層38上に感光膜39を塗布した後、コンタ
クトホールを中心として第1配線形成部位のみが残るよ
うに選択的に露光及び現像する。この後、その感光膜3
9をマスクにして平坦化された第1金属層38、第1窒
化チタン層37、第1チタン層36を選択的にエッチン
グして第1配線を形成する。ここで、第1金属層38は
チタン層、アルミニウム層、チタン層、窒化チタン層を
順次に積層して形成する。本実施形態では、コンタクト
ホールの先端部分が広がっているので、コンタクトホー
ルの直径が小さくてもそれらがコンタクトホールの面に
沿って形成される。これによりBPSG層35のステッ
プカバレージが改善されるため、プラグのない第1配線
を形成することができる。
【0017】図8dに示すように、感光膜39を除去し
た後、第1配線を含むBPSG層35上に第1IMD層
40を形成してCMP工程で平坦化させる。次いで、平
坦化された第1IMD層40上に感光膜を塗布して第1
配線のコンタクトホールの上側が除去されるように選択
的に露光及び現像した後、それをマスクにして第1IM
D層40を選択的にエッチングしてバイアホールを形成
する。バイアホールは直径が0.5μm以下になるよう
に形成する。第1IMD層40のバイアホールの先端部
分、すなわちエッジをArスパッタ工程でエッチングし
てコンタクトホールの場合と同じようにバイアホールの
先端部分が順次広がるように形成する。先端部が順次広
がるバイアホールを形成させた後、第1IMD層40上
にバリヤ層として第2チタン層41、第2窒化チタン層
42を順次に形成し、その上に第1金属層38と同一の
構成成分で積層した第2金属層43を形成する。
た後、第1配線を含むBPSG層35上に第1IMD層
40を形成してCMP工程で平坦化させる。次いで、平
坦化された第1IMD層40上に感光膜を塗布して第1
配線のコンタクトホールの上側が除去されるように選択
的に露光及び現像した後、それをマスクにして第1IM
D層40を選択的にエッチングしてバイアホールを形成
する。バイアホールは直径が0.5μm以下になるよう
に形成する。第1IMD層40のバイアホールの先端部
分、すなわちエッジをArスパッタ工程でエッチングし
てコンタクトホールの場合と同じようにバイアホールの
先端部分が順次広がるように形成する。先端部が順次広
がるバイアホールを形成させた後、第1IMD層40上
にバリヤ層として第2チタン層41、第2窒化チタン層
42を順次に形成し、その上に第1金属層38と同一の
構成成分で積層した第2金属層43を形成する。
【0018】図8eに示すように、第2金属層43をC
MP工程で平坦化させた後、平坦化された第2金属層4
3上に感光膜44を塗布する。その感光膜44をバイア
ホールを中心として第2配線の上側のみに残るように選
択的に露光及び現像した後、その感光膜44をマスクに
して平坦化された第2金属層43、第2窒化チタン層4
2、第2チタン層41を選択的にエッチングして第2配
線を形成する。ここで、バイアホールの先端部分が順次
広がる形状であるので、第1IMD層40のステップカ
バレージが改善され、プラグがない第2配線を形成する
ことができる。
MP工程で平坦化させた後、平坦化された第2金属層4
3上に感光膜44を塗布する。その感光膜44をバイア
ホールを中心として第2配線の上側のみに残るように選
択的に露光及び現像した後、その感光膜44をマスクに
して平坦化された第2金属層43、第2窒化チタン層4
2、第2チタン層41を選択的にエッチングして第2配
線を形成する。ここで、バイアホールの先端部分が順次
広がる形状であるので、第1IMD層40のステップカ
バレージが改善され、プラグがない第2配線を形成する
ことができる。
【0019】図9fに示すように、感光膜44を除去し
た後、第2配線を含む第1IMD層40上に第2IMD
層45を形成する。この後は、図8の過程を繰り返し行
って多数個の配線を平坦に積層して形成する。上記説明
において、第1BPSG層35、第1IMD層40とそ
れぞれの絶縁層を区別しているが、これは単に説明の際
に混乱しないためだけであり、それに限定されることを
意味しない。また、コンタクトホール、バイアホールと
区別しているが、これも同様に説明の便宜のためだけで
ある。また、配線層の構造も説明した構造に限定するこ
とを意図するものではない。適宜当業者は変更Dけいる
ことはいうまでもない。
た後、第2配線を含む第1IMD層40上に第2IMD
層45を形成する。この後は、図8の過程を繰り返し行
って多数個の配線を平坦に積層して形成する。上記説明
において、第1BPSG層35、第1IMD層40とそ
れぞれの絶縁層を区別しているが、これは単に説明の際
に混乱しないためだけであり、それに限定されることを
意味しない。また、コンタクトホール、バイアホールと
区別しているが、これも同様に説明の便宜のためだけで
ある。また、配線層の構造も説明した構造に限定するこ
とを意図するものではない。適宜当業者は変更Dけいる
ことはいうまでもない。
【0020】
【発明の効果】上述したように、本発明の半導体デバイ
スの配線構造は、多数層の絶縁膜と多数の配線層が共に
平坦に形成されるため、多層スタックド−バイア構造が
安定する。更に、コンタクトホールの先端部分が順次広
がる形状であるため絶縁膜のステップカバレージが改善
される。また、本発明は、コンタクトホールをプラグで
埋め込まないで、コンタクトホール内にバリヤ層、金属
層を積層させて配線層を構成したため、コンタクトホー
ルと配線層との間の抵抗が減少する。さらに、本発明方
法は、多数層の絶縁膜と多数の配線層を別々に平坦化す
るため、多層スタックド−バイア構造が安定する。さら
に、コンタクトホールの先端部を順次広がる形状とする
のに、アルゴンスパッタを使用するだけであるので、製
造方法が複雑になることがない。さらに、バリヤ層と金
属層を積層して配線層を形成するとコンタクトホールと
配線層との間の抵抗が減少する。
スの配線構造は、多数層の絶縁膜と多数の配線層が共に
平坦に形成されるため、多層スタックド−バイア構造が
安定する。更に、コンタクトホールの先端部分が順次広
がる形状であるため絶縁膜のステップカバレージが改善
される。また、本発明は、コンタクトホールをプラグで
埋め込まないで、コンタクトホール内にバリヤ層、金属
層を積層させて配線層を構成したため、コンタクトホー
ルと配線層との間の抵抗が減少する。さらに、本発明方
法は、多数層の絶縁膜と多数の配線層を別々に平坦化す
るため、多層スタックド−バイア構造が安定する。さら
に、コンタクトホールの先端部を順次広がる形状とする
のに、アルゴンスパッタを使用するだけであるので、製
造方法が複雑になることがない。さらに、バリヤ層と金
属層を積層して配線層を形成するとコンタクトホールと
配線層との間の抵抗が減少する。
【図1】 従来の多層配線を示す構造断面図。
【図2】 従来の多層配線のコンタクトホール及びバイ
アホールの位置を示す構造断面図。
アホールの位置を示す構造断面図。
【図3】 従来の多層配線を示す工程断面図。
【図4】 従来の多層配線を示す工程断面図。
【図5】 本発明の実施形態の多層配線を示す構造断面
図。
図。
【図6】 本発明の実施形態の多層配線のコンタクトホ
ール及びバイアホールの位置を示す構造断面図。
ール及びバイアホールの位置を示す構造断面図。
【図7】 本発明の実施形態の多層配線を示す工程断面
図。
図。
【図8】 本発明の実施形態の多層配線を示す工程断面
図。
図。
【図9】 本発明の実施形態の多層配線を示す工程断面
図。
図。
31 半導体基板 32 ゲート酸化膜 33 ゲート電極 34 ソース/ドレイン領域 35 BPSG層 36 第1チタン層 37 第1窒化チタン層 38 第1金属層 39 第3感光膜 40 第1IMD層 41 第2チタン層 42 第2窒化チタン層 43 第2金属層 44 第5感光膜 45 第2IMD層
Claims (7)
- 【請求項1】 基板上に表面が平坦に形成された絶縁膜
と、 その絶縁膜に形成された、上端部が順次広がる形状のコ
ンタクトホールと、 コンタクトホール内から絶縁膜表面の一部に広がるよう
に形成され、上面を平坦に形成された配線層と、 を備えることを特徴とする半導体デバイスの配線構造。 - 【請求項2】 配線層はバリヤ層、金属層を積層して構
成することを特徴とする請求項1記載の半導体デバイス
の配線構造。 - 【請求項3】 配線層上に形成され、上端が順次広がる
形状の他のコンタクトホールを有する他の絶縁膜と、 他のコンタクトホール内から他の絶縁膜表面の一部に広
がるように形成され、上面を平坦に形成された他の配線
層とを更に備えることを特徴とする請求項1記載の半導
体デバイスの配線構造。 - 【請求項4】 基板上に平坦に絶縁膜を形成するステッ
プと、 絶縁膜の所定領域をエッチングして先端部分が順次広が
る形状のコンタクトホールを形成するステップと、 コンタクトホールを含む絶縁膜上に伝導層を平坦に形成
するステップと、 伝導層を選択的にエッチングして配線層を形成するステ
ップと、を備えることを特徴とする半導体デバイスの配
線形成方法。 - 【請求項5】 コンタクトホールを形成するステップが
絶縁膜の所定の位置をエッチングしてホールを形成させ
た後、そのホールをアルゴンスパッタでエッチングする
請求項4記載の半導体デバイスの配線形成方法。 - 【請求項6】 他の配線層を形成させた後、他の配線層
を形成させる工程を繰り返し行って多数の配線層を形成
させる請求項4記載の半導体デバイスの配線形成方法。 - 【請求項7】 配線層をバリヤ層と金属層とを積層させ
て形成させた請求項4記載の半導体デバイスの配線形成
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR54231/1997 | 1997-10-22 | ||
KR1019970054231A KR100268914B1 (ko) | 1997-10-22 | 1997-10-22 | 반도체소자의배선구조및그의형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11135629A true JPH11135629A (ja) | 1999-05-21 |
Family
ID=19523209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10145504A Pending JPH11135629A (ja) | 1997-10-22 | 1998-05-27 | 半導体デバイスの配線構造並びにその形成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH11135629A (ja) |
KR (1) | KR100268914B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115662949A (zh) * | 2022-12-28 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体结构及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000026241A (ko) * | 1998-10-19 | 2000-05-15 | 윤종용 | 스택 콘택을 형성하여 다층 배선구조를 갖는반도체장치의 제조방법 |
-
1997
- 1997-10-22 KR KR1019970054231A patent/KR100268914B1/ko not_active IP Right Cessation
-
1998
- 1998-05-27 JP JP10145504A patent/JPH11135629A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115662949A (zh) * | 2022-12-28 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100268914B1 (ko) | 2000-10-16 |
KR19990033000A (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
JPH04290232A (ja) | 溝埋込み配線形成方法 | |
JP3102405B2 (ja) | 半導体装置の製造方法 | |
JPH0982804A (ja) | 半導体装置及びその製造方法 | |
JPH08306774A (ja) | 半導体装置及びその製造方法 | |
JP2000100938A (ja) | 半導体装置の多層配線構造 | |
JPH1092924A (ja) | 半導体装置及びその製造方法 | |
JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
JPS63211672A (ja) | 半導体集積回路装置 | |
JP2004311537A (ja) | 半導体装置 | |
JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
JPH10209276A (ja) | 配線形成方法 | |
JP2000182989A (ja) | 半導体装置 | |
JPH104092A (ja) | 半導体装置の製造方法 | |
JP3466796B2 (ja) | 半導体装置の製造方法 | |
JPH11260967A (ja) | 半導体装置及びその製造方法 | |
JP2950620B2 (ja) | 半導体装置 | |
JP2002076117A (ja) | 半導体装置 | |
JP2006073635A (ja) | 半導体装置およびその製造方法 | |
JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JPH0653328A (ja) | 半導体装置 | |
JPH08288393A (ja) | 半導体装置及びその製造方法 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 | |
JPH04369853A (ja) | 半導体装置 |