JPS61240335A - 擬以障害発生装置 - Google Patents
擬以障害発生装置Info
- Publication number
- JPS61240335A JPS61240335A JP60081548A JP8154885A JPS61240335A JP S61240335 A JPS61240335 A JP S61240335A JP 60081548 A JP60081548 A JP 60081548A JP 8154885 A JP8154885 A JP 8154885A JP S61240335 A JPS61240335 A JP S61240335A
- Authority
- JP
- Japan
- Prior art keywords
- register
- diagnostic
- signal line
- error
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置と複数のチャネル装置とを通常
インタフェースで接続し、前記中央処理?c置で実行さ
れる命令のうち診断命令を前記中央処理装置に代って実
行する診断プロセッサとを診断インタフェースで接続し
た主記憶装置における擬似障害発生装置に関する。
インタフェースで接続し、前記中央処理?c置で実行さ
れる命令のうち診断命令を前記中央処理装置に代って実
行する診断プロセッサとを診断インタフェースで接続し
た主記憶装置における擬似障害発生装置に関する。
計算機運転中にハードウェア故障が気がつかないとデー
タ化は等の問題があり、ハードウェア故障検出は重要な
機能マあり、ハードウェア故障検障検出は重要な機能で
あり、ハードウェア故障検出のハードウェアの試験も重
要な位置を占める。
タ化は等の問題があり、ハードウェア故障検出は重要な
機能マあり、ハードウェア故障検障検出は重要な機能で
あり、ハードウェア故障検出のハードウェアの試験も重
要な位置を占める。
従来の主記憶装置関係の擬似障害は主記憶装置に擬似障
害を設定し、主記憶装置にアクセスが行われた時に障害
が発生することを確認していた。
害を設定し、主記憶装置にアクセスが行われた時に障害
が発生することを確認していた。
上述した従来の主記憶装置の擬似障害の試験には、主記
憶装置にアクセスする中央処理装置、チャネル装置はそ
れぞれ独立に動作するため、擬似障害を起すタイミング
を合せる必要があり、仕かけが複雑にならざるをえなか
ったり、タイミングがたまたま合わない時には正しく試
験ができない場合がある。
憶装置にアクセスする中央処理装置、チャネル装置はそ
れぞれ独立に動作するため、擬似障害を起すタイミング
を合せる必要があり、仕かけが複雑にならざるをえなか
ったり、タイミングがたまたま合わない時には正しく試
験ができない場合がある。
C問題点を解決するための手段〕
本発明は、主記憶装置の擬似障害発生を試験対象装置以
外からのアクセスでは発生しないようにしたものである
。
外からのアクセスでは発生しないようにしたものである
。
すなわち、本発明の擬似障害発生装置は、診断プロセッ
サの制御で診断インタフェースを介して診断命令で指示
された擬似障害発生のデータを格納する診断レジスタと
、診断プロセッサの制御で診断インタフェースを介して
診断命令で指示された擬似障害要求元装置のデータを格
納するマスクレジスタと、中央処理装置または複数のチ
ャネル装置の中の1つの装置から通常インタフェースに
よってアクセスされた時にアクセス要求元装置のデータ
を格納するアクセス要求レジスタと、マスクレジスタと
アクセス要求レジスタの内容を比較し、一致した時診断
レジスタの内容を出力する比較回路と、比較回路により
出力された診断レジスタの内容に応じてエラー信号を発
生させ、アクセス要求元装置からのアクセスの応答とし
て該エラー信号をアクセス要求元装置に報告するエラー
報告回路とを宥している。
サの制御で診断インタフェースを介して診断命令で指示
された擬似障害発生のデータを格納する診断レジスタと
、診断プロセッサの制御で診断インタフェースを介して
診断命令で指示された擬似障害要求元装置のデータを格
納するマスクレジスタと、中央処理装置または複数のチ
ャネル装置の中の1つの装置から通常インタフェースに
よってアクセスされた時にアクセス要求元装置のデータ
を格納するアクセス要求レジスタと、マスクレジスタと
アクセス要求レジスタの内容を比較し、一致した時診断
レジスタの内容を出力する比較回路と、比較回路により
出力された診断レジスタの内容に応じてエラー信号を発
生させ、アクセス要求元装置からのアクセスの応答とし
て該エラー信号をアクセス要求元装置に報告するエラー
報告回路とを宥している。
本発明の実施例について図面を参照して説明する。
第1図は本発明による擬似障害発生装置の一実施例を備
えた情報処理装置のブロック図である。
えた情報処理装置のブロック図である。
擬似障害発生装置1を含む主記憶装置30は、中央処理
装置10およびチャネル装置eo、 at、 82゜8
3、64.85.86と通常のアクセス要求信号線10
1゜102 、 IO2、104、105,108,1
07,108とデータバス109と主記憶装置30のエ
ラー報告を伝えるエラー報告信号線110を介して接続
され、中央処理装置IOで実行される命令のうち診断命
令を中央処理装置lOに代って実行する診断プロセッサ
20と診断インタフェース100を介して接続されてい
る。
装置10およびチャネル装置eo、 at、 82゜8
3、64.85.86と通常のアクセス要求信号線10
1゜102 、 IO2、104、105,108,1
07,108とデータバス109と主記憶装置30のエ
ラー報告を伝えるエラー報告信号線110を介して接続
され、中央処理装置IOで実行される命令のうち診断命
令を中央処理装置lOに代って実行する診断プロセッサ
20と診断インタフェース100を介して接続されてい
る。
擬似障害発生装置1は、主記憶装置30の一部を構成し
、診断インタフェース!00を介して診断命令で診断プ
ロセッサ20に指示された擬似障害発生のデータを格納
する診断レジスタ31と、同じく診断インタフェース1
00を介して診断プロセッサ20の制御によって診断命
令で指示された擬似障害要求装置データのセットを行っ
てアクセス要求信号の装置種別の発生元のマスクのエン
コード値を格納するマスクレジスタ32と、マスクレジ
スタ32の出力をデコードするデコーダ33と、中央処
理装置1(lまたはチャネル装置80.61.62.6
3.84゜65、86の中の1つの装置からアクセス要
求を行った時アクセス要求を行った装置種別を保持する
アクセス要求レジスタ35と、デコーダ33の出力とア
クセス要求レジスタ35の出力を比較する比較回路34
と、診断レジスタ出力信号線112,113,114
と比較回路34の比較結果が一致した時に値“ 1″と
して出力される比較回路出力信号線11Bと論理積をと
るアンドゲート3B、 37.38とを含む、擬似障害
発生装置lを除く主記憶装置30は従来から知られてい
る通常の書込み/読出しデータを保持する主記憶素子4
7と、中央処理装置10等からデータバス108によっ
て送られてくるデータを受けたり、主記憶素子47のデ
ータをデータバス108に送出するドライバ/レシーバ
39と、主記憶素子47にアクセスするためのアドレス
情報を保持するアドレスレジスタ40と、アドレスレジ
スタ40の内容のパリティチェックを行うアドレスパリ
ティチェック回路4!と、ドライバ/レシーバ出力信号
線129を経て送出される書込みデータを保持する書込
みレジスタ42と、書込みデータのパリティチェックを
行う書込みデータパリティチェック回路43と、書込み
データのECCビットを発生させるECCビット発生回
路44と、書込みデータとECCビットを保持するレジ
スタ45と、主記憶素子47に書込み/読出しするため
のドライバ/レシーバ4Bと、主記憶素子47から読出
した内容を保持するレジスタ50と、読出したデータの
エラー検出訂正を行うエラー検出訂正回路4θと、エラ
ー検出訂正回路49の出力である読出しデータを保持す
る読出しレジスタ48と、アドレスパリティチェック回
路検出エラー信号線125とアントゲート出力信号線1
21とを入力としてエラー信号を出力するエラーレジス
タ54と、書込みデータパリティチェック回路検出エラ
ー信号線!2Gとアンドゲート出力信号線119とを入
力としてエラー信号を出力するエラーレジスタ52と、
エラー検出訂正回路検出エラー信号線127とアンドゲ
ート出力信号線120とを入力としてエラー信号を出力
するエラーレジスタ53と、各々エラーレジスタ52.
53.54のエラーレジスタ出力信号線122.123
,124の論理積をとるオアゲート51とを含んでいる
。
、診断インタフェース!00を介して診断命令で診断プ
ロセッサ20に指示された擬似障害発生のデータを格納
する診断レジスタ31と、同じく診断インタフェース1
00を介して診断プロセッサ20の制御によって診断命
令で指示された擬似障害要求装置データのセットを行っ
てアクセス要求信号の装置種別の発生元のマスクのエン
コード値を格納するマスクレジスタ32と、マスクレジ
スタ32の出力をデコードするデコーダ33と、中央処
理装置1(lまたはチャネル装置80.61.62.6
3.84゜65、86の中の1つの装置からアクセス要
求を行った時アクセス要求を行った装置種別を保持する
アクセス要求レジスタ35と、デコーダ33の出力とア
クセス要求レジスタ35の出力を比較する比較回路34
と、診断レジスタ出力信号線112,113,114
と比較回路34の比較結果が一致した時に値“ 1″と
して出力される比較回路出力信号線11Bと論理積をと
るアンドゲート3B、 37.38とを含む、擬似障害
発生装置lを除く主記憶装置30は従来から知られてい
る通常の書込み/読出しデータを保持する主記憶素子4
7と、中央処理装置10等からデータバス108によっ
て送られてくるデータを受けたり、主記憶素子47のデ
ータをデータバス108に送出するドライバ/レシーバ
39と、主記憶素子47にアクセスするためのアドレス
情報を保持するアドレスレジスタ40と、アドレスレジ
スタ40の内容のパリティチェックを行うアドレスパリ
ティチェック回路4!と、ドライバ/レシーバ出力信号
線129を経て送出される書込みデータを保持する書込
みレジスタ42と、書込みデータのパリティチェックを
行う書込みデータパリティチェック回路43と、書込み
データのECCビットを発生させるECCビット発生回
路44と、書込みデータとECCビットを保持するレジ
スタ45と、主記憶素子47に書込み/読出しするため
のドライバ/レシーバ4Bと、主記憶素子47から読出
した内容を保持するレジスタ50と、読出したデータの
エラー検出訂正を行うエラー検出訂正回路4θと、エラ
ー検出訂正回路49の出力である読出しデータを保持す
る読出しレジスタ48と、アドレスパリティチェック回
路検出エラー信号線125とアントゲート出力信号線1
21とを入力としてエラー信号を出力するエラーレジス
タ54と、書込みデータパリティチェック回路検出エラ
ー信号線!2Gとアンドゲート出力信号線119とを入
力としてエラー信号を出力するエラーレジスタ52と、
エラー検出訂正回路検出エラー信号線127とアンドゲ
ート出力信号線120とを入力としてエラー信号を出力
するエラーレジスタ53と、各々エラーレジスタ52.
53.54のエラーレジスタ出力信号線122.123
,124の論理積をとるオアゲート51とを含んでいる
。
次に未実施例の動作を説明する。
(1)先ず、主記憶装置30に擬似障害を設定しない通
常動作の場合について説明する。
常動作の場合について説明する。
擬似障害を設定しない時は診断レジスタ31は“0゛を
値として保持し、アンドゲート3B、 37゜38の各
々の入力信号線の1本である診断レジスタ出力信号線1
12,113,114が値“θ″なのでアンドゲート出
力信号線11.9,120,121は値“O″となり、
エラーレジスタ52.53.54に値“l ”は設定”
されない。
値として保持し、アンドゲート3B、 37゜38の各
々の入力信号線の1本である診断レジスタ出力信号線1
12,113,114が値“θ″なのでアンドゲート出
力信号線11.9,120,121は値“O″となり、
エラーレジスタ52.53.54に値“l ”は設定”
されない。
いま、中央処理装置10が主記憶装置30に書込み動作
を行った場合について説明する。アクセス要求信号10
1が値“0”にセットされ、アクセス要求レジスタ35
に主記憶装置アクセス要求信号線101が値“ 1″の
時のパターンがセットされる。
を行った場合について説明する。アクセス要求信号10
1が値“0”にセットされ、アクセス要求レジスタ35
に主記憶装置アクセス要求信号線101が値“ 1″の
時のパターンがセットされる。
アクセス要求レジスタ35の内容とマスクレジスタ32
のデコーダ33の出力であるデコーダ出力信号線116
との内容比較が比較回路34で行われて一致して比較回
路出力信号118が値″1”となっても診断レジスタ3
1の値はO″なのでアンドゲート3B、 37.38の
出力は値“l”とはならず、エラーレジスタ52.53
.54はセットされない。
のデコーダ33の出力であるデコーダ出力信号線116
との内容比較が比較回路34で行われて一致して比較回
路出力信号118が値″1”となっても診断レジスタ3
1の値はO″なのでアンドゲート3B、 37.38の
出力は値“l”とはならず、エラーレジスタ52.53
.54はセットされない。
一方、アドレス情報が中央処理装置10からデータバス
+09を経て送られてくると主記憶装置30はドライバ
/レシーバ3Bを経てアドレスレジスタ40にセットす
る。アドレスレジスタ40の内容はアドレスパリティチ
ェック回路41によってチェックされ、異常が検出され
れば、アドレスパリティチェー、り回路検出エラー信号
線125を値″1”にしてエラーレジスタ54をセット
し、その結果エラーレジスタ出力信号線124を値“1
″にし、オアゲート51を経てエラー報告信号線110
を値“1”にしてエラー報告が行なわれる。アドレスレ
ジスタ40の内容はエラーがなければアドレスレジスタ
出力信号M12Bを通して主記憶素子47の書込み位置
を示す。書込みデータが中央処理装置10からデータバ
ス109を経て送られてくると主記憶装置30はドライ
バ/レシーバ39を経て書込みレジスタ42にセットす
る。書込みレジスタ42の内容は書込みレジスタ出力信
号線!30を通して書込みデータパリティチェック回路
43によってチェックされ、異常が検出されれば書込み
データパリティチェック回路検出エラー信号線12Bを
値“1”にし、エラーレジスタ52をセットし、その結
果エラーレジスタ出力信号線!22を値“l”にし。
+09を経て送られてくると主記憶装置30はドライバ
/レシーバ3Bを経てアドレスレジスタ40にセットす
る。アドレスレジスタ40の内容はアドレスパリティチ
ェック回路41によってチェックされ、異常が検出され
れば、アドレスパリティチェー、り回路検出エラー信号
線125を値″1”にしてエラーレジスタ54をセット
し、その結果エラーレジスタ出力信号線124を値“1
″にし、オアゲート51を経てエラー報告信号線110
を値“1”にしてエラー報告が行なわれる。アドレスレ
ジスタ40の内容はエラーがなければアドレスレジスタ
出力信号M12Bを通して主記憶素子47の書込み位置
を示す。書込みデータが中央処理装置10からデータバ
ス109を経て送られてくると主記憶装置30はドライ
バ/レシーバ39を経て書込みレジスタ42にセットす
る。書込みレジスタ42の内容は書込みレジスタ出力信
号線!30を通して書込みデータパリティチェック回路
43によってチェックされ、異常が検出されれば書込み
データパリティチェック回路検出エラー信号線12Bを
値“1”にし、エラーレジスタ52をセットし、その結
果エラーレジスタ出力信号線!22を値“l”にし。
オアゲート51を経てエラー報告信号線110を値“
1″にしてエラー報告が行なわれる。書込みレジスタ4
2の内容はエラーがなければ書込みデータパリティチェ
ック回路出力信号線131を経てECCビット発生回路
44でECCビットが発生され、 ECCビット発生回
路出力信号線132を経てレジスタ45にECCビット
と、書込みレジスタ出力信号線130で送られてきた書
込みデータとが格納され、レジスタ出力信号線133を
通してドライバ/レシーバ46、ドライバ/レシーバ主
記憶素子インタフェース夏34を経て主記憶素子47に
書込みデータが書込まれる。
1″にしてエラー報告が行なわれる。書込みレジスタ4
2の内容はエラーがなければ書込みデータパリティチェ
ック回路出力信号線131を経てECCビット発生回路
44でECCビットが発生され、 ECCビット発生回
路出力信号線132を経てレジスタ45にECCビット
と、書込みレジスタ出力信号線130で送られてきた書
込みデータとが格納され、レジスタ出力信号線133を
通してドライバ/レシーバ46、ドライバ/レシーバ主
記憶素子インタフェース夏34を経て主記憶素子47に
書込みデータが書込まれる。
中央処理装置10が主記憶装置30に対して読出し動作
を行った場合について説明する、アクセス要求信号線1
01が値“1”にセットされ、主記憶装置30のアクセ
ス要求レジスタ35にアクセス要求信号線101の値“
1″の時のパターンがセットされる。アドレスデータが
中央処理装置10からデータバス109を経てアドレス
レジスタ40にセットされる。アドレスレジスタ40の
内容はエラーがなければアドレスレジスタ出力信号線1
28を通して主記憶素子47の読出し位置を示す、読出
しデータは主記憶素子47からドライバ/レシーバ主記
憶素子インタフェース134を通してドライバ/レシー
バ46、ドライバlレシーバ出力信号線135を経てレ
ジスタ50に読出される。レジスタ50の内容はレジス
タ出力信号線138を通してエラー検出訂正回路48で
チェックされ、異常が検出されればエラー検出訂正回路
検田エラー信号線127を値“l”にしてエラーレジス
タ53がセットされ、その結果エラーレジスタ出力信号
線123を値“1”にし、オアゲート51を経てエラー
報告信号線110を値“ ! ”にしてエラー報告が行
なわれる。レジスタ50の内容はエラーがなければエラ
ー検出訂正回路出力信号線137の出力として読出しデ
ータが出力され、読出しレジスタ48に格納される。読
出しレジスタ48の内容は読出しレジスタ出力信号線1
38を通してドライバ/レシーバ39、チー タパス1
09に出力され、アクセス要求を行った中央処理装置l
Oに読出しデータが送られる。
を行った場合について説明する、アクセス要求信号線1
01が値“1”にセットされ、主記憶装置30のアクセ
ス要求レジスタ35にアクセス要求信号線101の値“
1″の時のパターンがセットされる。アドレスデータが
中央処理装置10からデータバス109を経てアドレス
レジスタ40にセットされる。アドレスレジスタ40の
内容はエラーがなければアドレスレジスタ出力信号線1
28を通して主記憶素子47の読出し位置を示す、読出
しデータは主記憶素子47からドライバ/レシーバ主記
憶素子インタフェース134を通してドライバ/レシー
バ46、ドライバlレシーバ出力信号線135を経てレ
ジスタ50に読出される。レジスタ50の内容はレジス
タ出力信号線138を通してエラー検出訂正回路48で
チェックされ、異常が検出されればエラー検出訂正回路
検田エラー信号線127を値“l”にしてエラーレジス
タ53がセットされ、その結果エラーレジスタ出力信号
線123を値“1”にし、オアゲート51を経てエラー
報告信号線110を値“ ! ”にしてエラー報告が行
なわれる。レジスタ50の内容はエラーがなければエラ
ー検出訂正回路出力信号線137の出力として読出しデ
ータが出力され、読出しレジスタ48に格納される。読
出しレジスタ48の内容は読出しレジスタ出力信号線1
38を通してドライバ/レシーバ39、チー タパス1
09に出力され、アクセス要求を行った中央処理装置l
Oに読出しデータが送られる。
(2)次に、擬似障害を設定した場合の動作について説
明する。
明する。
擬似障害設定のための診断レジスタ31、マスクレジス
タ32に値を設定するために中央処理装置lOが診断命
令を発行すると、中央処理装置10は診断命令インタフ
ェース111を通して診断レジスタ31、マスクレジス
タ32に設定するデータを診断プロセッサ20に送る。
タ32に値を設定するために中央処理装置lOが診断命
令を発行すると、中央処理装置10は診断命令インタフ
ェース111を通して診断レジスタ31、マスクレジス
タ32に設定するデータを診断プロセッサ20に送る。
#断プロセッサ20は受取ったデータを診断レジスタ3
1、マスクレジスタ32にセットする。いま、診断レジ
スタ31にアドレスパリティエラーを報告する障害のデ
ータがセットされたとする。すなわち、診断レジスタ出
力信号線112の値が“O”、診断レジスタ出力信号f
il13の値が“0”、診断レジスタ出力信号線114
の値が″ 1″となるデータがセットされたとする。ま
た、マスクレジスタ32には、チャネル装置60からア
クセス要求があった場合に障害を発生するエンコード値
がセットされたとする。中央処理装置10、チャネル装
置131.82. E13.84.85. Hのいずれ
かから主記憶装置30にアクセス要求が行われたとする
と、その時のアクセス要求のパターンがアクセス要求レ
ジスタ35に保持され、アクセス要求レジスタ35のア
クセス要求レジスタ出力信号線117と、マスクレジス
タ32のマスクレジスタ出力信号線115を通してデコ
ーダ33を経たデコーダ出力信号線11Bとが比較回路
34で比較され、アクセス要求レジスタ35で保持して
いるデータパターンがチャネル装置60からのアクセス
要求以外のパターンなので比較回路34での比較結果は
不一致を示し、比較回路出力信号線118の値は“0”
となり、アンドゲート3B、 3?、 38のアンドゲ
ート出力信号線119,120.121の値が“O”に
なり、エラーレジスタ52.53.54のセットは行わ
れない、主記憶素子47に対する書込み、読出し動作は
、すでに述べた擬似障害設定しない時の動作と同様な動
作で行われる。チャネル装置BOからアクセス要求が行
われた場合、その時のアクセス要求のパターンがアクセ
ス要求レジスタ35に保持され、アクセス要求レジスタ
35のアクセス要求レジスタ出力信号1i 117と、
マスクレジスタ32のマスクレジスタ出力信号線115
を通してデコーダ33を経たデコーダ出力信号線11B
とが比較回路34で比較され、アクセス要求レジスタ3
5で保持しているデータパターンがチャネル装置80か
らの主記憶装置アクセス要求のパターンなので比較回路
34での比較結果は一致を示し、比較回路出力信号線1
18の値は1”となる0診断レジスタ31には診断レジ
スタ出力信号線112,113の値が“0″、診断レジ
スタ出力信号線114の値が“1″となるデータがセッ
トされているのでアントゲ−)311t、37の7ンド
ゲート出力信号線119,120の値は“O”となり、
アンドゲート38のアンドゲート出力信号線121は値
“1′″となる。アンドゲート出力信号線121が値“
1 ”でエラーレジスタ54がセットされ、エラーレ
ジスタ出力信号線124が値“1”となリ、オアゲート
51を経てエラー報告信号線110が“l”となり、エ
ラー報告がなされる。
1、マスクレジスタ32にセットする。いま、診断レジ
スタ31にアドレスパリティエラーを報告する障害のデ
ータがセットされたとする。すなわち、診断レジスタ出
力信号線112の値が“O”、診断レジスタ出力信号f
il13の値が“0”、診断レジスタ出力信号線114
の値が″ 1″となるデータがセットされたとする。ま
た、マスクレジスタ32には、チャネル装置60からア
クセス要求があった場合に障害を発生するエンコード値
がセットされたとする。中央処理装置10、チャネル装
置131.82. E13.84.85. Hのいずれ
かから主記憶装置30にアクセス要求が行われたとする
と、その時のアクセス要求のパターンがアクセス要求レ
ジスタ35に保持され、アクセス要求レジスタ35のア
クセス要求レジスタ出力信号線117と、マスクレジス
タ32のマスクレジスタ出力信号線115を通してデコ
ーダ33を経たデコーダ出力信号線11Bとが比較回路
34で比較され、アクセス要求レジスタ35で保持して
いるデータパターンがチャネル装置60からのアクセス
要求以外のパターンなので比較回路34での比較結果は
不一致を示し、比較回路出力信号線118の値は“0”
となり、アンドゲート3B、 3?、 38のアンドゲ
ート出力信号線119,120.121の値が“O”に
なり、エラーレジスタ52.53.54のセットは行わ
れない、主記憶素子47に対する書込み、読出し動作は
、すでに述べた擬似障害設定しない時の動作と同様な動
作で行われる。チャネル装置BOからアクセス要求が行
われた場合、その時のアクセス要求のパターンがアクセ
ス要求レジスタ35に保持され、アクセス要求レジスタ
35のアクセス要求レジスタ出力信号1i 117と、
マスクレジスタ32のマスクレジスタ出力信号線115
を通してデコーダ33を経たデコーダ出力信号線11B
とが比較回路34で比較され、アクセス要求レジスタ3
5で保持しているデータパターンがチャネル装置80か
らの主記憶装置アクセス要求のパターンなので比較回路
34での比較結果は一致を示し、比較回路出力信号線1
18の値は1”となる0診断レジスタ31には診断レジ
スタ出力信号線112,113の値が“0″、診断レジ
スタ出力信号線114の値が“1″となるデータがセッ
トされているのでアントゲ−)311t、37の7ンド
ゲート出力信号線119,120の値は“O”となり、
アンドゲート38のアンドゲート出力信号線121は値
“1′″となる。アンドゲート出力信号線121が値“
1 ”でエラーレジスタ54がセットされ、エラーレ
ジスタ出力信号線124が値“1”となリ、オアゲート
51を経てエラー報告信号線110が“l”となり、エ
ラー報告がなされる。
以上説明したように本発明は、主記憶装置の擬似障害発
生を試験対象以外からのアクセスでは発生しないように
することにより、主記憶装置にアクセスする中央処理装
置、チャネル装置がそれぞれ独立に動作しても、擬似障
害を起すタイミングを意識して複雑にすることもなく、
タイミングがたまたま合わなくて擬似障害発生が行えず
に正しく本来の試験ができないという欠点を除くことが
できる効果がある。
生を試験対象以外からのアクセスでは発生しないように
することにより、主記憶装置にアクセスする中央処理装
置、チャネル装置がそれぞれ独立に動作しても、擬似障
害を起すタイミングを意識して複雑にすることもなく、
タイミングがたまたま合わなくて擬似障害発生が行えず
に正しく本来の試験ができないという欠点を除くことが
できる効果がある。
第1図は本発明の一実施例を示すブロック図である。
1−m−擬似障害発生装置、
lO−m−中央処理装置。
20−m−診断プロセッサ、 30−一一生記憶装置。
31−m−診断レジスタ、
32−m−マスクレジスタ、
33−−−デコーダ、 34−m−比較回路、3
5−m−アクセス要求レジスタ。 38、37.38−m−アンドゲート、39−−− ド
ライバ/レシーバ、 40−−−アドレスレジスタ。 41−一一アドレスパリティチェック回路、42−m−
書込みレジスタ、 43−m−書込みデータパリティチェック回路。 44−−− ECCビット発生回路、 45−m−レジスタ。 48−m−ドライバ/レシーバ。 47−−−主記憶素子、 48−m−読出しレジスタ、 48−m−エラー検出訂正回路、 50−m−レジスタ、 51−m−オアゲート
、52、53.54−m−エラーレジスタ。 flo、 81.112.83゜ 84、85.88−m−チャネル装置、100−m−診
断インタフェース。 101.102,103,104゜ 105.108,107,108−−−アクセス要求信
号線109−−−データバス。 110−m−エラー報告信号線。 111−m−診断命令インタフェース、112.113
,114−m−診断レジスタ出力信号線、115.12
8−m−マスクレジスタ出力信号線、11B−−−デコ
ーダ出力信号線、 117−−−アクセス要求レジスタ出力信号線、118
−m−比較回路出力信号線、 11θ、120,121−−−アンドゲート出力信号線
、122.123,124−m−エラーレジスタ出力信
号線、125−一一アドレスパリティチェック回路検出
エラー信号線。 127−−−エラー検出訂正回路検出エラー信号線12
9.135−m−ドライバ/レシーバ出力信号線、13
0−m−書込みレジスタ出力信号線、132−一−EC
Cビット発生回路出力信号線。 134−−− ドライバ/レシーバ主記憶素子インタフ
ェース。 138−−−レジスタ出力信号線、 137−−−エラー検出訂正回路出力信号線、138−
m−読出しレジスタ出力信号線。
5−m−アクセス要求レジスタ。 38、37.38−m−アンドゲート、39−−− ド
ライバ/レシーバ、 40−−−アドレスレジスタ。 41−一一アドレスパリティチェック回路、42−m−
書込みレジスタ、 43−m−書込みデータパリティチェック回路。 44−−− ECCビット発生回路、 45−m−レジスタ。 48−m−ドライバ/レシーバ。 47−−−主記憶素子、 48−m−読出しレジスタ、 48−m−エラー検出訂正回路、 50−m−レジスタ、 51−m−オアゲート
、52、53.54−m−エラーレジスタ。 flo、 81.112.83゜ 84、85.88−m−チャネル装置、100−m−診
断インタフェース。 101.102,103,104゜ 105.108,107,108−−−アクセス要求信
号線109−−−データバス。 110−m−エラー報告信号線。 111−m−診断命令インタフェース、112.113
,114−m−診断レジスタ出力信号線、115.12
8−m−マスクレジスタ出力信号線、11B−−−デコ
ーダ出力信号線、 117−−−アクセス要求レジスタ出力信号線、118
−m−比較回路出力信号線、 11θ、120,121−−−アンドゲート出力信号線
、122.123,124−m−エラーレジスタ出力信
号線、125−一一アドレスパリティチェック回路検出
エラー信号線。 127−−−エラー検出訂正回路検出エラー信号線12
9.135−m−ドライバ/レシーバ出力信号線、13
0−m−書込みレジスタ出力信号線、132−一−EC
Cビット発生回路出力信号線。 134−−− ドライバ/レシーバ主記憶素子インタフ
ェース。 138−−−レジスタ出力信号線、 137−−−エラー検出訂正回路出力信号線、138−
m−読出しレジスタ出力信号線。
Claims (1)
- 【特許請求の範囲】 中央処理装置と複数のチャネル装置とを通常インタフェ
ースで接続し、前記中央処理装置で実行される命令のう
ち診断命令を前記中央処理装置に代って実行する診断プ
ロセッサとを診断インタフェースで接続した主記憶装置
において、 前記診断プロセッサの制御で前記診断インタフェースを
介して前記診断命令で指示された擬似障害発生のデータ
を格納する診断レジスタと、前記診断プロセッサの制御
で前記診断インタフェースを介して前記診断命令で指示
された擬似障害要求元装置のデータを格納するマスクレ
ジスタと、 前記中央処理装置または前記複数のチャネル装置の中の
1つの装置から前記通常インタフェースによってアクセ
スされた時にアクセス要求元装置のデータを格納するア
クセス要求レジスタと、前記マスクレジスタと前記アク
セス要求レジスタの内容を比較し、一致した時前記診断
レジスタの内容を出力する比較回路と、 前記比較回路により出力された前記診断レジスタの内容
に応じてエラー信号を発生させ、前記アクセス要求元装
置からのアクセスの応答として該エラー信号をアクセス
要求元装置に報告するエラー報告回路とを有する擬似障
害発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60081548A JPS61240335A (ja) | 1985-04-17 | 1985-04-17 | 擬以障害発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60081548A JPS61240335A (ja) | 1985-04-17 | 1985-04-17 | 擬以障害発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61240335A true JPS61240335A (ja) | 1986-10-25 |
Family
ID=13749344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60081548A Pending JPS61240335A (ja) | 1985-04-17 | 1985-04-17 | 擬以障害発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61240335A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01169640A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 情報処理装置の擬似障害発生方式 |
-
1985
- 1985-04-17 JP JP60081548A patent/JPS61240335A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01169640A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 情報処理装置の擬似障害発生方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3735105A (en) | Error correcting system and method for monolithic memories | |
US4224681A (en) | Parity processing in arithmetic operations | |
JPS58225453A (ja) | 診断回路の誤り検出方式 | |
JPS61240335A (ja) | 擬以障害発生装置 | |
JP3512442B2 (ja) | 記憶装置の試験用エラー発生制御装置 | |
JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
JP2513615B2 (ja) | Ecc回路付記憶装置 | |
JPS6037934B2 (ja) | 記憶装置の診断方式 | |
JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
SU783795A2 (ru) | Процессор | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPH01156834A (ja) | チェック回路の診断装置 | |
JPS58195971A (ja) | 比較回路の誤り検出方式 | |
JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
SU951407A1 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
JP2022148854A (ja) | 記憶装置 | |
SU1243032A1 (ru) | Запоминающее устройство с самоконтролем | |
JPH04242835A (ja) | 故障検出システム | |
JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
JPS6237756A (ja) | 誤り検出回路 | |
JPS6218943B2 (ja) | ||
JPS60252971A (ja) | 記憶装置アクセス制御方式 | |
JPH05289946A (ja) | メモリ制御方式 | |
JPS6029978B2 (ja) | チエツク装置 | |
JPS59230342A (ja) | 異常検知動作試験装置 |