JPS61239644A - 半導体装置多層配線の製造方法 - Google Patents
半導体装置多層配線の製造方法Info
- Publication number
- JPS61239644A JPS61239644A JP7936085A JP7936085A JPS61239644A JP S61239644 A JPS61239644 A JP S61239644A JP 7936085 A JP7936085 A JP 7936085A JP 7936085 A JP7936085 A JP 7936085A JP S61239644 A JPS61239644 A JP S61239644A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alsi
- film
- interconnection layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、半導体装置多層配線の製造方法に関する。
(従来の技術)
従来、半導体装置において、多層配線は、1984V
−M I CConf、 P61〜6Bに記載されるよ
うに、次のようにして製造されている。まず、半導体基
板上に第1層配線材料としてA/Si(500λ)/T
i Si゜(300λ)/A/Si (0,Si1m)
を堆積サセ、コレヲハターニングすることにより第1層
配線層を形成する。次に、層間絶縁膜を形成し、これに
スルーホールを開ける。次に、第2層配線層材料として
A/Slを堆積させ、これをパターニングすることによ
り第2層配線層を形成する。この第2層配線層は、前記
層間絶縁膜のスルーホールを介して第1層配線層に接続
される。
−M I CConf、 P61〜6Bに記載されるよ
うに、次のようにして製造されている。まず、半導体基
板上に第1層配線材料としてA/Si(500λ)/T
i Si゜(300λ)/A/Si (0,Si1m)
を堆積サセ、コレヲハターニングすることにより第1層
配線層を形成する。次に、層間絶縁膜を形成し、これに
スルーホールを開ける。次に、第2層配線層材料として
A/Slを堆積させ、これをパターニングすることによ
り第2層配線層を形成する。この第2層配線層は、前記
層間絶縁膜のスルーホールを介して第1層配線層に接続
される。
(発明が解決しようとする問題点)
しかるに、上記方法では、第1層配線材料としてのTi
Si.層が酸化されやすいという問題がある。
Si.層が酸化されやすいという問題がある。
そこで、上記方法では、Ti Si.層の酸化を防ぐた
めに500λのMSl層をカバーさせているが、以後の
熱処理でTiAl!Siの化合物を形成するので酸化の
□問題は残り、安定したスルーホール抵抗を得
るの 夕、。
めに500λのMSl層をカバーさせているが、以後の
熱処理でTiAl!Siの化合物を形成するので酸化の
□問題は残り、安定したスルーホール抵抗を得
るの 夕、。
が難しいという問題がある。
(問題点を解決するための手段)
1、′
この発明は上記問題点を解決するため、N型ま
jたはP型不純物を高濃度に含むSt層/A7Si層の
複合膜構造で第1層配線層を形成する。
jたはP型不純物を高濃度に含むSt層/A7Si層の
複合膜構造で第1層配線層を形成する。
(作用)
このようにすると、第1層配線層の表面層がSi層であ
るから、表面層が金属系の場合のように容易に酸化する
ことがなくなる。また、層間絶縁膜のスルーホールのド
ライエツチング中にフッ化物系のプラズマ種との反応が
金属系の場合のように容易に起らないので、表面にフッ
化物系の絶縁膜が生成されない。したがって、スルーホ
ール抵抗が安定する。
るから、表面層が金属系の場合のように容易に酸化する
ことがなくなる。また、層間絶縁膜のスルーホールのド
ライエツチング中にフッ化物系のプラズマ種との反応が
金属系の場合のように容易に起らないので、表面にフッ
化物系の絶縁膜が生成されない。したがって、スルーホ
ール抵抗が安定する。
(実施例)
以下この発明の一実施例を第1図を参照して説明する。
第1図(a)において、1は、表面の酸化膜2に対する
コンタクトホール3の開孔まで完了したシリコン基板で
あり、まず、この基板l上にSi含有量r 1〜
1.5%のAI!Si層4を6000λスパツタ法で堆
積させ、その上に10”cm−”以上のN型不純物(リ
ン)またはP型不純物(がロン)を含むS1層5を50
02000大堆積させる。ここで、高濃度不純物を含む
前記Si層5の具体的な形成法としては、■シリコン蒸
着とリンまたはポロンのイオン化ドーピングを同時に行
う方法、■リンまたはポロンを含むがスとアルゴンガス
雰囲気でシリコンターゲットをスパッタさせる方法、■
プラズマCVDまたは光CVD法で0〜200℃の低温
でドープドアモルファスシリコンを生成する方法などが
挙げられる。
コンタクトホール3の開孔まで完了したシリコン基板で
あり、まず、この基板l上にSi含有量r 1〜
1.5%のAI!Si層4を6000λスパツタ法で堆
積させ、その上に10”cm−”以上のN型不純物(リ
ン)またはP型不純物(がロン)を含むS1層5を50
02000大堆積させる。ここで、高濃度不純物を含む
前記Si層5の具体的な形成法としては、■シリコン蒸
着とリンまたはポロンのイオン化ドーピングを同時に行
う方法、■リンまたはポロンを含むがスとアルゴンガス
雰囲気でシリコンターゲットをスパッタさせる方法、■
プラズマCVDまたは光CVD法で0〜200℃の低温
でドープドアモルファスシリコンを生成する方法などが
挙げられる。
次に、通常にホトリソ工程で前記Si層5およびAI!
Si層4を第1図(b)に示すようにパターニングする
ことにより、残存Si層5およびAI!Si層4からな
る第1層配線層6を形成する。
Si層4を第1図(b)に示すようにパターニングする
ことにより、残存Si層5およびAI!Si層4からな
る第1層配線層6を形成する。
続いて、第1層配線層6上を含む前記基板1上の全面に
通常の方法で第1図(0)に示すように層間絶縁膜(例
えば6000Å厚のCVD PSG膜)7を形成す6・
1しかる
後、層間絶縁膜7に、第1層配線層6上にて第1図(d
)に示すようにスルーホール8をドライエツチングで形
成する。
通常の方法で第1図(0)に示すように層間絶縁膜(例
えば6000Å厚のCVD PSG膜)7を形成す6・
1しかる
後、層間絶縁膜7に、第1層配線層6上にて第1図(d
)に示すようにスルーホール8をドライエツチングで形
成する。
その後、AI!Stの1.0〜1.2μmの堆積とパタ
ー □ニングを行うことにより、前記スルーホール
8を介して前記第1層配線層6、詳しくはその配線層6
のSi層5に接触するAtStからなる第1図(d)に
示す第2層配線層9を前記層間絶縁膜7上に形成する。
ー □ニングを行うことにより、前記スルーホール
8を介して前記第1層配線層6、詳しくはその配線層6
のSi層5に接触するAtStからなる第1図(d)に
示す第2層配線層9を前記層間絶縁膜7上に形成する。
(発明の効果)
、 以上詳述したように、この発明の方法では、
N□ 型またはP型不純物を高濃度に含むSi層/
At 8 i層の複合膜構造で第1層配線層を形成す
る。したがって、次のような効果を有する。
N□ 型またはP型不純物を高濃度に含むSi層/
At 8 i層の複合膜構造で第1層配線層を形成す
る。したがって、次のような効果を有する。
■ 第1層配線層の表面層がS1層であるから、表面層
が金属系の場合のように容易に酸化することがなく、ス
ルーホール抵抗が安定する。
が金属系の場合のように容易に酸化することがなく、ス
ルーホール抵抗が安定する。
また、表面層がSi層であれば、層間絶縁膜のスルーホ
ールのドライエツチング中にフッ化物系のプラズマ種と
の反応が金属系の場合のように容易に起らないので、表
面にフッ化物系の絶縁膜が生成されず、やar+スルー
ホール抵抗が安定する。
ールのドライエツチング中にフッ化物系のプラズマ種と
の反応が金属系の場合のように容易に起らないので、表
面にフッ化物系の絶縁膜が生成されず、やar+スルー
ホール抵抗が安定する。
■ シリサイドま友はメタルをAt Si層と重ねた場
合と同様に、AI!Si層の反射率が大きいことにより
起るノツチ現象を防ぐアンチリフレクション−コーティ
ング(Anti−ReflectionCoating
) 効果およびAI!Si層のヒロックを防止する
効果がある。 、44j
:、゛こ ■ 高濃度不純物を含むSt層 (第1層配線層)とA
I!Si層 (第2層配線層)との接触構造と 2
なるので、スルーホール抵抗が一般のコンタ 、′
・クト抵抗(Aj8i /N” St基板またはA/S
t/P十基板)のように安定する。
合と同様に、AI!Si層の反射率が大きいことにより
起るノツチ現象を防ぐアンチリフレクション−コーティ
ング(Anti−ReflectionCoating
) 効果およびAI!Si層のヒロックを防止する
効果がある。 、44j
:、゛こ ■ 高濃度不純物を含むSt層 (第1層配線層)とA
I!Si層 (第2層配線層)との接触構造と 2
なるので、スルーホール抵抗が一般のコンタ 、′
・クト抵抗(Aj8i /N” St基板またはA/S
t/P十基板)のように安定する。
第1図はこの発明の半導体装置多層配線の製造方法の一
実施例を工程順に示す断面図である。 、′”□
1・・・シリコン基板、4・・・AtSi層、5・・・
高濃度不 “細物を含むSt層、6・・・第1層配
線層、7・・・層間絶縁膜、8・・・スルーホール、9
・・・第2層配線層。
実施例を工程順に示す断面図である。 、′”□
1・・・シリコン基板、4・・・AtSi層、5・・・
高濃度不 “細物を含むSt層、6・・・第1層配
線層、7・・・層間絶縁膜、8・・・スルーホール、9
・・・第2層配線層。
Claims (1)
- 半導体基板上に、N型またはP型不純物を高濃度に含
むSi層/AlSi層の複合膜構造で第1層配線層を形
成する工程と、その配線層上を含む前記基板上の全面に
層間絶縁膜を形成し、これに前記第1層配線層上にてス
ルーホールを開ける工程と、その層間絶縁膜上に、前記
スルーホールを介して前記第1層配線層のSi層に接触
するAlSiからなる第2層配線層を形成する工程とを
具備してなる半導体装置多層配線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7936085A JPS61239644A (ja) | 1985-04-16 | 1985-04-16 | 半導体装置多層配線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7936085A JPS61239644A (ja) | 1985-04-16 | 1985-04-16 | 半導体装置多層配線の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61239644A true JPS61239644A (ja) | 1986-10-24 |
Family
ID=13687726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7936085A Pending JPS61239644A (ja) | 1985-04-16 | 1985-04-16 | 半導体装置多層配線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61239644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011006885A1 (en) | 2009-07-17 | 2011-01-20 | Commissariat à l'énergie atomique et aux énergies alternatives | Nems comprising alsi alloy based transduction means |
-
1985
- 1985-04-16 JP JP7936085A patent/JPS61239644A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011006885A1 (en) | 2009-07-17 | 2011-01-20 | Commissariat à l'énergie atomique et aux énergies alternatives | Nems comprising alsi alloy based transduction means |
US9016125B2 (en) | 2009-07-17 | 2015-04-28 | Commissariat à l'énergie et aux énergies alternatives | NEMS comprising AlSi alloy based transducer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3485959B2 (ja) | 薄膜トランジスタの製造方法 | |
US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
JPS61239644A (ja) | 半導体装置多層配線の製造方法 | |
JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
JPS62274624A (ja) | 半導体装置の製造方法 | |
JPH0467655A (ja) | 半導体装置およびその製造方法 | |
JPH0235731A (ja) | 半導体装置の製造方法 | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
JPH0536846A (ja) | 半導体装置の製造方法 | |
JPS63300538A (ja) | 配線の形成方法 | |
JPH04364759A (ja) | 半導体装置及びその製造方法 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JPH04207054A (ja) | 半導体装置の製造方法 | |
JPH01268150A (ja) | 半導体装置 | |
JPH05243226A (ja) | 半導体装置の製造方法 | |
JPS612360A (ja) | 半導体装置の製造方法 | |
JPH04171825A (ja) | 半導体素子の製造方法 | |
JPS59189657A (ja) | 半導体装置の製造方法 | |
JPH0513364A (ja) | 半導体素子の製造方法 | |
JPS6340357A (ja) | 多結晶シリコン抵抗体の製造方法 | |
JPH01298740A (ja) | 半導体装置 | |
JPS6312169A (ja) | 半導体装置の製造方法 | |
JPH0645278A (ja) | 半導体装置の製造方法 | |
JPH0484422A (ja) | 微細な金属配線の形成方法 | |
JPH06349770A (ja) | 半導体装置の製造方法 |