JPS61235771A - 論理回路診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野」 本発明は、論理回路の診断方式に関シ、特に、。

診断テストパターン数を減少させることに好適な診断方
式に関する。

〔発明の背景」 従来の、診断方式では、参考文献「論理装置のＣＡＤＪ
Ｓ’５６年３月２０発行−社団法人情報処理学会６８ペ
ージに示されるように、順序回路については、実用的に
は、時間的に展開された組合わせ回路として扱かわれて
おり、その結果クロック信号の′″ＨＨルベル″ＬＬル
ベルそれぞれ、１テストパターンとして扱かわれ１クロ
ツクサイクルは、２テストパターンに展開される。その
ため、カウンタ等７リツプフロツプを多段に用いている
回路の診断パターン数は、非常に大きいものになり、試
験機のパターンを記憶する記憶装置を大容ｔｔこする必
要がある。

〔発明の目的〕

本発明の目的は、前項で述べた、公知例の欠点である診
断テストパターン増大による試験極の記憶装置の大容量
化を行なわずに、故障検出能力が同等な、診断を可能と
する診断方式を提供することにある。

（発明の概要〕 上記目的を達成するために、診断パターン数を故障検出
能力を損うことなしに減少させる必要がある。そのため
ｌこ、クロック信号が、通常２以上のテストパターンで
１サイクルとなっているのを圧縮する手法を用いること
とした。すなわち本発明は、フリップフロップを動作さ
せるために必要なりロック周期は、１テストパターンの
出力時間内に、十分発生可能である（テストサイクルは
約１００マイクロ秒でクロック周期は、数十ナノ秒であ
る）から、クロックのみ変化して他のデータ信号が変化
しないテストパターンについては、削除し、かわりに、
クロック圧縮信号を発生し、被試験装置にクロックを供
給する回路を試験機に付加することを特徴とする診断方
式である。

〔発明の実施例」 以下、本発明の一実施例を、第１図、第２図により説明
する。

診断テストパターン発生器１では、あらかじめ圧縮され
たテストパターンを記憶している。

その圧縮方法は、第２図に示すように、データ便号（１
２及１３）が変化せず、クロック信号１４のみが、変化
しているテストパターンの時は、データ信号を１５及１
６のように圧縮し、クロック発生要求信号２０を、テス
トパターンとして追加する。

診断テストパターン発生器１より出力される信号のうち
、データ信号８はそのまま、被試験装置６に供給され、
クロック信号６は、パターン圧縮器２に入力され、クロ
ック発生要求信号５が、出力されている時は、被試験装
置３に供給され、クロック発生要求信号５が出力されて
いない時は、パターン圧縮器２に内蔵される、クロック
発生器４より、クロック信号が、被試験装置３に供給さ
れる。但し、クロック発生器４より出力される、クロッ
ク信号は、テストサイクル１８より短くかつ７リツプフ
ロツプを動作させるに十分なパルス幅を保障する周期で
あるまた、テストサイクルに同期している。上述の方法
によりテストパターンを圧縮することが可能である。

〔発明の効果」 本発明によれば、診断テストパターン数を減少させるこ
とが出来る。同期式論理回路でテストパターン数を最高
５０−減らすことが可能である。

よって、試験機の記憶容量を増大することなく論理規模
の大きい回路を診断出来る効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を実現するための、診断シ
ステムの構成図、第２図は、診断テストパターンの入力
波形の、変換の様子を示す説明図である。 ２・・・パターン圧縮器、　　３・・・被試験装置、４
・・・クロック発生器、 ５・・・パターン圧縮要求信号、８・・データ信号、９
・・・データ１Ｍ号、１７・・・クロック信号、１日・
・・テストサイクル時間、１９・・・圧縮時間、２０・
・・クロック発生要求信号。

Claims (1)

【特許請求の範囲】
1. １　論理回路を駆動するための駆動回路と該駆動回路に
   信号を与えるための入力データ列を記憶装置論理回路の
   出力信号を観測する測定回路と測定結果を記憶する記憶
   装置、期待する出力信号の値を記憶装置及び出力結果と
   、期待の比較判定を行う回路より成る、診断装置におい
   て、入力信号のうちクロック信号のみの入力変化タイミ
   ングを可変にする回路を付加していることを特徴とする
   論理回路診断方式。