JPS61221528A - ゲ−トタ−ンオフサイリスタのスナバ回路 - Google Patents

ゲ−トタ−ンオフサイリスタのスナバ回路

Info

Publication number
JPS61221528A
JPS61221528A JP60062485A JP6248585A JPS61221528A JP S61221528 A JPS61221528 A JP S61221528A JP 60062485 A JP60062485 A JP 60062485A JP 6248585 A JP6248585 A JP 6248585A JP S61221528 A JPS61221528 A JP S61221528A
Authority
JP
Japan
Prior art keywords
thyristor
gate turn
snubber circuit
capacitor
snubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60062485A
Other languages
English (en)
Inventor
光岡　宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60062485A priority Critical patent/JPS61221528A/ja
Priority to US06/838,835 priority patent/US4697219A/en
Priority to FR868604190A priority patent/FR2579389B1/fr
Priority to DE19863609886 priority patent/DE3609886A1/de
Publication of JPS61221528A publication Critical patent/JPS61221528A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Power Conversion In General (AREA)
  • Thyristor Switches And Gates (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ゲートターンオフサイリスタのスナバ回路
に関し、特に、ゲートターンオフサイリスタの陽極−陰
極間電圧の異常上昇を抑制するためのスナバ回路の改良
に関する。
［従来の技術］ ゲートターンオフサイリスタ（以下、ＧＴｏと称す）は
、ゲートに負電流を流すことによって主電流を遮断する
ことができるいわゆる自己消弧型素子であり、転流回路
を必要としないことがら装置を小型化できる利点がある
ために、チョッパ回路や各種のインバータ装置等に感ん
に使用されるようになってきている。しかし、ＧＴＯの
主電流（陽極電流）をゲートにより遮断するためには、
遮断時の陽極電圧上昇率をそのＧＴＯ素子に規定された
値以下に抑制しないと遮断失敗を起こし、その場でＧＴ
Ｏが破壊されてしまう。
第４図はＧＴＯの陽極電圧上昇率（ｄｖ／ｄｔ）を抑制
するためのスナバ回路の従来例を示す回路図である０図
において、ＧＴＯｌの陽極７と陰極８との間には、スナ
バ回路２が接続される。このスナバ回路２は、ダイオー
ド３と、コンデンサ４と、抵抗５とを含む。コンデンサ
４とダイオード３とは直列接続されて陽極７と陰極８と
の間に接続される。なお、ダイオード３はＧＴＯｌに対
して同極性となるように、その陽極がコンデンサ４を介
してＧＴＯｌの陽極７に接続され、その陰極がＧＴＯｌ
の陰極８に接続される。抵抗５はダイオード３に対して
並列接続される。一方、ＧＴＯｌのゲート極９と陰極８
との藺には、ゲート極９にオン、オフ用のゲートパルス
電流を供給するためのゲート駆動回路６が接続される。
なお、陽極７に接続されたインダクタンス１０は、主回
路（図示せず）のリーケージインダクタンスである。
第５図は第４図に示すＧＴＯｌの遮断時における動作を
説明するための波形図である。以下、この第５図を参照
して第４因の回路の動作を説明する。今、ＧＴＯｌの陽
極７から陰極８に向かって主電流■、が流れているとき
、ＧＴＯＩの陰極８からゲート極９に向けてゲート逆電
２に！ｌｅａを流し始めると、成る一定の遅れ時間ｔ、
後に主電流ＩＡは急激に減少し始める。このとき、主回
路（図示せず）中に存在するり一ケージインダクタンス
（ストレーインダクタンス）１０によって急峻なスパイ
ク電圧が発生する。このスパイク電圧は、ＧＴＯＩの陽
極７．陰極８１１１に順方向に印加されようとするが、
ダイオード３を通じてコンデンサ４に一時的に側路電流
が流れ、急激な主電流の変化が抑えられ、遮断時の陽極
電圧上昇率（ｄｖ／ｄｔ）を規定値に抑えることができ
る。このときのｄＶ／　ｄｔは、遮断電流（遮断直前の
土竜８１）を■ＧＱ、コンデンサ４の静電容量をＣとす
れば、おおよそａＶ、’　ｄｔ−Ｉ　ａ　ｏ　／　Ｃで
表わされる。なお、陽極電流遮断時にコンデンサ４に充
電された電荷は、ＧＴＯｌの導通期間中に速やかに抵抗
５を介して放電され、次サイクルの遮断に備えられる。
ところで、ＧＴｏｌのオン、オフ繰返し周波数をｆ１回
路電圧（コンデンサ４の充電電圧）をＶ、とすれば、こ
のスナバ回路２による電力損失Ｗ、は、Ｗｓ　＝（１／
２＞’Ｃ’Ｖｃ　’　・ｆで表わされ、コンデンサ４の
静電容量Ｃに比例する。
［発明が解決しようとする問題点コ 従来のＤＴＯのスナバ回路は、以上のように構成され°
Ｃいるので、主Ｉｉ流すなわち遮ＩＦｉ！１ｉＧＱが変
化する場合、その最大値に合わせてコンデンサ４の容Ｉ
Ｃを選定しておく必要があった。そのため、遮断電流Ｉ
ＧＱが最大値より小さい軽負荷時には不必要に大きなコ
ンデンサ客員のために過大なスナバ損失が発生するとい
う問題点があった。このことは、特に、短時間過負荷耐
量が要求される装置において大きな回頭となっていた。
この発明は、上記のような問題点を解消するためになさ
れたもので、遮断電流の大きざが′変化しても、それに
合わせてスナバ回路損失を最小にできるＧＴＯのスナバ
回路を提供することを目的とする。
［ｆｉ９１ｉ点を解決するための手段］この発明は、Ｇ
ＴＯの陽極と陰極との間に主スナバ回路に加えて少なく
とも１組の副スナバ回路を設け、ＧＴＯに流れる主電流
の大きさに応じて副スナバ回路を選択的に能動化させ、
それによってスナバ回路損失を最小に抑えるようにした
ものである。
［作用］ この発明におけるＧＴＯのスナバ回路は、比較的小さい
定常負荷時にはこれに見合った比較的小客層のコンデン
サからなる主スナバ回路のみで運転し、負荷が増すなど
してＧＴＯの遮断１！流が予め定められた値を越えたと
ぎにのみその時々の遮Ｉｉ　［ｍに見合ったコンデンサ
容量となるように＃１スナバ回路を選択的にｊ！ａ化し
ていくように作用する。
［発明の実施例］ 第１図はこの発明の一実施例を示す回路図である。なお
、この実施例において第４図の回路と同様の部分は同一
の参照番号を付しその詳糟な説明を省略する。図におい
て、ＧＴＯＩの陽極７と陰極８との間には、第４図と同
様の主スナバ回路゛２が接続されるとともに、副スナバ
回路２ａおよび２ｂが接続されるｅＩｌｌスナバ回路２
ａおよび２ｂは同種の構成であるので、ここでは代表的
に副スナバ回路２ａの構成について説明する。副スナバ
回路２ａはコンデンサ４ａと、サイリスタ１１ａと、抵
１ｉＥ５ａと、ダイオード１２ａとを含む。コンデンサ
４ａおよびサイリスタ１１ａは直列接続され、ＩＩ権７
と陰極８との間に接続される。サイリスタ１１ａはＧＴ
Ｏｌと同極性となるように、その陽極がコンデンサ４ａ
を介してＧＴＯｌの陽ｆｌ　７に接続され、その陰極が
ＧＴＯｌの陰極８にａ続される。ダイオード１２ａおよ
び抵抗５ａは直列接続され、サイリスタ１１ａの陽極と
陰極との間に接続される。なお、ダイオード１２ａはサ
イリスタ１１ａに対して逆極性となるようにその陰極が
サイリスタ１１ａの陽極に接続され、その陽極が抵抗５
ａを介してサイリスタ１１ａの陰極に接続される。
一方、ＧＴＯＩの主電流経路には、ＧＴＯｌの主電流値
を検出するための電流検出器１３が設けられる。この電
流検出器１３の出力は制御回路１４に与えられる。この
制御回路１４は、ＧＴｏｌの主電流値の大きさに応じて
、副スナバ回路２ａおよび２ｂを選択的に能動化するた
めの回路である。制御回路１４は、副スナバ回路２ａの
ために設けられた電流設定器１５ａと比較１１６ａと点
弧パルス発生器１７ａとを含み、また副スナへ回路２ｂ
のために設けられた電流設定器１５ｂと比較器１．６ｂ
と点弧パルス発生！１１７ｂとを含む。
比較回路１６ａおよび１６ｂには、それぞれの一方入力
に電流検出器１３の出力が与えられる。また、比較器１
６ａおよび１６ｂの他方入力には、それぞれ、電流設定
器１５ａおよび１５ｂの出力が与えられる。比較器１６
ａＩ３よび１６ｂの出力は、それぞれ、点弧パルス発生
器１７ａおよび１７ｂに与えられる。点弧パルス発生器
１７ａおよび１７ｂの出力は、それぞれ、副スナバ回路
２ａのサイリスタ１１ａおよび副スナバ回路２ｂのサイ
リスタ１１ｂのそれぞれのゲート極に与えられる。
次に、第１図の実施例の動作について説明する。
まず、ＧＴＯの遮断電流が比較的小ざい定常負荷時にお
ける動作を説明する。この場合、ＧＴＯＩに流れる主電
流の大きさは、電流設定１！！１５ｇおよび１５ｂで設
定された値よりも小さくなっているので、比較器１６ａ
および１６ｂからはローレベルの信号が出力される。し
たがって、点弧パルス発生器１７ａおよび１７ｂからは
何らの点弧パルスも発生されず、副スナバ回路２ａおよ
び２ｂはいずれも不能動化されている。したがって、こ
の場合、比較的小容量のコンデンサからなる主スナバ回
路２のみで運転を行なうことになり、スナバ回路の電力
損失が最小に保たれる。
一方、負荷変動等によりＧＴＯｊの遮断電流が電流設定
器１５ａに設定された値を越えた場合にはこれに対応す
るサイリスタ１１ａが点弧され、副スナバ回路２ａが能
動化される。したがって、この場合主スナバ回路２と副
スナバ回路２ａとで運転が行なわれ、スナバ用コンデン
サの容量前遮断電流に見合った値に増加せしめることが
できる・さらに、負荷が増大してＧＴＯＩの遮断電流が
電流設定器１５ｂに設定された値を越えた場合には、こ
れに対応するサイリスタ１１ｂも点弧される。したがっ
て、この場合、主スナバ回路２と、副スナバ回路２ａお
よび２ｂのすべてで運転が行なわれる。したがって、ス
ナバ用コンデンサの容量がさらに増加せしめられ、遮断
電流の増大に対応させることができる。
以上のように、第１図の実施例では、ＧＴＯ１の遮断電
流の大きさに応じて必要な副スナバ回路のみを能動化す
るようにしているので、常にスナバ用コンデンサの容量
を最適値に保つことができ、スナバ回路の電力損失を最
小に保つことができる。
なお、第２図はスナバ用コンデンサの容量Ｃとゲート制
御で遮断可能な電流値１ａｏとの関係の一例を示すグラ
フである。この第２図に示すような関係をもとに、各コ
ンデンサ４．４ａ　、４ｂの容量とそれぞれのコンデン
サ容量に対応した遮断電流値とを実用的な値に選定する
ことができる。
なお、サイリスタ１ｉａｓるいは１１ｂに並列接続され
ているダイオード１２ａあるいは１２ｂと抵抗５ａある
いは５ｂとの直列回路でコンデンサ４ａあるいは４ｂの
充電電荷をＧＴＯｌの導通期間中にこれを通して放電せ
しめることができ、次サイクルの遮断に備えることがで
きる。
第３図はこの発明の他の実施例を示す回路図である。な
お、この実施例は第１図に示す実施例の放電回路の部分
を改良したものであり、第３図ではその特徴部分のみを
図示している。図において、ダイオード３とコンデンサ
４との接続点Ａと、サイリスタ１１ａとコンデンサ４ａ
との接続点８との間にはダイオード１８ａが接続される
。このダイオード１８ａはサイリスタ１１ａと反対極性
となるようにその陽極が抵抗５を介してサイリスタ１１
ａの陰極に接続され、その陰極がサイリスタ１１ａの陽
極に接続される。また、前記接続点Ａと、サイリスタ１
１ｂとコンデンサ４ｂとの接続点Ｃとの間にはダイオー
ド１８ｂが接続される。
このダイオード１８ｂはサイリスタ１１ｂと反対極性と
なるようにその陽極が抵抗５を介してサイリスタ１１ｂ
の陰極に接続され、その陰極がサイリスタ１１ｂの陰極
に接続される。
上述のような第３図の実施例によれば、コンデンサ４ａ
に充電された電荷は抵抗５およびダイオード１８ａを介
して放電され、コンデンサ４ｂに充電された電画は抵抗
５およびダイオード１８ｂを介して放電される。したが
って、この第３図の実施例によれば、主スナバ回路２の
放電抵抗５を副スナバ回路２ａおよび２ｂの放電抵抗に
も共用することができ、回路を簡素化することができる
。
なお、以上説明した実施例によれば、副スナバ回路を２
組設けたものを示したが、副スナバ回路は１組あるいは
３組以上設けられてもよいことはもちろんである。
また、副スナバ回路２ａおよび２ｂに用いるスイッチン
グ素子としてサイリスタ１１ａおよび１１ｂに代えてト
ランジスタを用いてもよい。この場合、点弧パルス発生
１１１７ａおよび１７ｂに代えて、比較回路１６ａおよ
び１６ｂの出力に応答して一定時間トランジスタの導通
制御信号を発生するような導通制御信号発生回路を設け
るようにすればよい。
［発明の効果］ 以上のように、この発明によれば、ＧＴＯの遮断電流の
大小に応じて副スナバ回路を選択的に能動化させるよう
にしているので、スナバ回路のコンデンサの容量を常に
適切な値に保つことができ、スナバ回路損失を遮断電流
の大きさに合わせて常に最小にすることができ、効率の
良いＧＴＯ装置が実現できる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す回路図である。第２
図はスナバ用コンデンサの容量とゲート遮断電流の関係
の一例を示すグラフである。第３図はこの発明の他の実
施例を示す部分回路図である。第４図は従来のＧＴＯの
スナバ回路の一例を示す回路図である。第５図は第４図
に示すＧＴＯｌの主電流遮断時における動作を説明する
ための波形図である。 図において、１はＧＴｏ、２は主スナバ回路、２ａおよ
び２ｂは副スナバ回路、３はダイオード、４．４ａ　、
４ｂはコンデンサ、５．５８．５ｔｌは抵抗、６はゲー
ト駆動回路、１１ａおよび１１ｂはサイリスタ、１２ａ
ｅよび１２ｂはダイオード、１３は電流検出器、１４は
制御回路、１５ａおよび１５１）は電ｍ設定器、１６ａ
および１６ｂは比較器、１７ａおよび１７ｂは点弧パル
ス発生器、。 １８ａおよび１８ｂはダイオードを示す。 代　　理　　人　　　　　大　　岩　　増　　雄第１図 第３図 第４図 第５図 Ｈυ 手続補正書（自発）

Claims (7)

    【特許請求の範囲】
  1. （１）ゲートターンオフサイリスタの陽極−陰極間電圧
    の異常上昇を抑制するためのスナバ回路であって、 前記ゲートターンオフサイリスタの陽極と陰極との間に
    接続される主スナバ回路、 前記ゲートターンオフサイリスタの陽極と陰極との間に
    接続される少なくとも１組の副スナバ回路、および 前記ゲートターンオフサイリスタの陽極−陰極間に流れ
    る主電流の大きさに応じて、前記副スナバ回路を選択的
    に能動化するための制御回路を備え、 前記主スナバ回路は、 前記ゲートターンオフサイリスタに対して並列接続され
    る第１のコンデンサと、 前記ゲートターンオフサイリスタに対して同極性となる
    ように当該ゲートターンオフサイリスタに対して並列接
    続され、かつ前記第１のコンデンサに対して直列接続さ
    れた第１のダイオードと、前記第１のダイオードに対し
    て並列接続された第１の抵抗素子とを含み、 前記副スナバ回路は、 前記ゲートターンオフサイリスタに対して並列接続され
    る第２のコンデンサと、 前記ゲートターンオフサイリスタに対して並列接続され
    、かつ前記第２のコンデンサに対して直列接続され、前
    記制御回路の出力に応答してスイッチング動作を行なう
    スイッチング素子と、前記第２のコンデンサに蓄積され
    た電荷を前記ゲートターンオフサイリスタの導通期間中
    に放電するための放電回路とを含む、ゲートターンオフ
    サイリスタのスナバ回路。
  2. （２）前記放電回路は、 前記ゲートターンオフサイリスタに対して反対極性とな
    るように前記スイッチング素子に対して並列接続された
    第２のダイオードと、 前記スイッチング素子に対して並列接続され、かつ前記
    第２のダイオードに対して直列接続された第２の抵抗素
    子とを含む、特許請求の範囲第１項記載のゲートターン
    オフサイリスタのスナバ回路。
  3. （３）前記放電回路は、 前記第１のコンデンサと前記第１のダイオードとの接続
    点および前記第２のコンデンサと前記スイッチング素子
    との接続点の間に介挿されたダイオードと、 前記第１の抵抗素子とで構成される、特許請求の範囲第
    １項記載のゲートターンオフサイリスタのスナバ回路。
  4. （４）前記スイッチング素子は、前記ゲートターンオフ
    サイリスタと同極性に接続されたサイリスタである、特
    許請求の範囲第１項ないし第３項のいずれかに記載のゲ
    ートターンオフサイリスタのスナバ回路。
  5. （５）前記制御回路は、 前記ゲートターンオフサイリスタに流れる主電流を検出
    するための電流検出器と、 前記電流検出器の出力と予め設定された値とを比較し、
    前記主電流が予め定められた値を越えたことを検出する
    比較器と、 前記比較器の出力に応答して、前記サイリスタを選択的
    に点弧させる点弧パルス発生器とを含む、特許請求の範
    囲第４項記載のゲートターンオフサイリスタのスナバ回
    路。
  6. （６）前記スイッチング素子は、トランジスタである、
    特許請求の範囲第１項ないし第３項のいずれかに記載の
    ゲートターンオフサイリスタのスナバ回路。
  7. （７）前記制御回路は、 前記ゲートターンオフサイリスタに流れる主電流を検出
    するための電流検出器と、 前記電流検出器の出力と予め設定された値とを比較し、
    前記主電流が予め定められた値を越えたことを検出する
    比較器と、 前記比較器の出力に応答して、前記トランジスタを選択
    的に導通させる導通制御信号発生回路とを含む、特許請
    求の範囲第６項記載のゲートターンオフサイリスタのス
    ナバ回路。
JP60062485A 1985-03-25 1985-03-25 ゲ−トタ−ンオフサイリスタのスナバ回路 Pending JPS61221528A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60062485A JPS61221528A (ja) 1985-03-25 1985-03-25 ゲ−トタ−ンオフサイリスタのスナバ回路
US06/838,835 US4697219A (en) 1985-03-25 1986-03-12 Snubber circuit for gate turnoff thyristor
FR868604190A FR2579389B1 (fr) 1985-03-25 1986-03-24 Circuit amortisseur pour un thyristor interruptible
DE19863609886 DE3609886A1 (de) 1985-03-25 1986-03-24 Daempfungsschaltung fuer gto-thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60062485A JPS61221528A (ja) 1985-03-25 1985-03-25 ゲ−トタ−ンオフサイリスタのスナバ回路

Publications (1)

Publication Number Publication Date
JPS61221528A true JPS61221528A (ja) 1986-10-01

Family

ID=13201526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60062485A Pending JPS61221528A (ja) 1985-03-25 1985-03-25 ゲ−トタ−ンオフサイリスタのスナバ回路

Country Status (4)

Country Link
US (1) US4697219A (ja)
JP (1) JPS61221528A (ja)
DE (1) DE3609886A1 (ja)
FR (1) FR2579389B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234874A (ja) * 1987-03-19 1988-09-30 Toshiba Corp サイリスタバルブ
EP0309919B1 (en) * 1987-09-30 1993-01-20 Hitachi, Ltd. A power conversion apparatus
DE3869752D1 (de) * 1987-12-23 1992-05-07 Bbc Brown Boveri & Cie Abschaltbarer thyristor mit ueberspannungsschutz.
US4812943A (en) * 1987-12-24 1989-03-14 Sundstrand Corp. Current fault protection system
DE3905645A1 (de) * 1989-02-21 1990-08-23 Licentia Gmbh Ansteuerverfahren zur verbesserung des ueberstromabschaltverhaltens von leistungshalbleiterschaltern mit mos-steuereingang
US4912620A (en) * 1989-05-19 1990-03-27 Boschert, Inc. Lossless clipper with peak regulation feature
DE3931729C1 (ja) * 1989-09-22 1990-07-12 Transtechnik Gmbh, 8150 Holzkirchen, De
DE4018165C1 (en) * 1990-06-01 1991-03-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De High power insulated gate transistor circuitry - has additional capacitor and thyristor fired by rectifier overcurrent in series across DC voltage source
JPH053667A (ja) * 1991-06-26 1993-01-08 Toshiba Corp サイリスタ回路の保護装置
US5436786A (en) * 1992-12-21 1995-07-25 Dairyland Electrical Industries, Inc. Isolator surge protector for DC isolation and AC grounding of cathodically protected systems
US5436540A (en) * 1994-05-16 1995-07-25 General Electric Company Protection circuit for a gate turn-off device in an electrical braking system for an electric traction motor vehicle
CA2183176C (en) * 1995-08-18 2000-10-24 Brian R. Pelly High power dc blocking device for ac and fault current grounding
US5856904A (en) * 1996-11-15 1999-01-05 Dairyland Electrical Industries, Inc. Voltage and current based control and triggering for isolator surge protector
US5923513A (en) * 1997-01-10 1999-07-13 International Rectifier Corp. Active snubber device for power modules
US5796599A (en) * 1997-03-12 1998-08-18 Reliance Electric Industrial Company Self-powered gate driver board
US5949664A (en) * 1997-06-19 1999-09-07 Wisconsin Alumni Research Foundation Current stiff converters with resonant snubbers
US6611410B1 (en) 1999-12-17 2003-08-26 Siemens Vdo Automotive Inc. Positive supply lead reverse polarity protection circuit
US6885535B2 (en) * 2000-01-19 2005-04-26 Club Car, Inc. Non-linear snubber circuit
DE10031778A1 (de) * 2000-06-29 2002-01-24 Siemens Ag Verfahren und Vorrichtung zur Regelung der Stromanstiegsgeschwindigkeit
DE102006017487A1 (de) 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
FI123528B (fi) * 2009-10-05 2013-06-28 Alstom Grid Oy Induktiivisen kuorman kytkeminen
WO2014198734A1 (en) 2013-06-14 2014-12-18 Alstom Technology Ltd Semiconductor switching string

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855749B2 (ja) * 1976-12-25 1983-12-12 株式会社東芝 ゲ−トタ−ンオフサイリスタの保護装置
JPS6056062B2 (ja) * 1977-03-24 1985-12-07 株式会社東芝 ゲ−トタ−ンオフサイリスタのゲ−ト回路
US4535378A (en) * 1982-11-16 1985-08-13 Tokyo Shibaura Denki Kabushiki Kaisha Overcurrent detector for an inverter
DE3316280C1 (de) * 1983-04-29 1984-01-26 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Zusatzbeschaltung für ein abschaltbares Leistungshalbleiterventil

Also Published As

Publication number Publication date
US4697219A (en) 1987-09-29
DE3609886C2 (ja) 1989-10-12
DE3609886A1 (de) 1986-10-02
FR2579389B1 (fr) 1993-01-15
FR2579389A1 (fr) 1986-09-26

Similar Documents

Publication Publication Date Title
JPS61221528A (ja) ゲ−トタ−ンオフサイリスタのスナバ回路
US5200878A (en) Drive circuit for current sense igbt
US7368972B2 (en) Power transistor control device
JP6939059B2 (ja) 半導体素子の駆動装置
JPH08103023A (ja) 電圧クランプ回路
CN109889028B (zh) 一种吸收电容预充电电路和尖峰电压吸收电路
JP3067448B2 (ja) 半導体装置
JP3133166B2 (ja) ゲート電力供給回路
US5530617A (en) Exciter circuit with oscillatory discharge and solid state switchiing device
US5235487A (en) Inverter with overload current protection
US4292550A (en) Gate control circuit with capacitor for field controlled thyristor
KR890004975B1 (ko) Gto 사이리스터의 스너버회로
JP2861169B2 (ja) 電力変換装置のスナバ回路
US4346309A (en) Controllable rectifier circuit
Knöll High-current transistor choppers
JPH0260093B2 (ja)
JP3191661B2 (ja) 半導体素子の過負荷保護回路
SU1302408A1 (ru) Транзисторный инвертор
JPH0691752B2 (ja) 電力変換装置のア−ム短絡電流検出回路
JPS59202727A (ja) 半導体スイツチの過電圧防止装置
JPS62217864A (ja) インバ−タのスナバ回路
JPS5914356A (ja) ゲ−トタ−ンオフサイリスタのゲ−ト制御装置
SU1014091A1 (ru) Устройство дл защиты последовательного инвертора от перегрузки
JPS61147773A (ja) ゲ−トタ−ンオフサイリスタの過電流保護回路
JPH0145837B2 (ja)