JPS5914356A - ゲ−トタ−ンオフサイリスタのゲ−ト制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体スイッチング素子のゲート制御装置に
係り、特にゲートターンオフサイリスタのゲート制御装
置に関する。

ゲートターンオフサイリスタは、交流電力または直流電
力を制御する制御装置のスイッチング素子として用いら
れる。

かかる制御装置のうちモータ駆動用のインバータ等にお
（・て１、誘導性負荷時のゲートターンオフサイリスタ
のオンゲート電流は、対応する主スイツチング素子をオ
ンさせようとする期間全体におよんで供給されている。

これは負荷が遅れ力率の場合アノード電圧がゲートトリ
ガパルス信号発生−の出力パルスの立上りよりも遅れて
負から正に反転するため、時間幅の狭℃・オンゲートパ
ルスではゲートターンオフサイリスタを点弧できない場
合があるためであった。

このようにオン期間全体にわたってオンゲートパルスを
印加する方式では、ゲートドライバから供給する電気エ
ネルギが相当大ぎくなり、ゲートドライバも大型となら
ざるを得なかった。

このような問題を解決するために、従来第１図に示すよ
うなオンゲート信号供給方式が提案されている。すなわ
ち、第１図においてＳｌはゲートターンオフサイリスタ
のアノード電圧、Ｓ２はゲートトリガ信号発生器の出力
信号、Ｓ３はゲートターンオフサイリスタに印加するゲ
ート電流波形である。

第１図に示すように基準電圧Ｖｒｅｆ、はゲートターン
オフサイリスタの定常オン電圧Ｖ７よりも一定の値だけ
高く設定されて（・る。ゲートトリガ信号発生器の出力
信号Ｓ２がゲートトライバに印加された時点ｔｏからゲ
ートターンオフサイリスタのアノード電圧が減少し基準
電圧Ｖｒｅｆ、に等しくなる時点ｔ１までの期間のみ、
対応するゲートターンオフサイリスタに増幅されたゲー
ト電流Ｓ３が供給されるようにして、ゲートドライバか
ら供給する電気エネルギを小さくできるようにしている
。しかしこの方法は次のような欠点があり、実用化され
ていない。

大電流用のゲートターンオフサイリスタでは、一般にカ
ソード電極部が多数の島状に分割されていること、およ
びゲートターンオフサイリスタのオン電流＝オン電圧特
性は第２図の曲線１．．１２　　に示すようになり、オ
ン電流（Ｉ）が増加するにつれてオン電圧Ｍが高くなる
ことなどから、大電流領域でも所期の目的を達成しよう
とすると、基準電圧Ｖｒｅｆは第２図の温度特性曲線１
．　、１２に示すようにＶＴＩ以上に設定しなげればな
らない。しかし基準電圧ｖｒｅｆを高く設定すると、次
の理由により素子の破壊を招きやす（・。

すなわち、ターンオン時（第１図のｔ＋以前）のアノー
ド電流が比較的低いＩＴ２の場合には、全体のカソード
中の（・くつかの島のみがオンし、他はオフ状態にあっ
てもアノード電圧はｖＴ２よりも高いが基準電圧Ｖ　　
よりも低い値になり、ゲートｒｅｆ。

電流はｔ１時点で消失してしまう。

このため、ｔ１以前の時点でターンオンしなかったカソ
ードの島がこれ以後の期間でターンオンする可能性は非
常に少ない。

さらにこの状態でアノード電流が増加してゆくと、オン
状態にあるカソードの島の温度が上昇し、オフ状態にあ
るカソードの島との温度差が拡大する。

ゲートターンオフサイリスタのオン電圧は、第２図に示
すように接合部温度の高いカソードの島のオン電圧が下
がり、一層オフ状態にあるカソードの島への電流の拡が
りを困難にさせる。

したがって、この状態でゲートに負のパルスが印加され
ると、現にオン状態にあるカソードの島部分の下降期間
における電力損失密度が極めて高くなり、素子を破壊に
至らしめる危険度が高い。

よって、図１に示す方式によるゲートターンオフサイリ
スタのオンゲート電流パルス幅の狭幅化は素子の安全動
作に問題があり、実用化できない。

本発明は、上述の欠点を除去したもので、その目的は、
ゲートターンオフサイリスタをターンオンもしくはその
オン状態を確実にし、かつ外部から供給する電気エネル
ギを大幅に小さくでき、しかも安全に動作させることが
できるゲート制御装置を提供することである。

以下に、本発明の実施例に係るゲートターンオフサイリ
スタのゲート制御装置につ（・て、第３図ないし第４図
を参照しながら説明する。

第３図において、１０は被制御スイッチング素子である
。ところのゲートターンオフサイリスタ（以下ＧＴＯと
称する。）である。

２０はＧＴＯｌｏに付加されるスナバ回路である。

３０は制御電源回路で直流電源３１を有する。４゜はＧ
ＴＯＩＯのスナバ回路２ｏのコンデンサ電圧を検出する
検出回路である。

６０は検出回路４０の検出記号とゲートトリガ信号発生
器８０がらのトリガ信号との論理回路、７０は論理回路
６０の出力信号に応じてＧＴＯＩＯのゲート電流をオン
、オフさせるゲート駆動回路である。

前記スナバ回路２０はスナバコンデンサ２１、抵抗２２
、ダイオード２３がら構成されている。

ダイオード２４はフリーホイリングダイオードである。

スナバコンデンサ２１は放電抵抗２２を介してＧＴＯ１
０のアノードとカソード間に接続され、ダイオード２３
はそのアノードがＧＴＯＩＯのアノード側になるように
抵抗２２に並列接続されている。

フリーホイリングダイオード２４はＧＴＯＩＯに逆並列
に接続されている。

スナバコンデンサ電圧検出回路４０は、以下の構成から
成る。すなわち、互（・に直列接続された抵抗４１、ゼ
ナーダイオード４２、逆流阻止用のダイオード４３を有
し、抵抗４１の一端は直流電源３１の正極端子に、また
、前記ダイオード４３のカソード側はスナバコンデンサ
２１と抵抗２２の接続点間に接続されている。

第１の電界効果トランジスタ５１のゲート電極はゼナー
ダイオード４２と、抵抗４１の接続点へソース電極は電
源３１の正極へ、ドレインは抵抗５２を介して電源の負
極へそれぞれ接続されている。電界効果トランジスタ５
１のドレイン電極と抵抗５２の接続点に信号反転回路５
３０入力側が接続されている。このように構成されたス
ナバコンデンサ電圧検出回路４０によって、第４図に示
す基準電圧Ｖｒｅｆは、電源３１の電圧ｖ１とゼナーダ
イオード４２のゼナー電圧Ｖ２および電界効果トランジ
スタ５１のスレッシュホールド電圧で決まり、ゼナー電
圧を適当な値に選ぶことによって可変できる。

論理回路６０は、ナンド回路６１で構成され、ナンド回
路６１の一方の入力端子は信号反転回路５３の出力端子
に接続されている。他方の入力端子はゲートトリガ信号
発生器の出力側に接続されてし・る。

ゲート駆動回路７０は第２の電界効果トランジスタ７１
と抵抗６２．７２を有し、トランジスタ７１のゲート電
極はナンド回路６１の出力端子と、抵抗６２を介して電
源３１の正極に接続され、ドレイン電極は抵抗７２を介
してＧＴＯＩＯのゲート電極に接続されている。

次に、第３図に示す回路の動作を説明する。上記構成の
ゲート制御装置において、ＧＴＯＩＯがオフ状態のとぎ
、スナバコンデンサ２１は第４図の曲線ｔ３に示すよう
に所定電圧に充電されている。

今、ｔｏ時点でゲートトリガ信号発生器８０がらの信号
がナンド回路６１の他方の入力側に供給されると、一方
の入力側は後述するようにハイレベルの入力であるから
このナンド回路６１の出力信号がローレベルになり、電
界効果トランジスタ７１がオンし、Ｇ’Ｉ’ＯＩＯのゲ
ートにオンゲート電流が供給される。

これによってＧＴＯ１０はターンオンし始め、アノード
電流が流れ始めるとともにアノード電圧（ＶＡ）が第４
図の図示のように下降し始める。この時、スナバコンデ
ンサ２１の電荷は抵抗２２゜ＧＴＯＩＯのアノードおよ
びカラードおよびスナバコンデンサ２１のループで放電
し、スナバコンデンサ２１の充電電圧Ｖ８は、第４図の
曲線ｔ４に示すようにスナバコンデンサ２１の定量値Ｃ
８と抵抗２２の抵抗値Ｒ８によって決まる時定数で下降
する。

制御電源電圧ｖ１とスナバコンデンサｖｓとの差電圧（
ｖ、−Ｖｓ）が所定値、すなわちゼナーダイオード４２
のゼナー電圧ＶＺよりもｖｓが小さくなると、ゼナーダ
イオード４２が導通する。この時のゼナー電圧Ｖｚによ
ってＧＴＯＩＯに印加すべきゲート電流をオフにする基
準電圧（Ｖｒｅｆ、　）が設定される。

尚、ＶｒｅｆはゼナーダイオードのＶＺとダイオード４
３の順電圧降下分を加えた電圧となる。したがって、ス
ナバコンデンサ２１の電圧Ｖｓが基準電圧”ｒｅｆ、以
下になると、ゼナーダイオード４２が導通し、抵抗４１
の電圧降丁が、電界効果トランジスタ５１のスレッシュ
ホールド電圧Ｖ。５（ｉｈ１以上になると第１の電界効
果トランジスタ５１が導通する。

第１の電界効果トランジスタ５１が導通すると、抵抗５
２の接続点Ｊ２の電圧が上昇して第４図の曲線ｔ５に示
すようにハイレベルになり、信号反転回路５３の出力は
同図ｔ、６のようにローレベルになる。

したがって、曲線ｔ７に示すようにゲートトリガ信号発
生器８０からトリガ信号がナンド回路６１の他方の入力
側に印加されているとき、このナンド回路６１の出力は
曲線ｔ８ｂに示すようにハイレベルとなり、第２の電界
効果トランジスタ７１がオフとなる。これにより曲線ｔ
９に示すようにＧＴＯｌｏのゲート電流がオフとなる。

第１図に示す従来方式ではアノード電圧ＶＡを検出し、
基準電圧Ｖｒ　ｅ　ｆ、以下になった時点ｔ１でＧＴＯ
のゲートに供給される電流をオフしているため、前述の
欠点を有し、実用化できなかったが、本発明によればス
ナバコンデンサ２１の電圧Ｖｓを検出し、それが基準電
圧Ｖｒｅｆ、以下になった時点ｔ２て、ＧＴＯＩＯのゲ
ートに供給される電流を停止させるため、第４図に示す
ように△ｔ”　（ｔ２　　Ｊ　）だけゲート電流の停止
時期を遅らせることができる。

したがって、ＧＴＯＩＯのアノード電流が充分高い値に
まで立上り、各々分離しているカソードエミッタのほと
んど全てをラノチトオンさせるのに必要な条件を作り出
すことができる。

また、遅れ時間△ｔはスナバ回路２０の放電抵抗２２の
抵抗値Ｒ８を適当に選択することによって任意に選定で
きる。したがって、ＧＴＯＩＯを完全にオン、オフさせ
ることができるとともに、ＧＴＯのオン期間全体にわた
って、ゲート電流を供給する方法に対してＧＴＯＩＯの
ゲートに供給すべき電気エネルギを大幅に削減すること
ができ、その結果ゲートドライバを大幅に小型化できる
。

第５図はＧＴＯを使用°した単相ブリッジインバータ装
置を示し、ＧＴＯ１０ａ、　１０ｂ、　１０ｃおよび１
０ｄを有し、これらのＧＴＯにはそれぞれスナバ回路２
０ａ、　２０ｂ、　２０ｃおよび２０ｄが設けられてい
る。

また、第５図において２１　ａ　＋　２１　ｂ　＋　２
１　ｃおよび２１ｄはそれぞれスナバコンデンサ、２２
ａ、’２２ｂ。

２２ｃおよび２２ｄはそれぞれ放電抵抗、２３　ａ　＋
　２３　ｂ　＋２３ｃおよび２３ｄはダイオード、２４
ａ、　２４ｂ、　２４ｃおよび２４ｄはそれぞれフライ
ホイーリングダイオードである。

また、９０は直流電源、１００は負荷である。

第５図のインバータ装置に本発明のゲート制御装置を適
用したときの動作波形を、第６図および第７図に示す。

すなわち、第６図はインバータ起動時もしくは負荷力率
が比較的良（・場合（抵抗成分が大の場合）の動作特性
を示すものである。

ゲートトリガ信号発生器からの信号がゲート駆動回路に
印加されると、その内部で増幅されＧＴＯのゲートに供
給される。これによってＧＴＯはターンオンし始め、ア
ノード電圧が図示のように下降し、アノード電流が流れ
始める。ス・ナバコンデンサの電圧が基準電圧Ｖｒｏｆ
、以下になった時点（ｔ２）でＧＴＯのゲートに供給さ
れる電流を停止させるため、Δを時間だけゲート電流の
停止時間を遅らせることにより図示のようにアノード電
流が充分高い値まで立上る。この時、スナバコンデンサ
の放電電流は曲線ｔ１０で囲まれた面積で表わされた△
ｉＡとなる。この放電電流によってスナバコンデンサの
電圧Ｖｓは基準電圧Ｖｒｅｆ、まで降下し、前述の実施
例と同様な作用効果が得られる。

また、第７図は負荷１００が遅れ力率である場合のイン
バータの動作特性を示すもので、この場合にも第６図に
示したものと同様の効果が得られる。

尚、第６図、第７図に示す時間ｔ１は、第１図に示す従
来の方法によるゲート電流の停止時間である。

以上の説明から明らかなように、本発明によれば、ゲー
トターンオフサイリスタ等に保護回路として付設されて
いるスナバ回路におけるスナバコンデンサの電圧を検出
し、基準電圧以下になったらゲート電流の停止を行なう
ようにしたから、ゲ　”−トターンオフサイリスタを安
全にオンオフ制御することができる。また、本発明によ
ればゲートターンオフサイリスタのアノード電圧の降下
とスナバコンデンサ電圧の降下との時間遅れとを利用し
て、ゲートターンオフサイリスタのターンオ１．フおよ
びラノチトオンを確実なものとすることができ、高性能
にして高信頼性のゲート制御装置を得ることができる等
、技術的かつ実用的にも優れた効果を有する。

また、図中のＦＥＴ、及びＦＥＴ２はバイポーラトラン
ジスタで置き換えても前記の実施例と同様の作用、効果
を奏するものである。

【図面の簡単な説明】

第１図は従来のゲートターンオフサイリスタのゲート制
御方式による動作特性図、第２図はゲートターンオフサ
イリスタの温度によるオン電圧とオン電流の特性図、第
３図は本発明の実施例に係るゲートターンオフサイリス
タのゲート制御装置の電気回路図、第４図は第３図のゲ
ート制御装置の動作特性図、第５図はゲートターンオフ
サイリスタを用いたインバータの電気回路図、第６図お
よび第７図はそれぞれ第５図のインバータに本発明のゲ
ート制御装置を用いた場合の動作特性図である。 １０・・・ゲートター／オフサイリスタ、２０・・・ス
ナバ回路、２１・・スナバコンデンサ、２２・・・放電
抵抗、　　３０・・・電源回路、３１・・・直流電源、
４０・・スナバコンデンサ電圧検出回路、　　　　　６
０・・・論理回路、７０・・・ゲート駆動回路、８０・
・ゲートトリガ信号発生器 出願代理人　弁理士　菊　池　五　部 弗　ｌ　図 第２　図 オレ電圧

Claims (1)

【特許請求の範囲】
1. ゲートターンオフサイリスタに並列接続されたスナバコ
   ンデンサの電圧を検出し、該コンデンサ電圧が基準の電
   圧以下になったときに２値化信号を出力する第１の手段
   と、ゲートトリガ信号発生回路からの出力と上記第１の
   手段からの出力との論理をとる第２の手段と、この第２
   の手段の出力によって前記ゲートターンオフサイリスク
   のゲートに接続されたスイッチング素子をオン、オフさ
   せる第３の手段から成り、前記スナバコンデンサの電圧
   が基準の電圧以下になったときに前記ゲートターンオフ
   サイリスクのゲートに流れるゲート電流を停止するよう
   にしたことを特徴とするゲートターンオフサイリスタの
   ゲート制御装置。