JPS61198678A - アモルフアスシリコン半導体装置 - Google Patents
アモルフアスシリコン半導体装置Info
- Publication number
- JPS61198678A JPS61198678A JP3655285A JP3655285A JPS61198678A JP S61198678 A JPS61198678 A JP S61198678A JP 3655285 A JP3655285 A JP 3655285A JP 3655285 A JP3655285 A JP 3655285A JP S61198678 A JPS61198678 A JP S61198678A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- semiconductor device
- layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 230000004913 activation Effects 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアモルファスシリコン半導体装置例えば薄膜ト
ランジスタ(=関する。
ランジスタ(=関する。
近年、アモルファスシリコン半導体装置として、アモル
ファスシリコン(以下&−8tと称す)の半導体層を用
いる薄膜トランジスタ(以下TPTと称す)が注目され
ている。TPTの応用範囲は広く、集積回路やCOD等
への適用が再認であり、特&:最近では、アクティブマ
トリックス形液晶我示素子のスイッチ素子として用いる
ことが広く研究されている。
ファスシリコン(以下&−8tと称す)の半導体層を用
いる薄膜トランジスタ(以下TPTと称す)が注目され
ている。TPTの応用範囲は広く、集積回路やCOD等
への適用が再認であり、特&:最近では、アクティブマ
トリックス形液晶我示素子のスイッチ素子として用いる
ことが広く研究されている。
このTPTの一例としては次のようなものが6も即ちこ
れは、ガラス基板上(;ゲート4億、ゲート絶縁膜及び
a−8tからなる半導体層を順次形成させた後、ゲート
電極をはさむようC二してソース及びドレイン電極を半
導体層上(;形成させた構造である。そして通常は、ソ
ース及びドレイン4mと半導体層とのオーミック接触を
得るため(:、ソース及びドレイン4惚が半導体層と接
触する部分ζ二は、特開昭56−135968号公報や
特開昭58−190061号公報(二記載されているよ
う(二、&−8iを母体とするn層、或いはこのノーと
モリブデン膜の積層膜がはさまれている。
れは、ガラス基板上(;ゲート4億、ゲート絶縁膜及び
a−8tからなる半導体層を順次形成させた後、ゲート
電極をはさむようC二してソース及びドレイン電極を半
導体層上(;形成させた構造である。そして通常は、ソ
ース及びドレイン4mと半導体層とのオーミック接触を
得るため(:、ソース及びドレイン4惚が半導体層と接
触する部分ζ二は、特開昭56−135968号公報や
特開昭58−190061号公報(二記載されているよ
う(二、&−8iを母体とするn層、或いはこのノーと
モリブデン膜の積層膜がはさまれている。
しかしこのよりな層をソース及びドレイン4傷と半導体
層との間(二はさんだ場合≦二も、充分なオーミック接
触を得られないことがある。第4図はa−8iを母体と
するn層をオーミックコンタクト層として用いたTPT
−関し、ゲート4m圧Vaが5V。
層との間(二はさんだ場合≦二も、充分なオーミック接
触を得られないことがある。第4図はa−8iを母体と
するn層をオーミックコンタクト層として用いたTPT
−関し、ゲート4m圧Vaが5V。
log、15V、20Vのときのソース・ドレイン間電
圧Vmとドレイン電流IDとの関係を示す図である。
圧Vmとドレイン電流IDとの関係を示す図である。
#4図(二示すよう(二、Vos=00近く(二おいて
IDは立ち上がっていない。
IDは立ち上がっていない。
この不完全なオーミック接触は、a−8Lを母体とする
n層内の不純物の活性化率が低く、実質的にドナーとし
て寄与するものが少ないため(二起こり、ソース成極か
らの磁子注入量が少なくなることC二起因す名と考えら
れる。籍(二a−81からなる半導体層とa−8tを母
体とするn ffAを連続811!膜できず、フォトレ
ジスト等を用いたバターニング工程が間C二人る場合(
二は、a−8iを母体とするn”JWiの表面(二おけ
る不純物の活性化率がいっそう低くなると考えられる。
n層内の不純物の活性化率が低く、実質的にドナーとし
て寄与するものが少ないため(二起こり、ソース成極か
らの磁子注入量が少なくなることC二起因す名と考えら
れる。籍(二a−81からなる半導体層とa−8tを母
体とするn ffAを連続811!膜できず、フォトレ
ジスト等を用いたバターニング工程が間C二人る場合(
二は、a−8iを母体とするn”JWiの表面(二おけ
る不純物の活性化率がいっそう低くなると考えられる。
本発明はこのような従来の欠点を解決するため(二なさ
れたもので、&−8i膜とオーミック罐億とのオーミッ
ク接触が良好なアモルファスシリコン牛導体t&直の提
供を目的とする。
れたもので、&−8i膜とオーミック罐億とのオーミッ
ク接触が良好なアモルファスシリコン牛導体t&直の提
供を目的とする。
即ち本発明は、a−81膜とこの膜(二接触する岨惚と
の間Cニオーミックコンタクトtmとして微結晶シリコ
ンを母体とするn中層を介在させたことt−特徴とする
。
の間Cニオーミックコンタクトtmとして微結晶シリコ
ンを母体とするn中層を介在させたことt−特徴とする
。
以下本発明の詳細を図面を参照して説明する。
第1図は本発明の一実施例を示す図であシ、スタガード
形TPT)k我わ、している。これは絶縁性基板(1)
例えばガラス基板上(:、オーミック磁極として例えば
ITOからなるソース4億(2)とドレイン螺@ (3
)とが配置され、この両域極t2L(3)上≦二は、微
結晶シリコン(以下μc−8tと称す)を母体とするリ
ン添加On+膚(4)が約500^の厚さく=形成され
ている。ここでこのn層+14)は、基板@に250℃
、RF 41に力密度0.6 W/d、圧力1.0警、
)1!テ10 % (:。
形TPT)k我わ、している。これは絶縁性基板(1)
例えばガラス基板上(:、オーミック磁極として例えば
ITOからなるソース4億(2)とドレイン螺@ (3
)とが配置され、この両域極t2L(3)上≦二は、微
結晶シリコン(以下μc−8tと称す)を母体とするリ
ン添加On+膚(4)が約500^の厚さく=形成され
ている。ここでこのn層+14)は、基板@に250℃
、RF 41に力密度0.6 W/d、圧力1.0警、
)1!テ10 % (:。
希釈したS iL 10100M%Hzで2500 p
pm (二布釈したPH141ccMの条件のプラズマ
Cv1)@で、10分間堆積させるとと(二より得られ
、暗4気伝導度は2 (Ω儂)−1である。そしてソー
ス及びドレインK 愼L2)、(3)とn層層(4)を
覆うようC二、絶縁性基板(1)上(=半導体層である
a−8i膜(5)が約3000^の厚さく二形成されて
おり、ソース及びドレイン4m<2)、 (3)は、n
層(4)を介してa−8t漠(5)の表面(ニ一部が接
触するようC:なる。セしてh−8i膜(5)を覆うよ
う4:、例えばSINからなる厚さ約4000^のゲー
ト艶感(6)が形成されている。j!4ニゲ−)M!l
膜(6)上(二は例えばムlからなるノー)4億(7)
が形成されていて、ゲート−億(7)はゲート絶縁膜(
6)を介してa−8i Il&(5)と対向するよう(
=なる。こうして素子がh−8i属(5)を半導体層と
するTPTであるアモルファスシリコン半導体装置が得
られる。
pm (二布釈したPH141ccMの条件のプラズマ
Cv1)@で、10分間堆積させるとと(二より得られ
、暗4気伝導度は2 (Ω儂)−1である。そしてソー
ス及びドレインK 愼L2)、(3)とn層層(4)を
覆うようC二、絶縁性基板(1)上(=半導体層である
a−8i膜(5)が約3000^の厚さく二形成されて
おり、ソース及びドレイン4m<2)、 (3)は、n
層(4)を介してa−8t漠(5)の表面(ニ一部が接
触するようC:なる。セしてh−8i膜(5)を覆うよ
う4:、例えばSINからなる厚さ約4000^のゲー
ト艶感(6)が形成されている。j!4ニゲ−)M!l
膜(6)上(二は例えばムlからなるノー)4億(7)
が形成されていて、ゲート−億(7)はゲート絶縁膜(
6)を介してa−8i Il&(5)と対向するよう(
=なる。こうして素子がh−8i属(5)を半導体層と
するTPTであるアモルファスシリコン半導体装置が得
られる。
第2図はとの実施例(二関し、ゲート−圧Voが5V
、 IOV 、 15V 、 20Vのときのソースド
レイン間鴫圧VD−とドレイン電流IDとの関係を示す
図である。
、 IOV 、 15V 、 20Vのときのソースド
レイン間鴫圧VD−とドレイン電流IDとの関係を示す
図である。
第2図(二示すよう(;、オーミック接触特性が従来(
ニルべて良くなっており、*(二VDIの小さな領域で
の改善が著しい。この結果、大きなIDを得ることがで
きてTPTのオン抵抗が低減するので、TFTを用いた
回路の限界周波数が増大し、TPTを用いたアクティブ
マトリックス形液晶懺示素子の場合、より多画素の表示
を行なうことができる。
ニルべて良くなっており、*(二VDIの小さな領域で
の改善が著しい。この結果、大きなIDを得ることがで
きてTPTのオン抵抗が低減するので、TFTを用いた
回路の限界周波数が増大し、TPTを用いたアクティブ
マトリックス形液晶懺示素子の場合、より多画素の表示
を行なうことができる。
通常、μc−8tは60〜Zoo Aの島状結晶領域と
a−8tとの混合相であり、a−8l半導体層の製膜に
使用されるのと同じプラズマCVD法で作ることができ
る。しかしμa−8IOJII膜時口は、投入する磁力
やH2の流量な*−8tの:I&膜のときよりも多くす
る必要がある。具体的C二は、磁力密度は0.1W/d
以上C−シ、Hoの流量は5iI(4の10倍以上C:
する。
a−8tとの混合相であり、a−8l半導体層の製膜に
使用されるのと同じプラズマCVD法で作ることができ
る。しかしμa−8IOJII膜時口は、投入する磁力
やH2の流量な*−8tの:I&膜のときよりも多くす
る必要がある。具体的C二は、磁力密度は0.1W/d
以上C−シ、Hoの流量は5iI(4の10倍以上C:
する。
またμc−8iの不純物ドープ膜は、不純物の活性化率
が高い。a−8itニリンを不純物として添加して得ら
れるn+層の#磁気伝導度が10−” (Ωα)−1の
オーダー(=あるの(二対してμc−8ilニリンを添
加し九nガ一では、l(ΩcIIL)−”程度の暗磁気
伝導度を得るのは容易である。μc −8t On”
J−の晰嘔気伝導度が大きいのは、移動度が高いことと
、磁気伝導C;寄与する活性化された不純物の数が多い
ととC二起因する。夫際にμa−8tの移動匿は、a−
8LのlO〜50倍程匿であり、3桁程度の#磁気伝導
度の差は、不純物の活性化率の差が大きいためと考えら
れる。
が高い。a−8itニリンを不純物として添加して得ら
れるn+層の#磁気伝導度が10−” (Ωα)−1の
オーダー(=あるの(二対してμc−8ilニリンを添
加し九nガ一では、l(ΩcIIL)−”程度の暗磁気
伝導度を得るのは容易である。μc −8t On”
J−の晰嘔気伝導度が大きいのは、移動度が高いことと
、磁気伝導C;寄与する活性化された不純物の数が多い
ととC二起因する。夫際にμa−8tの移動匿は、a−
8LのlO〜50倍程匿であり、3桁程度の#磁気伝導
度の差は、不純物の活性化率の差が大きいためと考えら
れる。
第3図は本発明の他の実施例を示す図で、逆スタガード
形TPTを表わしておp、s1図と対応する部分(二は
同一符号を付しである。これは絶縁性基板(1)例えば
ガラス基板上C二、例えばITOからなるゲート電極(
7)が配置され、これを例えばSiNからなる厚さ約4
000^のゲート絶縁m(6)が覆っている。そしてゲ
ート絶縁膜(6)上C二は厚さ約aoooiのa−8i
膜(5)が形成され、ゲート電極(7)はゲート絶縁膜
(6)を介してa−8t膜(5)と対向するようになる
。
形TPTを表わしておp、s1図と対応する部分(二は
同一符号を付しである。これは絶縁性基板(1)例えば
ガラス基板上C二、例えばITOからなるゲート電極(
7)が配置され、これを例えばSiNからなる厚さ約4
000^のゲート絶縁m(6)が覆っている。そしてゲ
ート絶縁膜(6)上C二は厚さ約aoooiのa−8i
膜(5)が形成され、ゲート電極(7)はゲート絶縁膜
(6)を介してa−8t膜(5)と対向するようになる
。
そしてa −Si BIA (5)の表面(ニ一部がμ
c−8iを母体とする厚さ約500^のnjliili
(4)を介して&Mするよう(二、オーミック4mとし
て例えばAlからなるソース4 m (2)とドレイン
鑞憔(3)とが形成されている。
c−8iを母体とする厚さ約500^のnjliili
(4)を介して&Mするよう(二、オーミック4mとし
て例えばAlからなるソース4 m (2)とドレイン
鑞憔(3)とが形成されている。
こうして素子がa−8ii(5)を半導体1tjkとす
るTPTであるアモルファスシリコン半導体装置が得ら
れる。この実施例C二おいても、弗2図C二示したのと
同様な結果が得られ、オーミック接触特性が従来よりも
改善される。
るTPTであるアモルファスシリコン半導体装置が得ら
れる。この実施例C二おいても、弗2図C二示したのと
同様な結果が得られ、オーミック接触特性が従来よりも
改善される。
なお今までは素子がTPTである場合(二ついて述べた
が、素子が例えば第1図4=おいてゲート絶縁膜(6)
とゲート4億(7)を除いたもの(二相当する傳造を有
する抵抗素子である場合も本発明を適用できる。また&
−8IM(5)は、S1原子のダングリングボンドを水
素或いはフッ素で終端させたもののどちらでもよい。
が、素子が例えば第1図4=おいてゲート絶縁膜(6)
とゲート4億(7)を除いたもの(二相当する傳造を有
する抵抗素子である場合も本発明を適用できる。また&
−8IM(5)は、S1原子のダングリングボンドを水
素或いはフッ素で終端させたもののどちらでもよい。
以上説明したよう(二本発明のアモルファスシリコン半
導体装置は、a−8i膜とこの膜(二接触する電極との
接触部分(二μc−5tを母体とするn+膚を介在させ
てなるので、従来よりも良好なオーミック接触特性を得
ることができる。
導体装置は、a−8i膜とこの膜(二接触する電極との
接触部分(二μc−5tを母体とするn+膚を介在させ
てなるので、従来よりも良好なオーミック接触特性を得
ることができる。
41図は本発明の一実施例を示す図、第2図は第1図C
二示した実施例のソース・ドレイン間磁圧とドレイン磁
流との関係を示す図、s3図は本発明の他のA14例を
示す図、第4図は従来のTPTのソース・ドレイン間磁
圧とドレイン−流との関係を示す図でめる。 (1)・・・・・・・・・絶縁性基板 12)・・・・・・・・・ソース磁極 (3)・・・・・・・・・ドVイン4億(4)・・・・
・・・・・n+層 (5)・・・・・・・・・アモルファスシリコン膜代理
人 弁理士 則 近 惠佑(ほか1名J第 1 図 1Q、33 第2図 D5 (V)
二示した実施例のソース・ドレイン間磁圧とドレイン磁
流との関係を示す図、s3図は本発明の他のA14例を
示す図、第4図は従来のTPTのソース・ドレイン間磁
圧とドレイン−流との関係を示す図でめる。 (1)・・・・・・・・・絶縁性基板 12)・・・・・・・・・ソース磁極 (3)・・・・・・・・・ドVイン4億(4)・・・・
・・・・・n+層 (5)・・・・・・・・・アモルファスシリコン膜代理
人 弁理士 則 近 惠佑(ほか1名J第 1 図 1Q、33 第2図 D5 (V)
Claims (3)
- (1)絶縁性基板上に形成されたアモルファスシリコン
膜と、このアモルファスシリコン膜に一部が接触する電
極とを有する素子を備えたアモルファスシリコン半導体
装置において、前記アモルファスシリコン膜と前記電極
との間に微結晶シリコンを母体とするn^+層を有する
ことを特徴とするアモルファスシリコン半導体装置。 - (2)前記素子は、ゲート絶縁膜と、このゲート絶縁膜
を介して前記アモルファスシリコン膜に対向するゲート
電極と、前記のアモルファスシリコン膜に一部が接触す
る電極としてソース及びドレイン電極とを基本構成要素
として有する薄膜トランジスタであることを特徴とする
特許請求の範囲第1項記載のアモルファスシリコン半導
体装置。 - (3)前記の微結晶シリコンを母体とするn^+層の暗
電導度は1(Ωcm)^−^1以上であることを特徴と
する特許請求の範囲第1項及び第2項記載のアモルファ
スシリコン半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60036552A JPH06101564B2 (ja) | 1985-02-27 | 1985-02-27 | アモルフアスシリコン半導体装置 |
JP5306048A JP2568037B2 (ja) | 1985-02-27 | 1993-11-12 | 液晶表示素子用アモルファスシリコン半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60036552A JPH06101564B2 (ja) | 1985-02-27 | 1985-02-27 | アモルフアスシリコン半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5306048A Division JP2568037B2 (ja) | 1985-02-27 | 1993-11-12 | 液晶表示素子用アモルファスシリコン半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61198678A true JPS61198678A (ja) | 1986-09-03 |
JPH06101564B2 JPH06101564B2 (ja) | 1994-12-12 |
Family
ID=12472922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60036552A Expired - Lifetime JPH06101564B2 (ja) | 1985-02-27 | 1985-02-27 | アモルフアスシリコン半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06101564B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119577A (ja) * | 1986-11-07 | 1988-05-24 | Toshiba Corp | 薄膜トランジスタ |
US4907040A (en) * | 1986-09-17 | 1990-03-06 | Konishiroku Photo Industry Co., Ltd. | Thin film Schottky barrier device |
JPH0288250U (ja) * | 1988-12-27 | 1990-07-12 | ||
US5347146A (en) * | 1991-12-30 | 1994-09-13 | Goldstar Co., Ltd. | Polysilicon thin film transistor of a liquid crystal display |
JPH0774360A (ja) * | 1993-01-29 | 1995-03-17 | Gold Star Electron Co Ltd | 垂直形薄膜トランジスターの製造方法 |
US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
US7188572B2 (en) | 2005-03-25 | 2007-03-13 | Brother Kogyo Kabushiki Kaisha | Safety cover for sewing machine |
US11148361B2 (en) | 2016-01-21 | 2021-10-19 | 3M Innovative Properties Company | Additive processing of fluoroelastomers |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58212177A (ja) * | 1982-06-02 | 1983-12-09 | Matsushita Electric Ind Co Ltd | 絶縁ゲ−ト型トランジスタおよびその製造方法 |
JPS6165477A (ja) * | 1984-09-07 | 1986-04-04 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1985
- 1985-02-27 JP JP60036552A patent/JPH06101564B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58212177A (ja) * | 1982-06-02 | 1983-12-09 | Matsushita Electric Ind Co Ltd | 絶縁ゲ−ト型トランジスタおよびその製造方法 |
JPS6165477A (ja) * | 1984-09-07 | 1986-04-04 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907040A (en) * | 1986-09-17 | 1990-03-06 | Konishiroku Photo Industry Co., Ltd. | Thin film Schottky barrier device |
JPS63119577A (ja) * | 1986-11-07 | 1988-05-24 | Toshiba Corp | 薄膜トランジスタ |
JPH0288250U (ja) * | 1988-12-27 | 1990-07-12 | ||
US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
US5347146A (en) * | 1991-12-30 | 1994-09-13 | Goldstar Co., Ltd. | Polysilicon thin film transistor of a liquid crystal display |
JPH0774360A (ja) * | 1993-01-29 | 1995-03-17 | Gold Star Electron Co Ltd | 垂直形薄膜トランジスターの製造方法 |
US7188572B2 (en) | 2005-03-25 | 2007-03-13 | Brother Kogyo Kabushiki Kaisha | Safety cover for sewing machine |
US11148361B2 (en) | 2016-01-21 | 2021-10-19 | 3M Innovative Properties Company | Additive processing of fluoroelastomers |
US11179886B2 (en) | 2016-01-21 | 2021-11-23 | 3M Innovative Properties Company | Additive processing of fluoropolymers |
US11230053B2 (en) | 2016-01-21 | 2022-01-25 | 3M Innovative Properties Company | Additive processing of fluoropolymers |
Also Published As
Publication number | Publication date |
---|---|
JPH06101564B2 (ja) | 1994-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
JPS60160170A (ja) | 薄膜トランジスタ | |
JPS61198678A (ja) | アモルフアスシリコン半導体装置 | |
JPH0281029A (ja) | 液晶表示装置の製造方法 | |
JPH01117068A (ja) | 薄膜半導体素子 | |
JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
CN113433747B (zh) | 阵列基板及制作方法、移动终端 | |
JP2690067B2 (ja) | アクティブマトリクス基板 | |
JPH03185840A (ja) | 薄膜トランジスタ | |
JP2568037B2 (ja) | 液晶表示素子用アモルファスシリコン半導体装置 | |
JPH08148694A (ja) | 薄膜トランジスタ | |
JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
JP2635950B2 (ja) | 半導体装置の製造方法 | |
KR100580384B1 (ko) | 게이트절연막을가지고있는박막트랜지스터 | |
JPH08181319A (ja) | 薄膜トランジスタとその製造方法 | |
WO2023122876A1 (zh) | 薄膜晶体管及其制作方法、显示基板 | |
JPH0385529A (ja) | 薄膜半導体表示装置 | |
KR100790934B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
JPS5916378A (ja) | 半導体装置 | |
JPS62245672A (ja) | 薄膜mos型トランジスタ | |
JPH02244676A (ja) | 薄膜トランジスタ | |
JP4435368B2 (ja) | 液晶表示装置の製造方法 | |
JPS62124530A (ja) | 液晶表示素子 | |
JPH03209777A (ja) | アクティブマトリクスアレー及びその製造方法と表示装置の製造方法 | |
JPH01309379A (ja) | 薄膜半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |