JPS61198087A - Photoelectric switch - Google Patents

Abstract

PURPOSE:To execute a response at a high speed, and also to improve a noise resistance by constituting a titled switch so that a counting operation is inhibited with respect to a photodetecting signal obtained as a result of the next projecting pulse, in case when the photodetecting signal has been detected immediately before the projecting pulse. CONSTITUTION:When there are many noises, and a photodetecting output is generated while an AND circuit 27 is opened immediately before a projection, an AND circuit 121 is opened and an FF 12 is set. When the FF 12 is set, even if an AND circuit 26 is opened, a counter 5 is not counted nor cleared. The FF 12 is reset by an output of an AND circuit 25 prior to the next projecting pulse. Accordingly, by stopping temporarily an operation of the counter 5, when many noises have been generated, this switch can execute a response at a high speed, and also can be made tolerant to noise.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はパルス変調光形の光電スイッチ、即ちパルス
光を投射し、このパルスに同期した受光信号を取出して
検出動作する光電スイッチに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pulse modulated light type photoelectric switch, that is, a photoelectric switch that projects pulsed light and performs a detection operation by extracting a light reception signal synchronized with the pulse.

［従来の技術］ 従来、この種の光電スイッチは、同期検波方式のパルス
変調型光電スイッチが主流である。この方式は、パルス
により発光素子を駆動すると同時に、このパルス発生時
にのみ受光信号を通過させるゲートによりノイズ成分を
除去し、ノイズの少なくなった受光信号を積分回路を通
して判定するものであって、雑音に強いとされてきた。[Prior Art] Conventionally, pulse modulation type photoelectric switches using a synchronous detection method have been mainstream as this type of photoelectric switches. In this method, a light emitting element is driven by a pulse, and at the same time, noise components are removed using a gate that allows the light reception signal to pass only when this pulse is generated.The light reception signal with less noise is then passed through an integrating circuit and judged. It has been said to be strong.

しかしながら、高速応答性が求められてくると、上述の
ような従来の方式では充分な積分定数がとれなくなる為
、耐ノイズ性に優れた光電スイッチが得られないという
欠点があった。However, when high-speed response is required, the conventional method described above cannot provide a sufficient integral constant, and therefore has the disadvantage that a photoelectric switch with excellent noise resistance cannot be obtained.

［発明の目的］ この目的は以上のような問題を解消し、高速応答ができ
、かつノイズに強い光電スイッチを提供することにある
。[Object of the Invention] The object of the invention is to solve the above-mentioned problems and provide a photoelectric switch that is capable of high-speed response and is resistant to noise.

［発明の要点コ この発明は投光パルスの直前における受光信号を検出す
る手段を設け、投光パルスの直前に受光信号が検出され
た場合は、次の投光パルスの結果得られた受光信号に対
して計数（積分）動作を禁止する様にすることにより、
受光素子にノイズが入っている時の誤動作を減少させる
ことに特徴を有する。[Key Points of the Invention] This invention provides means for detecting a light receiving signal immediately before a light emitting pulse, and when a light receiving signal is detected immediately before a light emitting pulse, the light receiving signal obtained as a result of the next light emitting pulse is detected. By prohibiting counting (integration) operation for
It is characterized by reducing malfunctions when noise is present in the light receiving element.

即ち、投光パルス直前にノイズがあるときは投光パルス
時にもノイズが入っている可能性が大きいのでこのとき
の受光信号を無視することによって誤動作を減少させる
。That is, if there is noise just before the light projection pulse, there is a high possibility that noise will also be present during the light projection pulse, so malfunctions can be reduced by ignoring the light reception signal at this time.

［発明の実施例］ 第１図はこの発明の実施例を示すものであって１発振回
路１の出力をＴ型フリップフロップ２１．２２および２
３に順次入力して分周する。これらのＴ型フリップフロ
ップからの出力をＡＮＤ回路２４．２５および２６を介
してそれぞれ投光素子としてのＬＥＤ３、受光信号記憶
用のフリップフロップ（ＦＦ）４のリセット入力および
カウンタ５の計数又はクリヤ用ゲート入力に供給する。[Embodiment of the Invention] FIG. 1 shows an embodiment of the invention, in which the output of one oscillation circuit 1 is connected to T-type flip-flops 21, 22 and 2.
3 in sequence and divide the frequency. The outputs from these T-type flip-flops are passed through AND circuits 24, 25 and 26 to the LED 3 as a light emitting element, the reset input of the flip-flop (FF) 4 for storing received light signals, and the counter 5 for counting or clearing. Supplies gate input.

これらＡＮＤ回路２４．２５および２６の出力タイミン
グと発振回路ｌの出力タイミングとの関係を第２図（ａ
）：発振回路、　（ｃ）　：ＡＮＤ回路、（ｄ）　：Ａ
ＮＤ回路２４および（ｅ）　：ＡＮＤ回路２６に示す、
　ＬＥＤ　３に投光　入力が与えられるのに先立ち、Ｆ
Ｆ４はＡＮ口回路２５の出力によりリセットされる。The relationship between the output timings of these AND circuits 24, 25 and 26 and the output timing of the oscillation circuit l is shown in FIG.
): Oscillator circuit, (c): AND circuit, (d): A
ND circuit 24 and (e): Shown in AND circuit 26,
Before input is applied to LED 3, F
F4 is reset by the output of the AN port circuit 25.

ＬＥＤ　３からの投光パルスがフォトトランジスタ等か
らなる受光素子６に入射し、受光素千日の出力が交流増
幅回路７で増幅され、該回路７の交流出力成分がコンパ
レータ８により所定の値と比較され、この所定の値を越
えたかどうかで受光信号の有無を弁別する。A light emitting pulse from the LED 3 enters a light receiving element 6 made of a phototransistor or the like, the output of the light receiving element is amplified by an AC amplifier circuit 7, and the AC output component of the circuit 7 is set to a predetermined value by a comparator 8. The presence or absence of the received light signal is determined based on whether the predetermined value is exceeded.

ＡＮ１１回路４１は受光信号の為のゲートであって、投
光パルスの発生と同時に発生する。従って投光パルスの
発生期間中にコンパレータ８に受光出力信号があるとＦ
Ｆ４がセットされる。The AN11 circuit 41 is a gate for a light reception signal, and is generated simultaneously with the generation of a light projection pulse. Therefore, if there is a light reception output signal in the comparator 8 during the period when the light emission pulse is generated, F
F4 is set.

ＦＦ４の出力はＡＮＤ回路９１および９２を介して検出
信号記憶用のＦＦ９に供給されると共にＦＦ９の出力と
共に排他論理和回路１０（以下ＥＸ−ＯＲＩＱとする）
を介　してカウンタの計数入力ゲート用ＡＮＤ回路５１
に供給される。また、ＥＸ−ＯＲＩＯの出力は論理反転
回路ＩＮＶＩＯＩを介してクリヤ入カゲート用ＡＮＤ回
路５２に入力される。The output of FF4 is supplied to FF9 for storing the detection signal via AND circuits 91 and 92, and together with the output of FF9, an exclusive OR circuit 10 (hereinafter referred to as EX-ORIQ)
AND circuit 51 for the counting input gate of the counter via
is supplied to Further, the output of EX-ORIO is input to the clear input gate AND circuit 52 via the logic inversion circuit INVIOI.

第２図（ｃｌ）および（ｅ）に示すように投光パルス期
間終了後、ＡＮＤ回路の出力にパルスが発生すると、受
光信号記憶用ＦＦ４の出力と検出出力信号記憶用のＦＦ
９の出力とが一致している場合、カウンタ５のクリヤ入
力ゲート５２が開いているので、カウンタ５はクリヤさ
れる。　ＦＦ４の出力とＦＦ９の出力とが不一致の場合
は、計数入力ゲート５１が開いており、カウンタ５は１
カウント計数する。従ってカウンタ５は、受光出力信号
と検出出力信号とが異るタイミングで発生している場合
に、受光出力信号の連続数を計数する。As shown in FIGS. 2(cl) and (e), when a pulse is generated at the output of the AND circuit after the light emitting pulse period ends, the output of FF4 for storing the light reception signal and the FF for storing the detection output signal
If the output of counter 9 matches the output of counter 5, the clear input gate 52 of counter 5 is open, so counter 5 is cleared. If the output of FF4 and the output of FF9 do not match, the counting input gate 51 is open and the counter 5 is 1.
Count the count. Therefore, the counter 5 counts the number of consecutive light reception output signals when the light reception output signal and the detection output signal are generated at different timings.

カウンタ５の出力は、ＡＮＤ回路θｌおよび３２のゲー
トとなっており、ＡＮＤ回路９１および９２の出力はそ
れぞれ検出信号記憶用ＦＦ１ｌｌのセット入力およびリ
セット入力となっている。従ってカウンタ５の計数が所
定値に達すると、その出力によりＡＮＤ回路９Ｉおよび
９２を通じてＦＦ４の記憶状態がＦＦ９に転送され、充
電スイッチとしての判定結果が更新される。The output of the counter 5 serves as the gates of the AND circuits θl and 32, and the outputs of the AND circuits 91 and 92 serve as the set input and reset input of the detection signal storage FF 1ll, respectively. Therefore, when the count of the counter 5 reaches a predetermined value, the memory state of the FF4 is transferred to the FF9 through the AND circuits 9I and 92 based on its output, and the determination result as a charging switch is updated.

ＡＮＤ回路２７は、投光直前のタイミングクロックを取
出す回路であって、その出力は第２図（ｂ）に示すよう
なタイミングで発生し、しかもコンパレータ８の出力と
共にＡＮＤ回路１２１に入力される。　ＡＮＤ回路１２
１の出力はＦＦ１２のセット入力になっており、ＡＮＤ
回路２５の出力はＦＦ１２のリセット入力になっており
、ＦＦ１２の出力ＱはＡＮＤ回路５１および５２の入力
となっている。The AND circuit 27 is a circuit that takes out the timing clock immediately before light projection, and its output is generated at the timing shown in FIG. AND circuit 12
The output of 1 is the set input of FF12, and
The output of the circuit 25 serves as a reset input for the FF 12, and the output Q of the FF 12 serves as an input for the AND circuits 51 and 52.

このような構成において、通常はＡＮＤ回路２７のゲー
トが開いている間、即ち投光前に受光信号は入らないの
で、ＦＦ１２はＡＮＤ回路２５によりリセット状態とな
っている。このため上述の通常動作が行われる。In such a configuration, the FF 12 is reset by the AND circuit 25 because normally no light reception signal is received while the gate of the AND circuit 27 is open, that is, before light is emitted. Therefore, the above-mentioned normal operation is performed.

一方、ノイズが多く、第２図（ｂ）およびＣｆ’）に示
すように投光直前であってＡＮＤ回路２７が開いている
聞（第２図（ｂ））に受光出力（第２図（ｆ））が発生
すると、ＡＮＤ回路１２１が開いて第２図（ｇ）に示す
ようにＦＦ１２がセットされる。ＦＦ１２がセットされ
るとＡＮＩＩ　＠路５１および５２は禁止状態となり。On the other hand, there is a lot of noise, and as shown in FIG. 2(b) and Cf', the received light output (see FIG. When f)) occurs, the AND circuit 121 is opened and the FF 12 is set as shown in FIG. 2(g). When FF12 is set, ANII signals 51 and 52 are inhibited.

ＡＮｆｌ　回路２６が開イテモ（ｌｌＮ　Ｉ、でモ）　
、　ＡＮＤ回路５１または５２は開かないので、カウン
タ５が計数又はクリヤされない、　ＦＦ１２は次の投光
パルスに先立ちＡＮＤ回路２５の出力でリセットされる
。したがって、この様にしてノイズの発生の多いときに
カウンタ５の動作を一時的に停止させることにより、ノ
イズによる誤動作を防止することができる。ANfl circuit 26 is open (llN I, demo)
, AND circuit 51 or 52 is not opened, so counter 5 is not counted or cleared. FF 12 is reset by the output of AND circuit 25 prior to the next light emission pulse. Therefore, by temporarily stopping the operation of the counter 5 when a large amount of noise is generated in this manner, malfunctions due to noise can be prevented.

又、通常の動作の応答速度は維持することができる。Further, the response speed of normal operation can be maintained.

［発明の効果］ 以上説明したようにこの発明によれば、投光パルス直前
に受光信号があった場合に、次の投光時の受光信号につ
いて計数動作を行わない様にしたので、受光タイミング
に応じて開くゲートに入ってくるノイズによる影響を避
けることができ、したがって、高速かつ耐ノイズ性に優
れた光電スイッチが得られる。[Effects of the Invention] As explained above, according to the present invention, when there is a light reception signal immediately before the light emission pulse, the counting operation is not performed for the light reception signal at the time of the next light emission, so that the light reception timing can be adjusted. It is possible to avoid the influence of noise that enters the gate that opens in response to the noise, and therefore a photoelectric switch with high speed and excellent noise resistance can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の実施例を示す回路図、第２図は第１
図における各部の波形を示すタイミングチャートである
。 ｌ・・・発振回路、 ２１．２２．２３・・・分周回路、 ２４〜２７・・・ＡＮＤ回路。 ３・・・投光用ＬＥＩＩ、 ４・・・フリップフロップ、 ４１・・・ＡＮＤ回路、 ５・・・カウンタ回路、 ６・・・フォトトランジスタ、 ７・・・増幅回路、 ８・・・コンパレータ、 ９・・・フリップフロップ。 ９１．９２・・・ＡＮＤ回路、 １０・・・排他論理和回路（ＥＸ−ＯＲ）　。 １０１　・−・イア／＜　−タ（ＩＮＶ）　。 １１・・・検出出力、 １２・・・フリップフロップ、 １２１・・・ＡＮＤ回路、 （ａ）・・・発振回路出力波形、 （ｂ）・・・ＡＮＤ回路２７出力波形、（Ｃ）・・・Ａ
Ｎ１１回路２５出力波形、（ｄ）・・・ＡＮＤ回路２４
出力波形、（ｅ）・・・ＡＮＤ回路２Ｂ出力波形、（ｆ
）・・・増幅回路７出力波形、 （ｇ）・・・ＦＦ１２出力Ｑ波形。Fig. 1 is a circuit diagram showing an embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
3 is a timing chart showing waveforms of various parts in the figure. l... Oscillation circuit, 21.22.23... Frequency dividing circuit, 24-27... AND circuit. 3...LEII for light emission, 4...Flip-flop, 41...AND circuit, 5...Counter circuit, 6...Phototransistor, 7...Amplification circuit, 8...Comparator, 9...Flip-flop. 91.92...AND circuit, 10...Exclusive OR circuit (EX-OR). 101 ・-・ia/<-ta (INV). 11...Detection output, 12...Flip-flop, 121...AND circuit, (a)...Oscillation circuit output waveform, (b)...AND circuit 27 output waveform, (C)... A
N11 circuit 25 output waveform, (d)...AND circuit 24
Output waveform, (e)...AND circuit 2B output waveform, (f
)...Amplifier circuit 7 output waveform, (g)...FF12 output Q waveform.

Claims (1)

【特許請求の範囲】 発振回路と、 該発振回路の出力を分周してタイミングクロックを発生
させる分周回路と、 該分周回路によって得られたタイミングクロックに応じ
てパルス発光する発光素子と、 該発光素子からの光を受けて受光パルス信号を発生する
受光素子と、 前記タイミングクロックに応答して開いて前記受光素子
からの受光パルス信号を通過させるゲート回路と、 該ゲート回路を通過した受光パルス信号を計数し当該受
光パルス数が所定値に達したとき受光判定出力を発生す
る計数回路と、 前記タイミングクロックの発生前の期間に前記受光素子
から受光信号が発生したときに前記計数回路における次
の計数を禁止する手段を具えたことを特徴とする光電ス
イッチ。[Claims] An oscillator circuit, a frequency divider circuit that divides the output of the oscillation circuit to generate a timing clock, and a light emitting element that emits pulsed light in accordance with the timing clock obtained by the frequency divider circuit. a light-receiving element that receives light from the light-emitting element and generates a light-receiving pulse signal; a gate circuit that opens in response to the timing clock and allows the light-receiving pulse signal from the light-receiving element to pass; and the light that has passed through the gate circuit. a counting circuit that counts pulse signals and generates a light reception determination output when the number of light reception pulses reaches a predetermined value; A photoelectric switch characterized by comprising means for prohibiting the next count.