JPS61193505A - Envelope extracting circuit - Google Patents

Abstract

PURPOSE:To quicken the response speed by providing a reset circuit resetting a peak hold circuit head the transition for peak hold of an audio signal and an integration circuit integrating an output of the peak hold circuit so as to decrease the time constant of the integration circuit. CONSTITUTION:When an audio signal representing a waveform (a) at the output of an amplifier 2 is inputted to an input terminal 1 in an envelope extraction circuit, the peak hold circuit 3 holds the positive peak level of the amplified audio signal (a), and the output waveform of the peak hold circuit 3 shows a waveform reset at the zero cross point when the audio signal (a) is converted from a negative into a positive value, the waveform (c) is integrated by the integration circuit 14 to output the envelope. The time constant of the integration circuit 14 is decreased remarkably in comparison with the time constant of a conventional integrating circuit, resulting that the response speed is quickened. Thus, the envelope following sufficiently the rapid change in the audio signal is obtained.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はオーディオ信号のエンベロープを抽出するエ
ンベロープ抽出回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an envelope extraction circuit that extracts the envelope of an audio signal.

［従来の技術］ 一般に、第３図ａに示すようなオーディオ信号からその
エンベロープを抽出する場合、従来は絶対値回路を通し
て第３図すに示すようにマイナス側をプラス側に反転さ
せた波形をつくり、これを積分回路に導入して第３図Ｃ
に示すようなエンベロープを得ていた。[Prior Art] Generally, when extracting the envelope from an audio signal as shown in Figure 3a, conventionally, the waveform whose negative side is inverted to positive side is passed through an absolute value circuit as shown in Figure 3. Build it and introduce it into the integration circuit to get the result shown in Figure 3C.
I got an envelope like the one shown.

［発明が解決しようとする問題点］ しかしながら、このような従来のものは、第３図Ｃに斜
線で示す部分を積分回路の積分作用によって満たさなけ
ればならないため、積分回路の時定数を充分大きくしな
ければならず、それだけ応答速度が遅くて、オーディオ
信号の急激な変化に対するエンベロープの追従性が悪い
等の問題点があった。[Problems to be Solved by the Invention] However, in such a conventional device, since the shaded area in FIG. However, there were problems such as a slow response speed and poor ability of the envelope to follow sudden changes in the audio signal.

この発明は上記従来のもののもつ問題点を解決して、積
分回路の時定数を小さくして応答速度を速くすることの
できるエンベロープ抽出回路を提供することを目的とす
るものである。SUMMARY OF THE INVENTION An object of the present invention is to provide an envelope extraction circuit which can solve the above-mentioned problems of the conventional circuit and increase the response speed by reducing the time constant of the integrating circuit.

［問題点を解決するための手段］ この発明は上記目的を達成するため、オーディオ信号の
ピークレベルをホールドするピークホールド回路と、前
記オーディオ信号のピークホールドのための遷移に先立
って前記ピークボールド回路をリセットするリセット回
路と、前記ピークホールド回路の出力を積分する積分回
路とを具えたものである。[Means for Solving the Problems] In order to achieve the above object, the present invention includes a peak hold circuit that holds the peak level of an audio signal, and a peak bold circuit that holds the peak level of the audio signal prior to a transition for peak hold. and an integrating circuit that integrates the output of the peak hold circuit.

［作　用］ この発明は上記手段を採用したことにより、積分回路は
ピークホールド回路の出力を積分するため、その時定数
は小さくて済むこととなる。[Function] By employing the above-mentioned means, the integrator circuit integrates the output of the peak hold circuit, so that its time constant can be small.

［実施例］ 以下、図面に示すこの発明の実施例について説明する。[Example] Embodiments of the invention shown in the drawings will be described below.

第１図はこの発明の一実施例を示し、１はオーディオ信
号が入力される入力端子、２は入力端子１に入力された
オーディオ信号を増幅する増幅器、３は増幅器２の出力
すなわち増幅されたオーディオ信号のピークレベルをホ
ールドするピークホールド回路であって、ピークホール
ド回路３は、増幅器２の出力がプラス端子に入力される
演算増幅器４およびダイオード５かうなる理想化ダイオ
ード回路６と、ピークレベルの電荷を蓄えるコンデンサ
７と、コンデンサ７に並列に接続された抵抗８とを具え
、前記増幅されたオーディオ信号の正のピークレベルを
ホールドするようになっている。FIG. 1 shows an embodiment of the present invention, in which 1 is an input terminal into which an audio signal is input, 2 is an amplifier that amplifies the audio signal input to input terminal 1, and 3 is the output of amplifier 2, that is, the amplified signal. The peak hold circuit 3 is a peak hold circuit that holds the peak level of an audio signal, and the peak hold circuit 3 has an idealization diode circuit 6 consisting of an operational amplifier 4 and a diode 5 to which the output of the amplifier 2 is input to the positive terminal, and an idealization diode circuit 6 that holds the peak level of the audio signal. It includes a capacitor 7 for storing charge and a resistor 8 connected in parallel to the capacitor 7, and is designed to hold the positive peak level of the amplified audio signal.

９は増幅器２の出力すなわち増幅されたオーディオ信号
のピークホールドのための遷移に先立ってピークホール
ド回路３をリセットするリセット回路であって、リセッ
ト回路９は、増幅器２の出力をゼロレベルと比較してゼ
ロ交差点を検出するゼロクロスコンパレータ１０と、ゼ
ロクロスコンパレータ１０の出力から所定のパルスを形
成するパルス形成回路１１と、ダイオード１２と、コン
デンサ７に並列にコレクタ・エミッタ回路が接続され、
パルス形成回路１１の出力パルスがダイオード１２を介
してベースに適用されると導通してコンデンサ７の両端
を短絡させるスイッチングトランジスタ１３とを具え、
前記増幅されたオーディオ信号が負から正に転換するゼ
ロ交差点でピークホールド回路３をリセットするように
なっている。１４はピークホールド回路３の出力に高入
力インビーダンスバッファ１５を介して接続された積分
回路であって、積分回路１４は、抵抗１６オよびコンデ
ンサ１７と、バッファ１８とを具えている。１９はエン
ベロープが出力される出力端子である。9 is a reset circuit that resets the peak hold circuit 3 prior to the peak hold transition of the output of the amplifier 2, that is, the amplified audio signal, and the reset circuit 9 compares the output of the amplifier 2 with a zero level. A collector-emitter circuit is connected in parallel to a zero-cross comparator 10 that detects a zero-crossing point, a pulse forming circuit 11 that forms a predetermined pulse from the output of the zero-cross comparator 10, a diode 12, and a capacitor 7.
a switching transistor 13 which becomes conductive and shorts both ends of the capacitor 7 when the output pulse of the pulse forming circuit 11 is applied to the base through the diode 12;
The peak hold circuit 3 is reset at the zero crossing point where the amplified audio signal changes from negative to positive. Reference numeral 14 denotes an integrating circuit connected to the output of the peak hold circuit 3 via a high input impedance buffer 15, and the integrating circuit 14 includes a resistor 16, a capacitor 17, and a buffer 18. 19 is an output terminal to which an envelope is output.

上記のエンベロープ抽出回路は、増幅器２の出力におい
て第２図ａの波形を呈するオーディオ信号が入力端子１
に入力されると、ピークホールド回路３が増幅されたオ
ーディオ信号ａの正のピークレベルをホールドするが、
リセット回路９が６点において第２図すの波形を呈して
いるから、ピークホールド回路３の出力波形は第３図Ｃ
に示すように増幅されたオーディオ信号ａが負から正に
転換するゼロ交差点でリセットされた波形となり、この
波形Ｃを積分回路１４が積分して第２図ｄに示すエンベ
ロープを出力することとなる。したがって、積分回路１
４は第２図ｄに斜線で示す部分のみを積分作用によって
満たせばよく、この部分の面積は第３図Ｃに斜線で示さ
れた従来の積分回路が積分作用によって満たさなければ
ならない部分の面積に比べてずつと狭いから、積分回路
１４の時定数は従来の積分回路の時定数に比べて大幅に
小さくすることができ、その結果応答速度が速くなり、
オーディオ信号の急激な変化に対しても充分に追従した
エンベロープが得られることとなる。In the above envelope extraction circuit, an audio signal exhibiting the waveform shown in FIG. 2a at the output of the amplifier 2 is input to the input terminal
, the peak hold circuit 3 holds the positive peak level of the amplified audio signal a.
Since the reset circuit 9 exhibits the waveform shown in Fig. 2 at six points, the output waveform of the peak hold circuit 3 is shown in Fig. 3 C.
As shown in Figure 2, the amplified audio signal a becomes a waveform that is reset at the zero crossing point where it changes from negative to positive, and the integrating circuit 14 integrates this waveform C to output the envelope shown in Figure 2d. . Therefore, integrating circuit 1
4, only the shaded area in Figure 2 d needs to be filled by the integral action, and the area of this area is the area of the area shown by the shaded area in Figure 3 C that must be filled by the conventional integration circuit by the integral action. Since the time constant of the integrating circuit 14 can be made significantly smaller than that of a conventional integrating circuit, the response speed becomes faster.
An envelope that sufficiently follows even sudden changes in the audio signal can be obtained.

なお、上記実施例ではピークホールド回路３はオーディ
オ信号の正のピークレベルをホールドするようにしたが
これに限定するものでなく、また上記実施例ではリセッ
ト回路９はオーディオ信号が負から正に転換するゼロ交
差点でビークボールド回路３をリセットするようにした
がこれに限定するものでなく、その他この発明は上記実
施例の種々の変更、修正が可能であることはいうまでも
ない。In the above embodiment, the peak hold circuit 3 is configured to hold the positive peak level of the audio signal, but the present invention is not limited to this, and in the above embodiment, the reset circuit 9 is configured to hold the positive peak level of the audio signal when the audio signal changes from negative to positive. Although the beak bold circuit 3 is reset at the zero crossing point, the invention is not limited to this, and it goes without saying that the present invention can be modified in various ways to the above-described embodiment.

［発明の効果］ この発明は上記のように構成したので、積分回路の時定
数を小さくすることができ、そのため応答速度を速くす
ることができて、オーディオ信号の急激な変化に対して
も充分に追従したエンベロープを得ることができる等の
すぐれた効果を有するものである。[Effects of the Invention] Since the present invention is configured as described above, the time constant of the integrating circuit can be reduced, and therefore the response speed can be increased, and the response speed can be sufficiently increased even against sudden changes in the audio signal. This has excellent effects such as being able to obtain an envelope that follows.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図のものの各部の動作波形を示す図、第３図は従
来のものの波形を示す図である。 １・・・入力端子、２・・・増幅器、３・・・ピークホ
ールド回路、４・・・演算増幅器、５・・・ダイオード
、６・・・理想化ダイオード回路、７・・・コンデンナ
、８・・・抵抗。 ９・・・リセット回路、１０・・・ゼロクロスコンパレ
ータ、１１・・・パルス形成回路、１２・・・ダイオー
ド、１３・・・スイッチングトランジスタ、１４・・・
積分回路、１５・・・高入力インピーダンスバッフ７．
１６・・・抵抗、１１・・・コンデンサ、１８・・・バ
ッファ、１９・・・出力端子。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing operating waveforms of various parts of the device shown in FIG. 1, and FIG. 3 is a diagram showing waveforms of the conventional device. DESCRIPTION OF SYMBOLS 1... Input terminal, 2... Amplifier, 3... Peak hold circuit, 4... Operational amplifier, 5... Diode, 6... Idealization diode circuit, 7... Condenser, 8 ···resistance. 9... Reset circuit, 10... Zero cross comparator, 11... Pulse forming circuit, 12... Diode, 13... Switching transistor, 14...
Integrating circuit, 15...high input impedance buffer7.
16...Resistor, 11...Capacitor, 18...Buffer, 19...Output terminal.

Claims (1)

【特許請求の範囲】 １　オーディオ信号のピークレベルをホールドするピー
クホールド回路と、前記オーディオ信号のピークホール
ドのための遷移に先立つて前記ピークホールド回路をリ
セットするリセット回路と、前記ピークホールド回路の
出力を積分する積分回路とを具えていることを特徴とす
るエンベロープ抽出回路。 ２　前記ピークホールド回路は前記オーディオ信号の正
のピークレベルをホールドする特許請求の範囲第１項記
載のエンベロープ抽出回路。 ３　前記リセット回路は前記オーディオ信号が負から正
に転換するゼロ交差点で前記ピークホールド回路をリセ
ットする特許請求の範囲第１項記載のエンベロープ抽出
回路。 ４　前記ピークホールド回路は前記オーディオ信号のピ
ークレベルの電荷を蓄えるコンデンサを具え、前記リセ
ット回路はリセット時に前記コンデンサの両端を短絡す
るスイッチングトランジスタを具えている特許請求の範
囲第１項記載のエンベロープ抽出回路。[Claims] 1. A peak hold circuit that holds the peak level of an audio signal, a reset circuit that resets the peak hold circuit prior to transition for peak hold of the audio signal, and an output of the peak hold circuit. An envelope extraction circuit characterized by comprising: an integrating circuit that integrates . 2. The envelope extraction circuit according to claim 1, wherein the peak hold circuit holds the positive peak level of the audio signal. 3. The envelope extraction circuit according to claim 1, wherein the reset circuit resets the peak hold circuit at a zero crossing point where the audio signal changes from negative to positive. 4. The envelope extraction according to claim 1, wherein the peak hold circuit includes a capacitor that stores charge at the peak level of the audio signal, and the reset circuit includes a switching transistor that shorts both ends of the capacitor during reset. circuit.