JPS6119132A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6119132A JPS6119132A JP13998784A JP13998784A JPS6119132A JP S6119132 A JPS6119132 A JP S6119132A JP 13998784 A JP13998784 A JP 13998784A JP 13998784 A JP13998784 A JP 13998784A JP S6119132 A JPS6119132 A JP S6119132A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- etching
- semiconductor device
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000001020 plasma etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 17
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 9
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 229910052682 stishovite Inorganic materials 0.000 abstract description 9
- 229910052905 tridymite Inorganic materials 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- YTCQFLFGFXZUSN-BAQGIRSFSA-N microline Chemical compound OC12OC3(C)COC2(O)C(C(/Cl)=C/C)=CC(=O)C21C3C2 YTCQFLFGFXZUSN-BAQGIRSFSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体基板上の絶縁膜上に形成された金属膜を
プラズマエツチングにより加工する際に、下地絶縁膜の
酸素原子分離を防止できるようにした半導体装置の製造
方法に関するものである。
プラズマエツチングにより加工する際に、下地絶縁膜の
酸素原子分離を防止できるようにした半導体装置の製造
方法に関するものである。
［発明の技術的背景とその問題点〕
近年、半導体素子の高集積化に伴い、高度の微線加工技
術が要求されるようになり、エツチング方法としては従
来の等方的な湿式エツチングに代り、異方的なエツチン
グが可能であるプラズマエツチング法が広く用いられる
ようになった。また、多層配線も多く用いられ、その層
間絶縁膜としてＣＶＤ−８ｉ ０２ ヤＰＳＧ （！、
Ｄ／硅化カラス）など、主として、５ｉ０２が用いられ
、また、金属配線にはＡβ（アルミニウム）が主に用い
られている。
術が要求されるようになり、エツチング方法としては従
来の等方的な湿式エツチングに代り、異方的なエツチン
グが可能であるプラズマエツチング法が広く用いられる
ようになった。また、多層配線も多く用いられ、その層
間絶縁膜としてＣＶＤ−８ｉ ０２ ヤＰＳＧ （！、
Ｄ／硅化カラス）など、主として、５ｉ０２が用いられ
、また、金属配線にはＡβ（アルミニウム）が主に用い
られている。
そこで、半導体装置の高集積化を図り、且つ、素子の高
信頼性を得るためには、ＳｉＯ２膜上のＡρ配線を制御
性良く加工形成できる技術が必要となる。
信頼性を得るためには、ＳｉＯ２膜上のＡρ配線を制御
性良く加工形成できる技術が必要となる。
ところで、ＳｉＯ２を主成分とする絶縁膜上の金属（こ
こではＡＱ＞を制御性良く加工するためにプラズマエツ
チングを用いるが、下地絶縁膜に段差が生じる場合やエ
ツチングの均一性を考えると、通常、３０〜５０％程度
のオーバエツチングが必要である。しかし、オーバエツ
チング中には下地の５ｉＯ２１１がエツチングされるこ
とから、５１０２中の酸素原子が分離され、この分離さ
れた酸素原子により、レジストが著しく劣化（膜減り）
したり、あるいはＡβにアンダーカットが生じて、寸法
の制御性が著しく低下してしまうと云う問題があった。
こではＡＱ＞を制御性良く加工するためにプラズマエツ
チングを用いるが、下地絶縁膜に段差が生じる場合やエ
ツチングの均一性を考えると、通常、３０〜５０％程度
のオーバエツチングが必要である。しかし、オーバエツ
チング中には下地の５ｉＯ２１１がエツチングされるこ
とから、５１０２中の酸素原子が分離され、この分離さ
れた酸素原子により、レジストが著しく劣化（膜減り）
したり、あるいはＡβにアンダーカットが生じて、寸法
の制御性が著しく低下してしまうと云う問題があった。
［発明の目的］
本発明は上記の事情に鑑みて成されたもので、絶縁膜上
の金属膜を制御性良くプラズマエツチング加工できるよ
うにした半導体装置の製造方法を提供することを目的と
する。
の金属膜を制御性良くプラズマエツチング加工できるよ
うにした半導体装置の製造方法を提供することを目的と
する。
［発明の概要］
本発明は上記目的を達成するため、半導体基板に形成さ
れた絶縁膜の表面に導電性膜を堆積して後、該導電性膜
上にレジストパターンを形成し、これをマスクに前記導
電性膜をプラズマエツチングして該導電性膜をパターニ
ングする半導体装置の製造工程において、前記絶縁膜上
に酸素原子を含まない絶縁物質の膜を形成し、その表面
に導電性膜を堆積して後、該導電性膜上にレジストパタ
ーンを形成し、これをマスクに前記導電性膜をプラズマ
エツチングして該導電性膜をパターニングすることを特
徴ととする。かかる本発明によれば、オーバエツチング
時に発生するレジストの劣化及びアンダーカットが、エ
ツチングされたＳｉＯ２膜より発生する酸素原子の影響
によるものであると云う事実に基づき、ＳｉＯ２を主成
分とする絶縁膜上に酸素を含まない絶縁膜、例えば、３
ｉ３Ｎ４を形成した上で、その表面に、加工するべき導
電性膜を形成して、この導電性膜をレジストをマスクに
プラズマエツチングするようにしたので、これにより酸
素原子の発生を防止して、レジストの劣化とアンダーカ
ットの発生を抑制することができる。
れた絶縁膜の表面に導電性膜を堆積して後、該導電性膜
上にレジストパターンを形成し、これをマスクに前記導
電性膜をプラズマエツチングして該導電性膜をパターニ
ングする半導体装置の製造工程において、前記絶縁膜上
に酸素原子を含まない絶縁物質の膜を形成し、その表面
に導電性膜を堆積して後、該導電性膜上にレジストパタ
ーンを形成し、これをマスクに前記導電性膜をプラズマ
エツチングして該導電性膜をパターニングすることを特
徴ととする。かかる本発明によれば、オーバエツチング
時に発生するレジストの劣化及びアンダーカットが、エ
ツチングされたＳｉＯ２膜より発生する酸素原子の影響
によるものであると云う事実に基づき、ＳｉＯ２を主成
分とする絶縁膜上に酸素を含まない絶縁膜、例えば、３
ｉ３Ｎ４を形成した上で、その表面に、加工するべき導
電性膜を形成して、この導電性膜をレジストをマスクに
プラズマエツチングするようにしたので、これにより酸
素原子の発生を防止して、レジストの劣化とアンダーカ
ットの発生を抑制することができる。
［発明の実施例］
以下、本発明の実施例を図面を参照しながら説明する。
初めに本発明の製造工程で用いる配線用Ａβ膜のエツチ
ングのためのプラズマエツチング装置の概要を第３図に
示す。すなわち、図に示す如くプラズマエツチング装置
は、容器４０内に、対向する平板状の一対の電極４１．
４２を配設し、これらの電極のうち、下方の電極４１を
アースし、上方の電極４２は高周波電源４３に接続する
とともに、電極４１上にはウェハーを載置する。そして
、容器４０内にエツチングガスを流通させ、電極４１．
４２間に、高周波電流を与えてプラズマを発生させ、エ
ツチングを行うようしたものである。
ングのためのプラズマエツチング装置の概要を第３図に
示す。すなわち、図に示す如くプラズマエツチング装置
は、容器４０内に、対向する平板状の一対の電極４１．
４２を配設し、これらの電極のうち、下方の電極４１を
アースし、上方の電極４２は高周波電源４３に接続する
とともに、電極４１上にはウェハーを載置する。そして
、容器４０内にエツチングガスを流通させ、電極４１．
４２間に、高周波電流を与えてプラズマを発生させ、エ
ツチングを行うようしたものである。
実施例
先ず、半導体基板１１に、その素子領域を島状分離する
厚いフィールド酸化１１１２、素子領域の表面のゲート
絶縁膜１３、ゲート絶縁膜１３上のゲート電極１４、そ
の他ソース、ドレイン領域１５゜１６などを形成し、次
にこの半導体基板１１上に熱酸化により３０００人のシ
リコン酸化ｍ ＜ｓ ＋０２膜）１７を層間絶縁膜とし
て形成し、次に、この８１０２１１１７上にＣＶＤ法に
よりシリコン窒化膜（Ｓ ｉ：＋ Ｎ４ Ｉｌり １８
を５００人堆積した（第１図（ａ）図示）。つづいて、
全面にレジストを塗布し写真蝕剣法によりパターニング
して形成したレジストパターンを用いて５ｉａＮ＋Ｉ１
１８およびｌ１間絶縁！［１１７をエツチングし、ソー
ス。
厚いフィールド酸化１１１２、素子領域の表面のゲート
絶縁膜１３、ゲート絶縁膜１３上のゲート電極１４、そ
の他ソース、ドレイン領域１５゜１６などを形成し、次
にこの半導体基板１１上に熱酸化により３０００人のシ
リコン酸化ｍ ＜ｓ ＋０２膜）１７を層間絶縁膜とし
て形成し、次に、この８１０２１１１７上にＣＶＤ法に
よりシリコン窒化膜（Ｓ ｉ：＋ Ｎ４ Ｉｌり １８
を５００人堆積した（第１図（ａ）図示）。つづいて、
全面にレジストを塗布し写真蝕剣法によりパターニング
して形成したレジストパターンを用いて５ｉａＮ＋Ｉ１
１８およびｌ１間絶縁！［１１７をエツチングし、ソー
ス。
ドレイン領域に通ずるコンタクトホール１９を開口した
。次に、全面にスパッタ法によりＡｎ膜２０を８００Ｏ
Ａ堆積した後、このＡβ膜２０上にポジ形フォトレジス
トを塗布して、これを写真蝕刻法によりパターニングし
、レジストパターン２１を形成したく第１図（ｂ）図示
）。
。次に、全面にスパッタ法によりＡｎ膜２０を８００Ｏ
Ａ堆積した後、このＡβ膜２０上にポジ形フォトレジス
トを塗布して、これを写真蝕刻法によりパターニングし
、レジストパターン２１を形成したく第１図（ｂ）図示
）。
次いで、レジストパターン２１をマスクにＡβ膜２０を
プラズマエツチングした。ＡＲＲ２Ｏ３エツチングには
第３図に示す如く、容器４０内の対向する平板状の一対
の電極４１．４２のうち、アースされた下方の電極４１
上に半導体基板１１を載置し、そして、容器４０内にエ
ツチングガスを流通させ、電極４１．４２間に、高周波
電流を与えてプラズマを発生させて、エツチングを行う
ようにした。エツチング条件は次の通りである。
プラズマエツチングした。ＡＲＲ２Ｏ３エツチングには
第３図に示す如く、容器４０内の対向する平板状の一対
の電極４１．４２のうち、アースされた下方の電極４１
上に半導体基板１１を載置し、そして、容器４０内にエ
ツチングガスを流通させ、電極４１．４２間に、高周波
電流を与えてプラズマを発生させて、エツチングを行う
ようにした。エツチング条件は次の通りである。
プラズマエツチング装置に供給するエツチングガスはＣ
Ｃβ４を用い、このＣＣβ４の流量を２００８ＣＣｍと
し、また、電極間に印加する高周波電力は５００ｗ、エ
ツチング圧力は３５０ｍｔ。
Ｃβ４を用い、このＣＣβ４の流量を２００８ＣＣｍと
し、また、電極間に印加する高周波電力は５００ｗ、エ
ツチング圧力は３５０ｍｔ。
ｒｒとした。
これにより、Ａρ膜２０はパターニングされ、レジスト
パターン２１の開口部のへ２膜２０は除去された。この
とき、Ａ℃膜２０ＷＡ厚のバラツキにより除去すべき部
分のへβ膜２０が残るのを防ぐため、約３０％のオーバ
エツチングを行った。
パターン２１の開口部のへ２膜２０は除去された。この
とき、Ａ℃膜２０ＷＡ厚のバラツキにより除去すべき部
分のへβ膜２０が残るのを防ぐため、約３０％のオーバ
エツチングを行った。
その際、５ｉａＮ＋ｌ１１８の露出面も僅かにエツチン
グされた。これにより、コンタクトホール１９を介して
ソース・ドレイン領域１５．１６に接続される配線２２
がパターニング形成された（第１図（Ｃ）図示）。
グされた。これにより、コンタクトホール１９を介して
ソース・ドレイン領域１５．１６に接続される配線２２
がパターニング形成された（第１図（Ｃ）図示）。
尚、この時の八２のエツチングレートは７００人／ｍｉ
ｎであり、オーバエツチング中の５ｉ３Ｎ４ＷＡ１７の
エツチング量はわずか２００人であった。従って、５０
０人の３ｉ３Ｎ＋膜１７はオーバエツチング後において
も３００人も残り、下地の８＋０２躾１７はこの５ｉａ
Ｎ４１［１１８の保護されてエツチングされなかった。
ｎであり、オーバエツチング中の５ｉ３Ｎ４ＷＡ１７の
エツチング量はわずか２００人であった。従って、５０
０人の３ｉ３Ｎ＋膜１７はオーバエツチング後において
も３００人も残り、下地の８＋０２躾１７はこの５ｉａ
Ｎ４１［１１８の保護されてエツチングされなかった。
比較例
先ず、半導体基板１１に、その素子領域を島状分離する
厚いフィールド酸化膜１２、素子領域の表面のゲート絶
縁膜１３、ゲート絶縁膜１３上のゲート電極１４、その
他ソース、ドレイン領域１５．１６などを形成し、次に
この半導体基板１１上に熱酸化により３５００人のシリ
コン酸化膜（Ｓｉ０２１１）１７を層間絶縁膜として形
成した（第２図（ａ）図示）。つづいて、全面にレジス
トを塗布し写真蝕刻法によりパターニングして形成した
レジストパターンを用いて層間絶縁膜１７をエツチング
し、ソース、ドレイン領域に通ずるコンタクトホール１
９を開口した。次に、全面にスパッタ法によりＡｆｉｌ
ｌ＃２０を８０００人堆積した後、このへβＮ１１２０
上にポジ形フォトレジストを塗布して、これを写真蝕刻
法によりパターニングし、レジストパターン２１を形成
したく第２図（１））図示）。
厚いフィールド酸化膜１２、素子領域の表面のゲート絶
縁膜１３、ゲート絶縁膜１３上のゲート電極１４、その
他ソース、ドレイン領域１５．１６などを形成し、次に
この半導体基板１１上に熱酸化により３５００人のシリ
コン酸化膜（Ｓｉ０２１１）１７を層間絶縁膜として形
成した（第２図（ａ）図示）。つづいて、全面にレジス
トを塗布し写真蝕刻法によりパターニングして形成した
レジストパターンを用いて層間絶縁膜１７をエツチング
し、ソース、ドレイン領域に通ずるコンタクトホール１
９を開口した。次に、全面にスパッタ法によりＡｆｉｌ
ｌ＃２０を８０００人堆積した後、このへβＮ１１２０
上にポジ形フォトレジストを塗布して、これを写真蝕刻
法によりパターニングし、レジストパターン２１を形成
したく第２図（１））図示）。
次いで、レジストパターン２１をマスクにＡλ膜２０を
実施例と同様のプラズマエツチング装置を用いて同様な
条件でプラズマエツチングした。
実施例と同様のプラズマエツチング装置を用いて同様な
条件でプラズマエツチングした。
これにより、Ａ２膜２０はパターニングされ、レジスト
パターン２１の開口部のＡｊ２１１１２０は除去された
。これにより、コンタクトホール１９を介してソース・
ドレイン領域１５．１６に接続される配線２２をパター
ニング形成した。このとき、へβ膜２０のバラツキによ
り除去すべき部分のＡ℃膜２０が残るのを防ぐため、オ
ーバエツチングするが、その際、＠間絶縁ＩＩ（Ｓｉ０
２１１）１７の露出面も僅かにエツチングされた（第２
図（Ｃ）図示）。
パターン２１の開口部のＡｊ２１１１２０は除去された
。これにより、コンタクトホール１９を介してソース・
ドレイン領域１５．１６に接続される配線２２をパター
ニング形成した。このとき、へβ膜２０のバラツキによ
り除去すべき部分のＡ℃膜２０が残るのを防ぐため、オ
ーバエツチングするが、その際、＠間絶縁ＩＩ（Ｓｉ０
２１１）１７の露出面も僅かにエツチングされた（第２
図（Ｃ）図示）。
尚、この比較例に用いたプラズマエツチング条件は実施
例と同じである。
例と同じである。
すなわち、比較例は従来構造の半導体装置の製造方法で
、第１図構造に対し、Ｓ＋３Ｎ４１８を除いた構造を持
っており、８ｉ０２膜１７上にＡａ膜２０を形成しであ
る。
、第１図構造に対し、Ｓ＋３Ｎ４１８を除いた構造を持
っており、８ｉ０２膜１７上にＡａ膜２０を形成しであ
る。
しかして、本実施例及び比較例について、それらの製造
工程におけるプラズマエッチング工程際し、Ａ℃膜２０
のエツチング中とオーバエツチング中でのレジストパタ
ーン２１のエツチング量を調べるため、ジャストエッチ
前後でエツチングが終了するようエツチング時間を変え
てみた。なお、レジストパターン２１のエツチング量は
タリステップ（段差針）で測定し、断面の形状は走査型
電子顕微鏡（ＳＥＭ）で観察した。
工程におけるプラズマエッチング工程際し、Ａ℃膜２０
のエツチング中とオーバエツチング中でのレジストパタ
ーン２１のエツチング量を調べるため、ジャストエッチ
前後でエツチングが終了するようエツチング時間を変え
てみた。なお、レジストパターン２１のエツチング量は
タリステップ（段差針）で測定し、断面の形状は走査型
電子顕微鏡（ＳＥＭ）で観察した。
第４図はその結果を示す特性図であり、実施例をＡ１比
較例をＢで示した。すなわち、図はプラズマエツチング
装置でエツチングした時のレジストパターン２１の膜減
り量とエツチング時間の関係を示す図であり、矢印Ｊで
示した位置がＡｎ膜２０のジャストエツチング時間であ
る。図かられかるように、従来構造を持つ比較例日では
ジャストエツチング時間前後で傾きが増大し、レジスト
のエツチングレートが増大していることを示しており、
これにより、明らかに酸素原子が影響していることがわ
かる。一方、Ａで示す本発明方法ではＡ２膜２０のジャ
ストエツチング後でも、レジストの劣化及び断面形状の
異状は見られなかった。
較例をＢで示した。すなわち、図はプラズマエツチング
装置でエツチングした時のレジストパターン２１の膜減
り量とエツチング時間の関係を示す図であり、矢印Ｊで
示した位置がＡｎ膜２０のジャストエツチング時間であ
る。図かられかるように、従来構造を持つ比較例日では
ジャストエツチング時間前後で傾きが増大し、レジスト
のエツチングレートが増大していることを示しており、
これにより、明らかに酸素原子が影響していることがわ
かる。一方、Ａで示す本発明方法ではＡ２膜２０のジャ
ストエツチング後でも、レジストの劣化及び断面形状の
異状は見られなかった。
従って、ＳｉＯ２膜上にＡ２膜を形成して、このＡ℃膜
をプラズマエツチングによりパターニングし、Ａ℃配線
等を形成する場合において、３ｉｏ２躾上に保護膜とし
てＳｉ３Ｎ４膜を形成し、この３ｉ３Ｎ４１上にＡ℃膜
を形成して、これをレジストパターンをマスクにプラズ
マエツチングすれば、５１０２膜のエツチングを防止で
きて、該Ｓ＋０２膜の酸素原子分離を防止でき、これに
よって、レジストパターンの膜減りとアンダーカットの
発生を防止できるのでへβ膜のパターニングを制御性良
く、目的の寸法となるように行うことができる。従って
、高品質の半導体装置が得られる。
をプラズマエツチングによりパターニングし、Ａ℃配線
等を形成する場合において、３ｉｏ２躾上に保護膜とし
てＳｉ３Ｎ４膜を形成し、この３ｉ３Ｎ４１上にＡ℃膜
を形成して、これをレジストパターンをマスクにプラズ
マエツチングすれば、５１０２膜のエツチングを防止で
きて、該Ｓ＋０２膜の酸素原子分離を防止でき、これに
よって、レジストパターンの膜減りとアンダーカットの
発生を防止できるのでへβ膜のパターニングを制御性良
く、目的の寸法となるように行うことができる。従って
、高品質の半導体装置が得られる。
尚、５ｉＱ２膜の保護膜である５１３Ｎ４膜の膜厚はプ
ラズマエツチング加工時のオーバエツチングによる躾減
り置部上とする必要がある他、保ｉ！膜は酸素原子を含
まない耐熱性のある絶縁材であればＳＩ３Ｎ４膜以外の
ものを用いることもできる。上記実施例では配線等の導
電膜にへ２膜を用いていたが、これはアルミニウム合金
もしくは多結晶シリコンまたは高融点金属または高融点
金属のシリサイドなどでも良い。
ラズマエツチング加工時のオーバエツチングによる躾減
り置部上とする必要がある他、保ｉ！膜は酸素原子を含
まない耐熱性のある絶縁材であればＳＩ３Ｎ４膜以外の
ものを用いることもできる。上記実施例では配線等の導
電膜にへ２膜を用いていたが、これはアルミニウム合金
もしくは多結晶シリコンまたは高融点金属または高融点
金属のシリサイドなどでも良い。
半導体基板上のＳｉＯ２膜は熱シリコン酸化膜の他、Ｃ
ＶＤシリコン酸化躾またはリン添加硅化ガラスまたはボ
ロン添加硅化ガラスを利用することができる。
ＶＤシリコン酸化躾またはリン添加硅化ガラスまたはボ
ロン添加硅化ガラスを利用することができる。
［発明の効果］
以上、詳述したように本発明によれば、導電膜パターニ
ング用のレジストパターンの膜減りとアンダーカットの
抑制を図ることができ、従って、導電膜を制御性良くパ
ターニングすることができるので、高品質の半導体装置
が得られるなどの特徴を有する半導体装置の製造方法を
提供することができる。
ング用のレジストパターンの膜減りとアンダーカットの
抑制を図ることができ、従って、導電膜を制御性良くパ
ターニングすることができるので、高品質の半導体装置
が得られるなどの特徴を有する半導体装置の製造方法を
提供することができる。
第１図（ａ）〜（Ｃ）は本発明の実施例を示す製造工程
図、第２図（ａ）〜（Ｃ）は比較例の製造工程図、第３
図はプラズマエツチングに用いたプラズマエツチング装
置の概略的な構造を示す図、ＩＮ４図はこれら第１図、
第２図の各サンプルのプラズマエツチングによるエツチ
ング時間とレジストパターンの膜減り量との関係を示す
図である。 １１・・・半導体基板、１２・・・フィールド酸化膜、
１３・・・グ〜ト絶縁膜、１４・・・ゲート電極、１７
・・・シリコン酸化ＩＩ（ＳｉＯ２膜上）、１８・・・
シリコン窟化膜（Ｓｉ３Ｎ４膜）、２０・・・Ａ℃膜、
２１・・・レジストパターン、２２・・・へβ配線。 出願人代理人 弁理士 鈴江武彦 第１ｖｉ！Ｊ 第２図
図、第２図（ａ）〜（Ｃ）は比較例の製造工程図、第３
図はプラズマエツチングに用いたプラズマエツチング装
置の概略的な構造を示す図、ＩＮ４図はこれら第１図、
第２図の各サンプルのプラズマエツチングによるエツチ
ング時間とレジストパターンの膜減り量との関係を示す
図である。 １１・・・半導体基板、１２・・・フィールド酸化膜、
１３・・・グ〜ト絶縁膜、１４・・・ゲート電極、１７
・・・シリコン酸化ＩＩ（ＳｉＯ２膜上）、１８・・・
シリコン窟化膜（Ｓｉ３Ｎ４膜）、２０・・・Ａ℃膜、
２１・・・レジストパターン、２２・・・へβ配線。 出願人代理人 弁理士 鈴江武彦 第１ｖｉ！Ｊ 第２図
Claims (5)
- （１）半導体基板に形成された酸化シリコンを主成分と
する絶縁膜の表面に導電性膜を堆積して後、該導電性膜
上にレジストパターンを形成し、これをマスクに前記導
電性膜をプラズマエッチングして該導電性膜をパターニ
ングする半導体装置の製造工程において、前記絶縁膜上
に酸素原子を含まない絶縁物質の膜を形成し、その表面
に導電性膜を堆積して後、該導電性膜上にレジストパタ
ーンを形成し、これをマスクに前記導電性膜をプラズマ
エッチングして該導電性膜をパターニングすることを特
徴とする半導体装置の製造方法。 - （２）酸素原子を含まない絶縁物質の膜厚はプラズマエ
ッチング加工時のオーバエッチングによる膜減り量以上
とすることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - （３）酸素原子を含まない絶縁物質の膜はシリコン窒化
膜であることを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。 - （４）導電性膜はアルミニウムまたはアルミニウム合金
もしくは多結晶シリコンまたは高融点金属または高融点
金属のシリサイドのいずれか一つであることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。 - （５）絶縁膜は熱シリコン酸化膜またはＣＶＤシリコン
酸化膜またはリン添加硅化ガラスまたはボロン添加硅化
ガラスのいずれか一つであることを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13998784A JPS6119132A (ja) | 1984-07-06 | 1984-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13998784A JPS6119132A (ja) | 1984-07-06 | 1984-07-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6119132A true JPS6119132A (ja) | 1986-01-28 |
Family
ID=15258298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13998784A Pending JPS6119132A (ja) | 1984-07-06 | 1984-07-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119132A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265713U (ja) * | 1988-11-07 | 1990-05-17 | ||
| JPH0461327A (ja) * | 1990-06-29 | 1992-02-27 | Sharp Corp | 半導体装置の製造方法 |
| KR100256137B1 (ko) * | 1996-03-26 | 2000-05-15 | 아사무라 타카싯 | 반도체장치및그제조방법 |
-
1984
- 1984-07-06 JP JP13998784A patent/JPS6119132A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265713U (ja) * | 1988-11-07 | 1990-05-17 | ||
| JPH0461327A (ja) * | 1990-06-29 | 1992-02-27 | Sharp Corp | 半導体装置の製造方法 |
| KR100256137B1 (ko) * | 1996-03-26 | 2000-05-15 | 아사무라 타카싯 | 반도체장치및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| US4585515A (en) | Formation of conductive lines | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| JPS6119132A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JP2778127B2 (ja) | 半導体装置の製造方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPH01283848A (ja) | 半導体装置の製造方法 | |
| JPH06204346A (ja) | 半導体装置の製造方法 | |
| JPH0555220A (ja) | 半導体装置の製造方法 | |
| JPH0319221A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 |