JPH06295888A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06295888A JPH06295888A JP8230093A JP8230093A JPH06295888A JP H06295888 A JPH06295888 A JP H06295888A JP 8230093 A JP8230093 A JP 8230093A JP 8230093 A JP8230093 A JP 8230093A JP H06295888 A JPH06295888 A JP H06295888A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- semiconductor device
- stringer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 下地膜減りがなく、且つショートの生じない
信頼性の高い配線を備える半導体装置を提供する。 【構成】 層間絶縁膜１４上に第２ポリシリコン膜１５
を堆積させ、その上にレジスト１６をパターニングす
る。レジスト１６をマスクとして異方性エッチングを行
った後、エッチング残りであるストリンガ１５ＢをＯ2
酸化により、ＳｉＯ2でなる絶縁物に変える。このよう
に、ストリンガ１５Ｂが生じても確実に配線どうしを分
離できるため、オーバーエッチングをかける必要がな
い。
信頼性の高い配線を備える半導体装置を提供する。 【構成】 層間絶縁膜１４上に第２ポリシリコン膜１５
を堆積させ、その上にレジスト１６をパターニングす
る。レジスト１６をマスクとして異方性エッチングを行
った後、エッチング残りであるストリンガ１５ＢをＯ2
酸化により、ＳｉＯ2でなる絶縁物に変える。このよう
に、ストリンガ１５Ｂが生じても確実に配線どうしを分
離できるため、オーバーエッチングをかける必要がな
い。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、更に詳しくは、配線材料のエッチング残りに
よるショートを防止する配線の後処理方法に係る。
法に関し、更に詳しくは、配線材料のエッチング残りに
よるショートを防止する配線の後処理方法に係る。
【０００２】
【従来の技術】デバイスの高集積化に伴い、素子の微細
化と複雑化が進んでいる。ところが素子の微細化は横方
向の縮小は行われているが縦方向のスケールダウンは行
われていない。その結果、デバイス表面の凹凸は益々厳
しくなってきている。このような凹凸の激しい表面上に
配線パターンを形成すると、高段差部や急峻な部分で配
線材料のエッチング残りが発生する。このようなエッチ
ング残りを防止するために、過度のオーバーエッチング
を行ったり、急峻な部分のないデバイス構造としたり、
エッチング条件を変化させる所謂マルチステップエッチ
ング等を行っている。
化と複雑化が進んでいる。ところが素子の微細化は横方
向の縮小は行われているが縦方向のスケールダウンは行
われていない。その結果、デバイス表面の凹凸は益々厳
しくなってきている。このような凹凸の激しい表面上に
配線パターンを形成すると、高段差部や急峻な部分で配
線材料のエッチング残りが発生する。このようなエッチ
ング残りを防止するために、過度のオーバーエッチング
を行ったり、急峻な部分のないデバイス構造としたり、
エッチング条件を変化させる所謂マルチステップエッチ
ング等を行っている。
【０００３】なお、図３（Ａ）〜（Ｃ）は、オーバーエ
ッチングを行う工程を示している。まず、図３（Ａ）に
示すように、半導体基板１表面に絶縁膜２を形成し、絶
縁膜２上に第１ポリシリコン膜３をパターニングし、層
間絶縁膜４、第２ポリシリコン膜５を順次堆積させる。
次に、図３（Ｂ）に示すように、第２ポリシリコン膜５
を所定のパターンになるように、フォトリソグラフィー
技術及びドライエッチング技術を用いてパターニングす
る。このドライエッチングにより層間絶縁膜４の表面が
露出し始めた時点では、図３（Ｂ）に示すように、段差
部の裾部に第２ポリシリコン膜５の一部が残っている。
これを除去するため、図３（Ｃ）に示すように、オーバ
ーエッチングをかけている。
ッチングを行う工程を示している。まず、図３（Ａ）に
示すように、半導体基板１表面に絶縁膜２を形成し、絶
縁膜２上に第１ポリシリコン膜３をパターニングし、層
間絶縁膜４、第２ポリシリコン膜５を順次堆積させる。
次に、図３（Ｂ）に示すように、第２ポリシリコン膜５
を所定のパターンになるように、フォトリソグラフィー
技術及びドライエッチング技術を用いてパターニングす
る。このドライエッチングにより層間絶縁膜４の表面が
露出し始めた時点では、図３（Ｂ）に示すように、段差
部の裾部に第２ポリシリコン膜５の一部が残っている。
これを除去するため、図３（Ｃ）に示すように、オーバ
ーエッチングをかけている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た方法には、いくつかの制限がある。例えば、過度のオ
ーバーエッチングを行う方法では、図３（Ａ）に示す層
間絶縁膜４の厚さＴが、図３（Ｃ）に示すように厚さｔ
となり膜減りが著しくなる。これに伴い、段差部ではそ
の斜きがより急峻となり、上層膜の段差被覆性が悪化す
る問題がある。この他に、絶縁膜の膜減りにより、ショ
ートの原因となる問題も生じる。また、急峻な部分を作
らないようデバイス構造を変えることは、デバイス特性
上容易には変えられない問題がある。さらに、マルチス
テップエッチングは、デポジションとエッチングを繰り
返す方法であるため、エッチング装置の状態や性能等に
大きく影響を受けるために安定性に乏しい問題があっ
た。
た方法には、いくつかの制限がある。例えば、過度のオ
ーバーエッチングを行う方法では、図３（Ａ）に示す層
間絶縁膜４の厚さＴが、図３（Ｃ）に示すように厚さｔ
となり膜減りが著しくなる。これに伴い、段差部ではそ
の斜きがより急峻となり、上層膜の段差被覆性が悪化す
る問題がある。この他に、絶縁膜の膜減りにより、ショ
ートの原因となる問題も生じる。また、急峻な部分を作
らないようデバイス構造を変えることは、デバイス特性
上容易には変えられない問題がある。さらに、マルチス
テップエッチングは、デポジションとエッチングを繰り
返す方法であるため、エッチング装置の状態や性能等に
大きく影響を受けるために安定性に乏しい問題があっ
た。
【０００５】この発明は、上記した問題点に着目して創
案されたものであって、その解決しようとする課題は、
下地膜に影響を得ずに、ショートの生じない配線を備え
る半導体装置を製造するには、そのような手段を講じれ
ばよいかという点にある。
案されたものであって、その解決しようとする課題は、
下地膜に影響を得ずに、ショートの生じない配線を備え
る半導体装置を製造するには、そのような手段を講じれ
ばよいかという点にある。
【０００６】
【課題を解決するための手段】この発明は、半導体基板
上に形成された絶縁膜の表面に導電性材料膜を堆積さ
せ、該導電性材料膜をパターニングする工程を備えた半
導体装置の製造方法において、上記導電性材料膜をエッ
チングによりパターニングした後、酸化処理を施し上記
絶縁膜上にストリンガとして残った該導電性材料膜を酸
化物に変えることを、解決手段としている。
上に形成された絶縁膜の表面に導電性材料膜を堆積さ
せ、該導電性材料膜をパターニングする工程を備えた半
導体装置の製造方法において、上記導電性材料膜をエッ
チングによりパターニングした後、酸化処理を施し上記
絶縁膜上にストリンガとして残った該導電性材料膜を酸
化物に変えることを、解決手段としている。
【０００７】
【作用】酸化処理を行うことにより、絶縁膜上に残った
導電性材料（ストリンガ）が酸化物に変わり、絶縁物と
なる。このため、オーバーエッチングをかける必要がな
くなり、下地絶縁膜の膜減りなどを回避できる。また、
ストリンガが絶縁物となるため、ショートを防止でき
る。
導電性材料（ストリンガ）が酸化物に変わり、絶縁物と
なる。このため、オーバーエッチングをかける必要がな
くなり、下地絶縁膜の膜減りなどを回避できる。また、
ストリンガが絶縁物となるため、ショートを防止でき
る。
【０００８】
【実施例】以下、この発明に係る半導体装置の製造方法
の詳細を図面に示す実施例に基づいて説明する。この発
明は、配線加工後のエッチング残りに対し、酸化を行う
ことにより、エッチング残りを絶縁物に変えてしまうこ
とを特徴とする。そこで、本実施例は、半導体装置の製
造工程において、特にエッチング残りの生じ易い、第２
ポリシリコン膜でなる配線の加工に本発明を適用したも
のである。
の詳細を図面に示す実施例に基づいて説明する。この発
明は、配線加工後のエッチング残りに対し、酸化を行う
ことにより、エッチング残りを絶縁物に変えてしまうこ
とを特徴とする。そこで、本実施例は、半導体装置の製
造工程において、特にエッチング残りの生じ易い、第２
ポリシリコン膜でなる配線の加工に本発明を適用したも
のである。
【０００９】本実施例は、まず図１（Ａ）に示すような
構造を形成する。即ち、シリコン基板１１上にＳｉＯ2
膜１２を形成した後、第１ポリシリコン膜１３をＣＶＤ
法で堆積させる。そして、この第１ポリシリコン膜１３
を周知のリソグラフィー技術及びエッチング技術を用い
てパターニングする。この第１ポリシリコン膜１３のエ
ッチングにおいては、下地ＳｉＯ2膜１２が平坦である
ため、エッチング残りは生じない。次に、全面に層間絶
縁膜１４を例えばＣＶＤ法を用いて堆積させる。さら
に、層間絶縁膜１４上に、第２ポリシリコン膜１５を堆
積させる。そして、第２ポリシリコン膜１５上にレジス
ト１６をフォトリソグラフィー技術により、パターニン
グする。このレジスト１６は、第２ポリシリコン膜１５
を配線として残すべき位置にパターニングされる。
構造を形成する。即ち、シリコン基板１１上にＳｉＯ2
膜１２を形成した後、第１ポリシリコン膜１３をＣＶＤ
法で堆積させる。そして、この第１ポリシリコン膜１３
を周知のリソグラフィー技術及びエッチング技術を用い
てパターニングする。この第１ポリシリコン膜１３のエ
ッチングにおいては、下地ＳｉＯ2膜１２が平坦である
ため、エッチング残りは生じない。次に、全面に層間絶
縁膜１４を例えばＣＶＤ法を用いて堆積させる。さら
に、層間絶縁膜１４上に、第２ポリシリコン膜１５を堆
積させる。そして、第２ポリシリコン膜１５上にレジス
ト１６をフォトリソグラフィー技術により、パターニン
グする。このレジスト１６は、第２ポリシリコン膜１５
を配線として残すべき位置にパターニングされる。
【００１０】次に、上記レジスト１６をマスクとしてド
ライエッチング（例えば、ＳＦ6系ガスを用いてＥＣＲ
エッチャーで用いる）を行い、下地層間絶縁膜１４が露
出した状態で停止させる。この状態での構造は、図１
（Ｂ）に示すように、第１ポリシリコン膜１３に起因し
て生じた段差により、この段差の裾の部分に第２ポリシ
リコン膜１５がストリンガ１５Ｂとして残った構造とな
っている。その後、ウェハを炉に入れ、８００℃の条件
でＯ2ガスによる酸化を行う。この酸化処理により、ス
トリンガ１５Ｂは、図２に示すように酸化膜１５Ｃに変
わる。酸化膜１５Ｃは、ＳｉＯ2で成るため、電気絶縁
性を持つ。このため、エッチング残りに起因するショー
トを防止することができる。
ライエッチング（例えば、ＳＦ6系ガスを用いてＥＣＲ
エッチャーで用いる）を行い、下地層間絶縁膜１４が露
出した状態で停止させる。この状態での構造は、図１
（Ｂ）に示すように、第１ポリシリコン膜１３に起因し
て生じた段差により、この段差の裾の部分に第２ポリシ
リコン膜１５がストリンガ１５Ｂとして残った構造とな
っている。その後、ウェハを炉に入れ、８００℃の条件
でＯ2ガスによる酸化を行う。この酸化処理により、ス
トリンガ１５Ｂは、図２に示すように酸化膜１５Ｃに変
わる。酸化膜１５Ｃは、ＳｉＯ2で成るため、電気絶縁
性を持つ。このため、エッチング残りに起因するショー
トを防止することができる。
【００１１】なお、本実施例では、８００℃程度の酸化
であるため、不純物の再拡散は生じない。
であるため、不純物の再拡散は生じない。
【００１２】以上、この発明を第２ポリシリコン膜の配
線加工工程に適用した実施例について説明したが、これ
に限定されるものではなく、各種の変更が可能である。
線加工工程に適用した実施例について説明したが、これ
に限定されるものではなく、各種の変更が可能である。
【００１３】実施例は導電性材料としてポリシリコンを
用いたが、例えばタングステン（Ｗ）、タングステンシ
リサイド（ＷＳｉ2）、アルミニウム（Ａｌ）等の配線
材料を用いてもよい。この場合、ＷではＷＯｘ，ＷＳｉ
2ではＷＳｉＯ，ＡｌではＡｌ2Ｏ3などの絶縁性を持つ
酸化物となる。
用いたが、例えばタングステン（Ｗ）、タングステンシ
リサイド（ＷＳｉ2）、アルミニウム（Ａｌ）等の配線
材料を用いてもよい。この場合、ＷではＷＯｘ，ＷＳｉ
2ではＷＳｉＯ，ＡｌではＡｌ2Ｏ3などの絶縁性を持つ
酸化物となる。
【００１４】また、上記実施例においては、酸化処理と
してＯ2ガスを用いた炉内での酸化方法を用いたが、例
えば、Ｏ3処理、Ｏ2イオン注入後のアニール、エキシマ
レーザによる表面アニールなどの手段を用いることも勿
論可能である。
してＯ2ガスを用いた炉内での酸化方法を用いたが、例
えば、Ｏ3処理、Ｏ2イオン注入後のアニール、エキシマ
レーザによる表面アニールなどの手段を用いることも勿
論可能である。
【００１５】
【発明の効果】以上の説明から明らかなように、この発
明によれば、下地膜の膜減りや下地膜の段差を急峻にす
ることを防止できる。また、下地膜が急峻な段差を有し
て導電性材料のエッチング残りが生じても、配線部以外
は確実に不導体にできるため、ショートが発生するのを
防止する効果がある。
明によれば、下地膜の膜減りや下地膜の段差を急峻にす
ることを防止できる。また、下地膜が急峻な段差を有し
て導電性材料のエッチング残りが生じても、配線部以外
は確実に不導体にできるため、ショートが発生するのを
防止する効果がある。
【図１】（Ａ）及び（Ｂ）は本発明の実施例の要部Ｂを
示す斜視図。
示す斜視図。
【図２】本発明の実施例の要部を示す断面図。
【図３】（Ａ）〜（Ｃ）は従来の配線加工工程を示す要
部断面図。
部断面図。
１１…シリコン基板 １４…層間絶縁膜 １５…第２ポリシリコン膜（導電性材料膜） １５Ｂ…ストリンガ １５Ｃ…酸化膜
Claims (1)
- 【請求項１】 半導体基板上に形成された絶縁膜の表面
に導電性材料膜を堆積させ、該導電性材料膜をパターニ
ングする工程を備えた半導体装置の製造方法において、 上記導電性材料膜をエッチングによりパターニングした
後、酸化処理を施し上記絶縁膜上にストリンガとして残
った該導電性材料膜を酸化物に変えることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230093A JPH06295888A (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230093A JPH06295888A (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295888A true JPH06295888A (ja) | 1994-10-21 |
Family
ID=13770708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8230093A Pending JPH06295888A (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295888A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777346B2 (en) * | 1996-02-12 | 2004-08-17 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US9824904B2 (en) | 2001-04-30 | 2017-11-21 | Lam Research Corporation | Method and apparatus for controlling spatial temperature distribution |
-
1993
- 1993-04-09 JP JP8230093A patent/JPH06295888A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777346B2 (en) * | 1996-02-12 | 2004-08-17 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US9824904B2 (en) | 2001-04-30 | 2017-11-21 | Lam Research Corporation | Method and apparatus for controlling spatial temperature distribution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| KR100190261B1 (ko) | 집적회로의 게이트 스택 제조 방법 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| US6218311B1 (en) | Post-etch treatment of a semiconductor device | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| KR100430688B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR0124646B1 (ko) | 반도체 장치의 금속막 제조방법 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPH0481323B2 (ja) | ||
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH11265888A (ja) | 半導体装置の平坦化方法 | |
| JPH10242275A (ja) | 半導体装置の製造方法 | |
| JPH07193127A (ja) | 半導体装置の製造方法 |