JPS61185064A - 静電誘導形自己消弧素子の駆動回路 - Google Patents
静電誘導形自己消弧素子の駆動回路Info
- Publication number
- JPS61185064A JPS61185064A JP60023334A JP2333485A JPS61185064A JP S61185064 A JPS61185064 A JP S61185064A JP 60023334 A JP60023334 A JP 60023334A JP 2333485 A JP2333485 A JP 2333485A JP S61185064 A JPS61185064 A JP S61185064A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- induction type
- type self
- extinguishing element
- electrostatic induction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は静電誘導形自己消弧素子を安全に駆動する駆動
回路に関するもので、特に電源装置において使用される
ものである。
回路に関するもので、特に電源装置において使用される
ものである。
直流−交流または直流−交流の電力交換装置として静電
誘導形自己消弧素子を用いたものが知られている。この
静電誘導形自己消弧素子としてはＧＥ社のＩ Ｇ Ｔ
（Ｉｎ５ｕｌａ−ｔｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔ
ｏｒ ）が知られており、例えば“＾ｐｐｌｉｃａｔｉ
ｏｎ ｏｆ Ｉｎ５ｕｆａｔｅｄ Ｇａｔｅ Ｔｒａ
ｎｓｉｓ−ｔｏｒｓ” （Ｆａ員０ｒｙＥｌｆｌｉＣ
ｔｒＯｎｉｃｓ １９８３ ）に詳しく紹介されている
。該文献に記載された典型的なＧＥ社の品番０９４ＦＱ
１（１８Ａ、４００Ｖ）およびＦＲＩ（１８Ａ。
誘導形自己消弧素子を用いたものが知られている。この
静電誘導形自己消弧素子としてはＧＥ社のＩ Ｇ Ｔ
（Ｉｎ５ｕｌａ−ｔｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔ
ｏｒ ）が知られており、例えば“＾ｐｐｌｉｃａｔｉ
ｏｎ ｏｆ Ｉｎ５ｕｆａｔｅｄ Ｇａｔｅ Ｔｒａ
ｎｓｉｓ−ｔｏｒｓ” （Ｆａ員０ｒｙＥｌｆｌｉＣ
ｔｒＯｎｉｃｓ １９８３ ）に詳しく紹介されている
。該文献に記載された典型的なＧＥ社の品番０９４ＦＱ
１（１８Ａ、４００Ｖ）およびＦＲＩ（１８Ａ。
５００Ｖ）についてゲート電圧■ＧＥ’コレクタ電圧Ｖ
ＣＥ１コレクタ電流ＩＣの相関関係を示す第８図によれ
ばゲート電圧ＶＧＥが低い範囲ではトランジスタに近い
定電流特性を示す一方で、ゲート電圧■ＧＥが高くなる
とサイリスタに近い低い電圧降下を示す、トランジスタ
とサイリスタの中間的特性を有していることがわかる。
ＣＥ１コレクタ電流ＩＣの相関関係を示す第８図によれ
ばゲート電圧ＶＧＥが低い範囲ではトランジスタに近い
定電流特性を示す一方で、ゲート電圧■ＧＥが高くなる
とサイリスタに近い低い電圧降下を示す、トランジスタ
とサイリスタの中間的特性を有していることがわかる。
また、第９図は第８図に示した静電誘導形自己消弧素子
素子の安全動作領域（ＳＯＡ）を示すもので、例えばゲ
ート、エミッタ間抵抗Ｒ６Ｅが５にΩの場合には２ＯＡ
以下のコレクタ電流に制限すれば常に安全に運転できる
ことを示している。
素子の安全動作領域（ＳＯＡ）を示すもので、例えばゲ
ート、エミッタ間抵抗Ｒ６Ｅが５にΩの場合には２ＯＡ
以下のコレクタ電流に制限すれば常に安全に運転できる
ことを示している。
しかし、定格最大電流以上の電流をターンオフしようと
すると、いわゆるラッチアップが生じ、ゲート電圧ＶＧ
Ｅを０にしてもコレクタ電流ＩＣを０にできなくなる上
、素子内の電流密度が高まって素子の劣化が生じる。し
たがって、静電誘導形自己消弧素子の駆動にあたっては
安全動作領域を越えた使用を避けることが必要である。
すると、いわゆるラッチアップが生じ、ゲート電圧ＶＧ
Ｅを０にしてもコレクタ電流ＩＣを０にできなくなる上
、素子内の電流密度が高まって素子の劣化が生じる。し
たがって、静電誘導形自己消弧素子の駆動にあたっては
安全動作領域を越えた使用を避けることが必要である。
第１０図に従来使用されている静電誘導形自己消弧素子
のゲート駆動回路を示す。これによれば、直流電源１の
正極に負荷２を介して静電誘導形自己消弧素子３のコレ
クタが、負極にエミッタがそれぞれ接続されるとともに
、直流電源１と負極を共通接続したゲート用電源４の正
極は抵抗５を介してＮＰＮトランジスタ６のコレクタに
接続されている。増幅用のＮＰＮトランジスタ６とＰＮ
Ｐトランジスタ７とはコンプリメンタリ接続されており
、そのベース共通接続点には駆動信号ＶＳが入力され、
トランジス６および７のエミッタ共通接続点には並列接
続された抵抗８およびダイオード９を介して静電誘導形
自己消弧素子３のゲートが接続されτいる。
のゲート駆動回路を示す。これによれば、直流電源１の
正極に負荷２を介して静電誘導形自己消弧素子３のコレ
クタが、負極にエミッタがそれぞれ接続されるとともに
、直流電源１と負極を共通接続したゲート用電源４の正
極は抵抗５を介してＮＰＮトランジスタ６のコレクタに
接続されている。増幅用のＮＰＮトランジスタ６とＰＮ
Ｐトランジスタ７とはコンプリメンタリ接続されており
、そのベース共通接続点には駆動信号ＶＳが入力され、
トランジス６および７のエミッタ共通接続点には並列接
続された抵抗８およびダイオード９を介して静電誘導形
自己消弧素子３のゲートが接続されτいる。
この回路においては、駆動信号ＶＳがオンとなったとき
は、電源４の電圧がトランジスタ６およびダイオード９
を介して静電誘導形自己消弧素子３のゲートに迅速に印
加され、駆動信号Ｖｓがオフとなったときはゲートは抵
抗８とトランジスタ７を通じて静電誘導形自己消弧素子
３のエミッタと短絡され、ゲート電位は低下する。この
ときの抵抗８は第９図におけるＲ６．に相当するもので
あり、この抵抗値の大きさによって最大コレクタ電流が
制限を受ける場合もある。
は、電源４の電圧がトランジスタ６およびダイオード９
を介して静電誘導形自己消弧素子３のゲートに迅速に印
加され、駆動信号Ｖｓがオフとなったときはゲートは抵
抗８とトランジスタ７を通じて静電誘導形自己消弧素子
３のエミッタと短絡され、ゲート電位は低下する。この
ときの抵抗８は第９図におけるＲ６．に相当するもので
あり、この抵抗値の大きさによって最大コレクタ電流が
制限を受ける場合もある。
しかしながら、このような駆動回路では静電誘導形自己
消弧素子のゲート電圧は固定電位のゲート用Ｎ源４によ
り定まるため変化が少なく、静電誘導形自己消弧素子の
特徴を有効に発揮できないという問題がある。
消弧素子のゲート電圧は固定電位のゲート用Ｎ源４によ
り定まるため変化が少なく、静電誘導形自己消弧素子の
特徴を有効に発揮できないという問題がある。
すなわち、第１０図の回路において■。Ｅ＝ ２０Ｖと
すれば電圧降下は低くなるが、負荷側で事故が発生した
ときにはコレクタ電流は１００Ａ以上となって第９図に
示す安全動作領域を外れるため素子は劣化する。また、
素子の劣化が発生しないように最大コレクタ電流を常に
２０Ａ以下とするためには第８図から■ＧＥを８■に制
限する必要があるが、静電誘導形自己消弧素子がオンと
なったときのコレクタ電流を１０Ａとすればゲート、コ
レクタ間の電圧降下はＶＱＥ−２０Ｖのときに比べ３０
％程度大きく、コレクタ電圧１５Ａでは約５倍の大きさ
となって損失が著しく増大するという問題がある。
すれば電圧降下は低くなるが、負荷側で事故が発生した
ときにはコレクタ電流は１００Ａ以上となって第９図に
示す安全動作領域を外れるため素子は劣化する。また、
素子の劣化が発生しないように最大コレクタ電流を常に
２０Ａ以下とするためには第８図から■ＧＥを８■に制
限する必要があるが、静電誘導形自己消弧素子がオンと
なったときのコレクタ電流を１０Ａとすればゲート、コ
レクタ間の電圧降下はＶＱＥ−２０Ｖのときに比べ３０
％程度大きく、コレクタ電圧１５Ａでは約５倍の大きさ
となって損失が著しく増大するという問題がある。
本発明はこのような問題を解決するためなされたもので
、最大コレクタ電流を安全動作領域内に保ち、また損失
を減少させることのできる静電誘導形自己消弧素子の駆
動回路を提供することを目的とする。
、最大コレクタ電流を安全動作領域内に保ち、また損失
を減少させることのできる静電誘導形自己消弧素子の駆
動回路を提供することを目的とする。
上記目的を達成のため、本発明においては、静電誘導形
自己消弧素子のコレクタ電圧を検出し、この検出された
電圧に応じて静電誘導形自己消弧素子のゲート電圧を低
下させる電圧調整回路を備えており、素子の劣化を防止
することができる。
自己消弧素子のコレクタ電圧を検出し、この検出された
電圧に応じて静電誘導形自己消弧素子のゲート電圧を低
下させる電圧調整回路を備えており、素子の劣化を防止
することができる。
以下図面を参照しながら本発明の実施例のいくつかを詳
細に説明する。なお、従来と同一の構成要素は同一番号
を付しその詳細な説明を省略するものとする。
細に説明する。なお、従来と同一の構成要素は同一番号
を付しその詳細な説明を省略するものとする。
第１図は本発明にかかる静電誘導形自己消弧素子の駆動
回路の一実施例を示す回路図であって、第１０図の場合
と同様に、ゲート用ｍ源４の電圧は、駆動信号ＶＳが抵
抗１０を介してベース共通接続点に印加されるコンプリ
メンタリ接続されたトランジスタ６および７を介して静
′Ｒ誘導形自己消弧素子３のゲートに印加されているが
、トランジスタ６および７のベース共通接続点にはＮＰ
Ｎ型トランジスタ１４のコレクタが接続され、このトラ
ンジスタ１４のエミッタは抵抗１３を介してゲート用電
源の負極に、またベースは静電誘導形自己消弧素子素子
３のコレクタに抵抗１１を介して接続されている。さら
にこのベースとゲート用電源４の負極との間にゼナーダ
イオード１５および抵抗１２が並列接続されている。
回路の一実施例を示す回路図であって、第１０図の場合
と同様に、ゲート用ｍ源４の電圧は、駆動信号ＶＳが抵
抗１０を介してベース共通接続点に印加されるコンプリ
メンタリ接続されたトランジスタ６および７を介して静
′Ｒ誘導形自己消弧素子３のゲートに印加されているが
、トランジスタ６および７のベース共通接続点にはＮＰ
Ｎ型トランジスタ１４のコレクタが接続され、このトラ
ンジスタ１４のエミッタは抵抗１３を介してゲート用電
源の負極に、またベースは静電誘導形自己消弧素子素子
３のコレクタに抵抗１１を介して接続されている。さら
にこのベースとゲート用電源４の負極との間にゼナーダ
イオード１５および抵抗１２が並列接続されている。
次にこの回路の動作を第２図および第３図を参照して説
明する。
明する。
抵抗１１および１２は静電誘導形自己消弧素子のコレク
タ電圧■。Ｅ＠：抵抗分割しており、抵抗１２の両端に
はコレクタ電圧■。Ｅに比例した電圧が現れる。一方、
トランジスタ１４と抵抗１３はエミッタフォロアを構成
しており、トランジスタ１４のコレクタ電流は抵抗１２
の電圧降下にほぼ比例することになる。
タ電圧■。Ｅ＠：抵抗分割しており、抵抗１２の両端に
はコレクタ電圧■。Ｅに比例した電圧が現れる。一方、
トランジスタ１４と抵抗１３はエミッタフォロアを構成
しており、トランジスタ１４のコレクタ電流は抵抗１２
の電圧降下にほぼ比例することになる。
トランジスタ１４がオフ状態であるときは、駆動信号■
Ｓはそのままトランジスタ６および７によって電力増幅
され、静電誘導形自己消弧素子３のゲートに電圧Ｖ。Ｅ
として印加される。トランジスタ１４がオフ状態である
ためにはトランジスタ１４のエミッタ、ベース間の電圧
降下が抵抗１２の電圧降下よりも大きいことが必要であ
るから、静Ｍ誘導形自己消弧素子３のコレクタ、エミッ
タ間電圧■。Ｅはトランジスタ１４のエミッタ、ベース
間電圧降下を上回る抵抗１２の電圧降下を発生させる電
圧■１以下である。ＶＧＥがこの電圧■１を上回るとト
ランジスタ１４はコレクタ電流を流し始めその電流値は
前述したように抵抗Ｒ１２の電圧降下にほぼ比例する。
Ｓはそのままトランジスタ６および７によって電力増幅
され、静電誘導形自己消弧素子３のゲートに電圧Ｖ。Ｅ
として印加される。トランジスタ１４がオフ状態である
ためにはトランジスタ１４のエミッタ、ベース間の電圧
降下が抵抗１２の電圧降下よりも大きいことが必要であ
るから、静Ｍ誘導形自己消弧素子３のコレクタ、エミッ
タ間電圧■。Ｅはトランジスタ１４のエミッタ、ベース
間電圧降下を上回る抵抗１２の電圧降下を発生させる電
圧■１以下である。ＶＧＥがこの電圧■１を上回るとト
ランジスタ１４はコレクタ電流を流し始めその電流値は
前述したように抵抗Ｒ１２の電圧降下にほぼ比例する。
したがって、このコレクタ電流は抵抗１０において電圧
降下を生じ、駆動信号ＶＳの値は降下し静電誘導形自己
消弧素子３のゲート電圧ＶＧＥはそれに応じて降下する
。この降下はコレクタ電圧ＶｃＥがエミッタフォロワの
コレクタ電流を流さなくなる電圧■１に低下するまで続
くことになる。なお、静電誘導形自己消弧素子３のコレ
クタ電圧■。Ｅの上昇が続いた場合、抵抗１２の両端電
圧が所定電圧■２を超えるとゼナーダイオード１５が作
用してそれ以上の電圧上昇を押えるため駆動信号■Ｓは
一定値以下にはならず、このためＶＧＥは所定の下限値
に維持される。
降下を生じ、駆動信号ＶＳの値は降下し静電誘導形自己
消弧素子３のゲート電圧ＶＧＥはそれに応じて降下する
。この降下はコレクタ電圧ＶｃＥがエミッタフォロワの
コレクタ電流を流さなくなる電圧■１に低下するまで続
くことになる。なお、静電誘導形自己消弧素子３のコレ
クタ電圧■。Ｅの上昇が続いた場合、抵抗１２の両端電
圧が所定電圧■２を超えるとゼナーダイオード１５が作
用してそれ以上の電圧上昇を押えるため駆動信号■Ｓは
一定値以下にはならず、このためＶＧＥは所定の下限値
に維持される。
第３図はこのようなゲート電圧Ｖ。Ｅの制御による作用
を説明するグラフであって、第３図（ａ）は第８図と同
様なコレクタ電圧■。［とコレクタ電流ＩＣとの関係を
示すグラフにおいてラッチアップ現象を避けるためにＩ
ｃ −２０Ａを示すＩ！ｉｌＡを引いたものであり、第
３図のグラフにおけるゲート電圧■ とコレクタ電圧Ｖ
ｃＥをプロットしたのＥ が第３図（ｂ）の曲ＩＩＢである。一方、第２図と同様
の直線近似を行なったものが線Ｃであり、ゲ−ト電圧Ｖ
。Ｅの最大値はエミッタフォロアとなるトランジスタ１
４の特性と抵抗分割を行う抵抗１１および１２の値を適
当に選択することにより適宜定めることができ、また、
ゲート電圧■。Ｅの最小値はゼナーダイオードの特性を
選択することにより適宜定めることができる。このよう
に静電誘導形自己消弧素子のゲート電圧ＶＧＥを所定範
囲内で制御することにより、静電誘導形自己消弧素子に
流れる電流は常に最大許容電流以下となる。
を説明するグラフであって、第３図（ａ）は第８図と同
様なコレクタ電圧■。［とコレクタ電流ＩＣとの関係を
示すグラフにおいてラッチアップ現象を避けるためにＩ
ｃ −２０Ａを示すＩ！ｉｌＡを引いたものであり、第
３図のグラフにおけるゲート電圧■ とコレクタ電圧Ｖ
ｃＥをプロットしたのＥ が第３図（ｂ）の曲ＩＩＢである。一方、第２図と同様
の直線近似を行なったものが線Ｃであり、ゲ−ト電圧Ｖ
。Ｅの最大値はエミッタフォロアとなるトランジスタ１
４の特性と抵抗分割を行う抵抗１１および１２の値を適
当に選択することにより適宜定めることができ、また、
ゲート電圧■。Ｅの最小値はゼナーダイオードの特性を
選択することにより適宜定めることができる。このよう
に静電誘導形自己消弧素子のゲート電圧ＶＧＥを所定範
囲内で制御することにより、静電誘導形自己消弧素子に
流れる電流は常に最大許容電流以下となる。
第４図ないし第７図は本発明の他の実施例のいくつかを
示す回路図である。
示す回路図である。
第４図は第１図におけるゼナーダイオード１５に直列抵
抗１６を付加したもので、直列抵抗により電圧降下が生
ずるために静電誘導形自己消弧素子のコレクタ電圧■。
抗１６を付加したもので、直列抵抗により電圧降下が生
ずるために静電誘導形自己消弧素子のコレクタ電圧■。
Ｅが増加したときのゲート電圧■。Ｅは第２図のグラフ
における破線のような特性となる。これにより、静電誘
導形自己消弧素子の定電流特性をより正確に近似するこ
とが可能となる。
における破線のような特性となる。これにより、静電誘
導形自己消弧素子の定電流特性をより正確に近似するこ
とが可能となる。
第５図は第１図の回路に対してエミッタフォロアとなる
トランジスタのコレタフタ側およびベース側にそれぞれ
ゼナーダイオード１７および１８を接続し、ベース、エ
ミッタ間のゼナーダイオードおよびエミッタ側の抵抗を
省略した他の実施例を示すものである。この回路におい
てはゼナーダイオード１７．１８により静電誘導形自己
消弧素子のゲート電圧■。、が変化するコレクタ電圧■
。Ｅの値■ およびＶ２を近似させることができ、ゲ−
ト電圧■。Ｅは２値的に変化する。この実施例における
特性は第３図（ｂ）の曲ＮＩＢを厳密に近似するもので
はないが、実用上は十分である。
トランジスタのコレタフタ側およびベース側にそれぞれ
ゼナーダイオード１７および１８を接続し、ベース、エ
ミッタ間のゼナーダイオードおよびエミッタ側の抵抗を
省略した他の実施例を示すものである。この回路におい
てはゼナーダイオード１７．１８により静電誘導形自己
消弧素子のゲート電圧■。、が変化するコレクタ電圧■
。Ｅの値■ およびＶ２を近似させることができ、ゲ−
ト電圧■。Ｅは２値的に変化する。この実施例における
特性は第３図（ｂ）の曲ＮＩＢを厳密に近似するもので
はないが、実用上は十分である。
第６図は第５図におけるゼナーダイオード１７を抵抗１
９に変え、ゼナーダイオード１８を削除した実施例を示
しており、基本的な特性は第５図の場合と同様である。
９に変え、ゼナーダイオード１８を削除した実施例を示
しており、基本的な特性は第５図の場合と同様である。
第７図は第１図の構成に駆動信号■Ｓを供給する制御回
路の詳細を示したものである。
路の詳細を示したものである。
これによれば、制御信号ＶＱがアンド回路２０の一方側
に入力され、その出力が駆動信号■Ｓとなって抵抗１０
に印加される。一方、トランジスタ１４に流れる電流は
フォトカプラ２２の発光ダイオードにより検出され、受
信側のフォトトランジスタに光電流を生じるため抵抗２
４によって発生したロジックレベル信号がタイムディレ
ィ回路２５のセット端子（Ｓ）に入力され、この出力は
ラッチ回路２６で保持され、その出力はアンド回路２０
の他方側入力端子に入力されている。この回路では制御
信号Ｖａが立上るとタイムディレィ回路２５がリセット
されるが、フォトカプラ２２により検出されたコレクタ
電流がタイムディレィ回路２５により定められる所定時
間よりも長く流れ続けたこと、すなわち過電流により静
電誘導形自己消弧素子３のコレクタ電圧Ｖ。Ｅが低下し
ない事故状態が続いていることが検出されたときはラッ
チ回路２６に事故状態が保持されるためアンド回路２０
の出力■Ｓはオフ状態となり、静電誘導形自己消弧素子
３はオフされ、静電誘導形自己消弧素子３の保護が図ら
れる。
に入力され、その出力が駆動信号■Ｓとなって抵抗１０
に印加される。一方、トランジスタ１４に流れる電流は
フォトカプラ２２の発光ダイオードにより検出され、受
信側のフォトトランジスタに光電流を生じるため抵抗２
４によって発生したロジックレベル信号がタイムディレ
ィ回路２５のセット端子（Ｓ）に入力され、この出力は
ラッチ回路２６で保持され、その出力はアンド回路２０
の他方側入力端子に入力されている。この回路では制御
信号Ｖａが立上るとタイムディレィ回路２５がリセット
されるが、フォトカプラ２２により検出されたコレクタ
電流がタイムディレィ回路２５により定められる所定時
間よりも長く流れ続けたこと、すなわち過電流により静
電誘導形自己消弧素子３のコレクタ電圧Ｖ。Ｅが低下し
ない事故状態が続いていることが検出されたときはラッ
チ回路２６に事故状態が保持されるためアンド回路２０
の出力■Ｓはオフ状態となり、静電誘導形自己消弧素子
３はオフされ、静電誘導形自己消弧素子３の保護が図ら
れる。
以上の実施例にお（プる静電誘導形自己消弧素子にはＩ
ＧＴの他にＦＥ丁がある。また実施例では静電誘導形自
己消弧素子は１個のみであるが実際には静電誘導形自己
消弧素子のコレクタ、エミッタ間にフリーホイールダイ
オードを逆極性接続したものを４個あるいは６個使用し
てブリッジを形成したものが多用される。
ＧＴの他にＦＥ丁がある。また実施例では静電誘導形自
己消弧素子は１個のみであるが実際には静電誘導形自己
消弧素子のコレクタ、エミッタ間にフリーホイールダイ
オードを逆極性接続したものを４個あるいは６個使用し
てブリッジを形成したものが多用される。
また、エミッタフォロワトランジスタより成る電圧調整
回路の電圧調整点は上記各実施例ではゲート電圧調整回
路の増幅トランジスタの入力側に接続されているが、出
力側に接続されていてもよい。ただし、この場合には駆
動回路全体として損失がやや増加する。
回路の電圧調整点は上記各実施例ではゲート電圧調整回
路の増幅トランジスタの入力側に接続されているが、出
力側に接続されていてもよい。ただし、この場合には駆
動回路全体として損失がやや増加する。
以上のように本発明にかかる静電誘導形自己消弧素子の
駆動回路によれば、検出された静電誘導形自己消弧素子
のコレクタ電圧に応じて静電誘導形自己消弧素子のゲー
ト電圧を降下させる電圧調整回路を備えているので、コ
レクタ電流を所定の最大許容値以下に維持することがで
き静電誘導形自己消弧素子の劣化を防止することができ
る。
駆動回路によれば、検出された静電誘導形自己消弧素子
のコレクタ電圧に応じて静電誘導形自己消弧素子のゲー
ト電圧を降下させる電圧調整回路を備えているので、コ
レクタ電流を所定の最大許容値以下に維持することがで
き静電誘導形自己消弧素子の劣化を防止することができ
る。
また、静電誘導形自己消弧素子のゲート電圧を所定値以
下に降下しないようにした実［様では損失の発生を減少
させることができる。
下に降下しないようにした実［様では損失の発生を減少
させることができる。
第１図は本発明にかかる静電誘導形自己消弧素子の駆動
回路の構成を示す回路図、第２図は第１図の動作を示す
グラフ、第３図は本発明の効果を示すグラフ、第４図な
いし第７図は本発明の他の実施例を示す回路図、第８図
および第９図は静電誘導形自己消弧素子の特性を示すグ
ラフ、第１０図は従来の静電誘導形自己消弧素子の駆動
回路を示す回路図である。 １・・・直流１４ｉｌＧ！、２・・・負荷、３・・・静
１！誘導形自己消弧素子、４・・・ゲート用電源、５，
８，１０゜１１．１２，１３．１９．２４・・・抵抗、
６，７゜１４・・・トランジスタ、９・・・ダイオード
、１５゜１７．１８・・・ゼナーダイオード、２０・・
・アンド回路、２２・・・フォトカプラ、２５・・・タ
イムディレィ回路、２６・・・ラッチ回路。 処１図 第２図 コレグダ電圧（ＶＣＥ ） 第３図 （ａ） コしゲタ電圧（ＶＣＥ） （ｂ） コしゲタ 電圧（ｖｏＥ） 第４図 熱５図 も６図 第８図 第９図 ピークコレクタ電圧（ＶｃＥ） 第７図 第１０図 手続補正書 昭和６１年３ 月１４日 １ 事件の表示 昭和６０年 特許願 第２３３３４号 ２ 発明の名称 静電誘導型自己消弧素子の駆動回路 ３ 補正をづる者 事イ′１どの関係 特許出願人 （３０７） 株式会社 東 芝 ４ 代 埋 人 東京都千代田区丸の内三丁目２番３号 電話東京（２１１）２３２１大代表 ８ 補正の内容 （１） 明細１第３頁第１５行「ｌ ｎ５ｕｌａ −
ｔｅｄ Ｊを［Ｉ ｎ５ｕｌａｔｅｄＪと訂正する。 （２） 同、第３頁第１７行「ＴｒａｎＳｉＳ−ｔｏ
ｒｓＪを［ＴｒａｎｓｉｓｔｏｒｓＪと訂正する。 （３） 同、第１３頁第１８行と第１９行との間に次
の文を挿入する。 「なお、第７図においてはフォトカプラ２２ａ。
回路の構成を示す回路図、第２図は第１図の動作を示す
グラフ、第３図は本発明の効果を示すグラフ、第４図な
いし第７図は本発明の他の実施例を示す回路図、第８図
および第９図は静電誘導形自己消弧素子の特性を示すグ
ラフ、第１０図は従来の静電誘導形自己消弧素子の駆動
回路を示す回路図である。 １・・・直流１４ｉｌＧ！、２・・・負荷、３・・・静
１！誘導形自己消弧素子、４・・・ゲート用電源、５，
８，１０゜１１．１２，１３．１９．２４・・・抵抗、
６，７゜１４・・・トランジスタ、９・・・ダイオード
、１５゜１７．１８・・・ゼナーダイオード、２０・・
・アンド回路、２２・・・フォトカプラ、２５・・・タ
イムディレィ回路、２６・・・ラッチ回路。 処１図 第２図 コレグダ電圧（ＶＣＥ ） 第３図 （ａ） コしゲタ電圧（ＶＣＥ） （ｂ） コしゲタ 電圧（ｖｏＥ） 第４図 熱５図 も６図 第８図 第９図 ピークコレクタ電圧（ＶｃＥ） 第７図 第１０図 手続補正書 昭和６１年３ 月１４日 １ 事件の表示 昭和６０年 特許願 第２３３３４号 ２ 発明の名称 静電誘導型自己消弧素子の駆動回路 ３ 補正をづる者 事イ′１どの関係 特許出願人 （３０７） 株式会社 東 芝 ４ 代 埋 人 東京都千代田区丸の内三丁目２番３号 電話東京（２１１）２３２１大代表 ８ 補正の内容 （１） 明細１第３頁第１５行「ｌ ｎ５ｕｌａ −
ｔｅｄ Ｊを［Ｉ ｎ５ｕｌａｔｅｄＪと訂正する。 （２） 同、第３頁第１７行「ＴｒａｎＳｉＳ−ｔｏ
ｒｓＪを［ＴｒａｎｓｉｓｔｏｒｓＪと訂正する。 （３） 同、第１３頁第１８行と第１９行との間に次
の文を挿入する。 「なお、第７図においてはフォトカプラ２２ａ。
Claims (1)
- 【特許請求の範囲】 １、定電圧電源と、 入力された制御信号の大きさに応じて前記定電圧電源か
ら発生した電圧を静電誘導形自己消弧素子のゲートに印
加させるゲート電圧入力回路と、前記静電誘導形自己消
弧素子のコレクタ電圧を検出し、この検出されたコレク
タ電圧に応じて前記制御信号の電圧を下げることにより
前記静電誘導形自己消弧素子のゲート電圧を降下させる
電圧調整回路と、 を備えた静電誘導形自己消弧素子の駆動回路。 ２、ゲート電圧入力回路がコンプリメンタリ接続された
２つのトランジスタより成る特許請求の範囲第１項記載
の静電誘導形自己消弧素子の駆動回路。 ３、電圧調整回路がエミッタ、ベース間電圧に応じてコ
レクタ電流を流すエミッタフォロワ回路で、そのコレク
タがゲート電圧入力回路の入力点に接続された特許請求
の範囲第１項記載の静電誘導形自己消弧素子の駆動回路
。 ４、エミッタ、ベース間電圧を静電誘導形自己消弧素子
のコレクタ電圧の抵抗分割により得るようにした特許請
求の範囲第３項記載の静電誘導形自己消弧素子の駆動回
路。 ５、電圧調整回路が静電誘導形自己消弧素子のゲート電
圧が下限値に達したときはゲート電圧の低下を行わない
ものである特許請求の範囲第４項記載の静電誘導形自己
消弧素子の駆動回路。 ６、エミッタフォロア回路のエミッタベース間に定電圧
ダイオードを接続して成る特許請求の範囲第５項記載の
静電誘導形自己消弧素子の駆動回路。 ７、電圧調整回路のゲート電圧降下動作が所定時間以上
に続いたときは制御信号をオフさせることにより静電誘
導形自己消弧素子をオフさせるようにした特許請求の範
囲第１項記載の静電誘導形自己消弧素子の駆動回路。 ８、ゲート電圧降下動作をフォトカプラで検出するよう
にして成る特許請求の範囲第７項記載の静電誘導形自己
消弧素子の駆動回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023334A JPS61185064A (ja) | 1985-02-08 | 1985-02-08 | 静電誘導形自己消弧素子の駆動回路 |
| KR1019860000782A KR900008276B1 (ko) | 1985-02-08 | 1986-02-05 | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 |
| DE3689445T DE3689445T2 (de) | 1985-02-08 | 1986-02-05 | Schutzschaltung für einen Bipolartransistor mit isoliertem Gate. |
| EP86300766A EP0190925B1 (en) | 1985-02-08 | 1986-02-05 | A protection circuit for an insulated gate bipolar transistor |
| US06/826,771 US4721869A (en) | 1985-02-08 | 1986-02-06 | Protection circuit for an insulated gate bipolar transistor utilizing a two-step turn off |
| CN86101151.1A CN1006266B (zh) | 1985-02-08 | 1986-02-06 | 绝缘栅双极晶体管的激励电路 |
| AU53260/86A AU568446B2 (en) | 1985-02-08 | 1986-02-06 | Drive circuit for insulated gate bipolar transistor |
| AU13712/88A AU593729B2 (en) | 1985-02-08 | 1988-03-24 | A driving circuit for an insulated gate bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023334A JPS61185064A (ja) | 1985-02-08 | 1985-02-08 | 静電誘導形自己消弧素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61185064A true JPS61185064A (ja) | 1986-08-18 |
| JPH0564545B2 JPH0564545B2 (ja) | 1993-09-14 |
Family
ID=12107679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60023334A Granted JPS61185064A (ja) | 1985-02-08 | 1985-02-08 | 静電誘導形自己消弧素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185064A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250518A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
| JP2004015884A (ja) * | 2002-06-05 | 2004-01-15 | Nissan Motor Co Ltd | スイッチング回路及び電源回路 |
| JP2014529239A (ja) * | 2011-08-26 | 2014-10-30 | ゼネラル・エレクトリック・カンパニイ | 逆導通モード自己ターンオフゲートドライバ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007029221A1 (de) | 2007-06-22 | 2008-12-24 | Bühler AG | Verfahren zur Herstellung agavehaltiger Schokolade |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989570A (ja) * | 1982-11-11 | 1984-05-23 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタのゲート回路 |
-
1985
- 1985-02-08 JP JP60023334A patent/JPS61185064A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989570A (ja) * | 1982-11-11 | 1984-05-23 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタのゲート回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250518A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
| JP2004015884A (ja) * | 2002-06-05 | 2004-01-15 | Nissan Motor Co Ltd | スイッチング回路及び電源回路 |
| JP2014529239A (ja) * | 2011-08-26 | 2014-10-30 | ゼネラル・エレクトリック・カンパニイ | 逆導通モード自己ターンオフゲートドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564545B2 (ja) | 1993-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| US5305192A (en) | Switching regulator circuit using magnetic flux-sensing | |
| US4091434A (en) | Surge current protection circuit | |
| JPWO2019038957A1 (ja) | 制御回路および電力変換装置 | |
| JPH0225107A (ja) | 半導体スイッチ素子の過電圧抑制回路 | |
| JP2664678B2 (ja) | 電源回路 | |
| JPH09163583A (ja) | 半導体素子の保護回路 | |
| JPS61185064A (ja) | 静電誘導形自己消弧素子の駆動回路 | |
| EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
| JP4003833B2 (ja) | 電界制御型半導体素子の駆動回路 | |
| US3206695A (en) | Overvoltage protection circuit for power converters | |
| JPH04368469A (ja) | スイッチング電源 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JPH06508980A (ja) | 回路保護装置 | |
| JPS61500347A (ja) | 直列トランジスタ・チヨツパ | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP3232981B2 (ja) | 制御信号のレベルシフト回路 | |
| JP2001168652A (ja) | 保護回路及び保護回路を有する半導体装置 | |
| JP4122689B2 (ja) | バッファ回路及びそれを用いた半導体電力変換装置 | |
| SU836735A1 (ru) | Устройство дл управлени последовательноСОЕдиНЕННыМи ТиРиСТОРАМи | |
| JPS60212027A (ja) | トランジスタの過電圧保護回路 | |
| KR950005262Y1 (ko) | 전류 제한회로 | |
| KR890009007Y1 (ko) | 정전압 전원장치 |