JPS6117393B2 - - Google Patents

Info

Publication number
JPS6117393B2
JPS6117393B2 JP53028148A JP2814878A JPS6117393B2 JP S6117393 B2 JPS6117393 B2 JP S6117393B2 JP 53028148 A JP53028148 A JP 53028148A JP 2814878 A JP2814878 A JP 2814878A JP S6117393 B2 JPS6117393 B2 JP S6117393B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
digital
restoration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53028148A
Other languages
English (en)
Other versions
JPS54120523A (en
Inventor
Kunihiko Mototani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2814878A priority Critical patent/JPS54120523A/ja
Publication of JPS54120523A publication Critical patent/JPS54120523A/ja
Publication of JPS6117393B2 publication Critical patent/JPS6117393B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明はテレビ信号に多重されたデイジタル情
報を復元する装置に関するものである。
音声または画像のデイジタル情報には復元用同
期信号が含まれているのが常である。そこで受信
側装置では、この復元用同期信号を用いてPLL回
路を動作させて再生用クロツクを得、このクロル
クでデイジタル情報を復元している。PLL回路の
基準信号となる復元用同期信号が欠落した時にも
PLL回路が正常に動作し、正しいデイジタル情報
を得るためには、PLL回路の時定数を復元用同期
信号の周期より十分長くする必要があるが、この
ようにするとPLL回路のジツターが増加する傾向
にあるため、あまり長くすることはできない。本
発明はPLL回路の時定数をむやみに長くしてジツ
ターを増加させることなく、復元用同期信号が欠
落した時にも正常に動作するデイジタル信号復元
装置を提供することを目的とする。
従来例を第1図のブロツク図に示して説明を行
なう。第1図の入力端子Aには第2図aに示すテ
レビ信号を加える。このテレビ信号aは例えば音
声信号を12ビツトに符号化して水平帰線期間に多
重した例を示すもので、12ビツトの音声信号の先
頭には2ビツトの音声復元用同期信号が多重され
ており、12ビツトの音声信号の多重はバイポーラ
符号で行なわれている。この入力テレビ信号aを
同期分離回路2及びクランプ回路1に加える。同
期分離回路2ではテレビ信号aから第2図eに示
す水平同期信号を分離し、この出力をクランプパ
ルス発生回路16に加え第2図bに示すクランプ
パルスを得る。クランプ回路1ではこのクランプ
パルスbを用いてテレビ信号aのブランキングレ
ベルを一定のレベルに固定する。クランプ回路1
の出力をコンパレータ3の負入力端子およびコン
パレータ4の正入力端子に加える。コンパレータ
3の正入力端子Bの電位を第2図の信号aに示す
電位V1に、コンパレータ4の負入力端子Cの電
位を第2図の信号aに示す電位V2に設定してお
けば、コンパレータ3および4の出力としてそれ
ぞれ第2図cおよびdの信号を得る。コンパレー
タ3および4の出力をDタイプのフリツプフロツ
プ(以下D−FFと略す)5および6のクロツク
端子に加えれば、D−FF5および6はそれぞれ
信号cおよびdの立上りでトリガされる。ここで
D−FF5および6はD端子が常にハイレベルに
保たれており、信号eでリセツトされるから、D
−FF5のQ出力として第2図fに示す信号を、
D−FF6の出力として第2図gに示す信号を
得る。信号fおよび信号gをAND回路7に加え
て、出力として第2図hに示す音声復元用同期信
号を得る。第2図において8はデイジタル位相比
較器、9は低域通過フイルタ(LPF)、10は電
圧制御発振器(VCO)、11はN分周回路でいわ
ゆるPLL回路を構成している。電圧制御発振器1
0の出力信号iの周波数をFとすればF=N・
HH:水平周波数、N:整数)の関係にある。
一方テレビ信号に多重された音声信号のくり返し
周波数はFとなつている。
ここでデイジタル位相比較器8の動作説明を行
なう。今デイジタル位相比較器8の2つの入力端
子の信号RとVの入力信号の立上りが、周波数に
おいても、位相においても等しい時に出力UとD
がともにハイレベルとなりロツク状態を示す。も
しV入力の周波数がRより低いかまたは位相が遅
れているならばU出力がローレベルとなつて電圧
制御発振器10の発振周波数を高めるように命令
する。逆にV入力の周波数がRより高いか、また
は位相が進んでいる場合にはD出力がローレベル
となつて電圧制御発振器10の発振周波数を下げ
るよう命令する。
第3図を用いてデイジタル信号復元装置の動作
説明を行なう。第3図において第2図と同じ記号
の信号は同一の信号である。第3図は音声復元用
同期信号hと、電圧制御発振器10をN分周した
N分周回路11の出力信号jの位相同期がとれた
状態を示しているが、信号hは信号jより時間τ
だけ遅れている。なお信号hはデイジタル位相比
較器8の基準信号、信号jは比較信号となつてい
る。この時間τはLPF9に含まれているオペアン
プ12のオフセツト電圧を調整することにより変
化させることができる。上述のような関係で信号
hと信号jが位相同期している場合、デイジタル
位相比較器8のD出力、U出力はそれぞれ第3図
の信号kおよび信号Iのようになつている。
なお、コンパレータ3および4の出力はOR回
路13を経て直並変換回路14のDATA INPUT
端子に加えられており、第2図iに示す電圧制御
発振器10の出力で直並列変換回路14を動作さ
せ、出力として12ビツトの並列音声信号を得てい
る。この12ビツトの並列音声信号はD−A変換器
15でアナログの音声信号に変換される。
今、信号hにおいて、信号mに示すように音声
復元用同期信号が例えば1個欠落した場合には、
信号Iは信号nのようになる。このような信号n
がLPF9を経て電圧制御発振器10に加われば、
元の位相同期がとれた状態に復帰するまで1水平
期間の何倍かの時間を必要とする。本発明はこの
ような欠点を解決し音声復元用同期信号が欠落し
た場合にも正しく音声信号を再生することにあ
る。
第4図は本発明の実施例を示すブロツク図で第
5図は第4図を説明するためのタイムチヤートで
ある。第4図において第1図と同じ記号のものは
同一の回路素子等であるから説明を省略する。
第4図において、17は第1の遅延回路、21
は第2の遅延回路、24は第3の遅延回路、1
8,19,23はAND回路、20はOR回路、2
2はDタイプのフリツプフロツプ(D−FF)で
ある。
本実施例ではAND回路7から得られる音声復
元用同期信号hを第1の遅延回路17および
AND回路23に加える。第1の遅延回路17の
出力は第5図の信号pに示す。また第3の遅延回
路24には信号eが加えられており、出力として
信号sを得る。従つて音声復元用同期信号hが第
5図mに示すように1個欠落しておれば、AND
回路23の出力も信号tのように1個欠落する。
D−FF22はD端子が常にハイレベルに保持さ
れており、信号eでリセツトされ、信号tがクロ
ツクとして加えられているのでD−FF22の
Q,出力はそれぞれu,vのようになる。即
ち、信号hが欠落するとAND回路23の出力t
も欠落し、D−FF22の出力モードは次の信号
tが到来するまで変化しない。N分周回路11の
出力はデイジタル位相比較器8に加えられると同
時に第2の遅延回路21に加えられ出力として置
換信号rを得る。置換信号rの立上りの位相は信
号pの立上りの位相と同一になるように遅延回路
21を調整しておく。信号uはAND回路18の
一方の端子に、信号vはAND回路19の一方の
端子に加えられており、前述のように音声復元用
同期信号が1ケ欠落しておれば(信号m)、欠落
した音声復元用同期信号の代わりに置換信号rが
AND回路19、OR回路20を経てデイジタル位
相比較器8に加えられる。音声復元用同期信号が
欠落していなければ信号pがAND回路18、OR
回路20を経てデイジタル位相比較器8に加えら
れる。即ち回路18,19,20は切換回路を構
成している。
上述の動作によれば、音声復元用同期信号が欠
落しておれば、欠落した音声復元用同期信号に代
わつて、欠落した音声同期信号と同じ位相になる
ように調整された信号を挿入することによりデイ
ジタル位相比較器8の出力信号は、音声復元用同
期信号の欠落期間においても欠落していない場合
と同一となる。従つてPLL回路は正常に動作し、
電圧制御発振器10の出力は、入力の音声復元用
同期信号に確実に位相同期している。
第1の実施例ではデイジタル位相比較器8の2
つの入力信号が第5図の信号pとqのように時間
τだけずれて位相同期している場合を示したが、
τ=0の場合には第6図に示す第2の実施例のよ
うに構成すればよい。τ=0の場合にはデイジタ
ル位相比較器8の2つの出力は常にハイレベルと
なつており、第7図に示すように音声復元用同期
信号hが1個欠落して信号mになつた場合にも、
PLL回路が正常に動作するには、デイジタル位相
比較器8の出力信号が、音声復元用同期信号が欠
落していない場合と同一であればよい。即ち音声
復元用同期信号が欠落した場合には、デイジタル
位相比較器8のV入力端子の信号入力を禁止すれ
ばよい。
第6図では欠落した信号mに対して第1の実施
例の時と同様にD−FF22のQ出力は信号yの
ようになる。この信号yをAND回路25の一方
の端子に加えれば、音声復元用同期信号が欠落し
た時、N分周回路11の出力を禁止することがで
き、AND回路25の出力は第7図の信号qとな
る。このようにすればデイジタル位相比較器8の
2つの出力信号wとxは音声復元用信号が欠落し
ても、位相比較が行なわれないので欠落しない時
と同じとなり、PLL回路は正常に動作する。
上記の実施例ではいずれも音声復元用同期信号
が欠落した場合に、音声復元用同期信号が欠落し
なかつた場合と同様の信号がデイジタル位相比較
器の出力として得られるため、PLL回路を正常に
動作させることができる。従つて、ジツターを増
加させる必要はなくテレビ信号に多重されたデイ
ジタル情報を正常に復元することができる。
以上のように本発明は、テレビジヨン信号に多
重されたデイジタル信号からその復元用同期信号
を抽出し、抽出された復元用同期信号が正常であ
るか欠落しているかを検出して、この検出出力を
用いて位相制御回路の入力部のデイジタル位相比
較器に入力される信号を制御し、前記デイジタル
位相比較器の出力を常に正常に保つことにより、
前記デイジタル信号を正確に復元することが可能
な優れたデイジタル信号復元装置を提供すること
ができる。
【図面の簡単な説明】
第1図は従来のデイジタル信号復元装置を示す
ブロツク図、第2図、第3図は第1図の従来例の
要部波形図、第4図は本発明のデイジタル信号復
元装置の一実施例を示すブロツク図、第5図は第
4図の実施例の要部波形図、第6図は本発明の他
の実施例を示すブロツク図、第7図は第6図の実
施例の要部波形図である。 2……同期分離回路、3,4……コンパレー
タ、5,6……Dタイプフリツプフロツプ、7…
…AND回路、8……デイジタル位相比較器、9
……低域通過フイルタ、10……電圧制御発振
器、11……N分周器、14……直並列変換回
路、15……D−A変換器、18,19……
AND回路、20……OR回路、21……遅延回
路、22……Dタイプフリツプフロツプ。

Claims (1)

  1. 【特許請求の範囲】 1 テレビジヨン信号に多重されたデイジタル信
    号からその復元用同期信号を抽出する回路と、前
    記抽出された復元用同期信号が正常であるか欠落
    しているかを検出する検出回路と、入力部にデイ
    ジタル位相比較器を有する位相制御回路とを備
    え、前記検出回路の出力を用いて前記復元用同期
    信号と前記位相制御回路の出力とを制御して前記
    デイジタル位相比較器に入力させ、このデイジタ
    ル位相比較器の出力が前記復元用同期信号の欠落
    の有無にかかわらず一定とすることを特徴とする
    デイジタル信号復元装置。 2 位相制御回路の出力を用いて基準信号である
    復元用同期信号と同位相の置換信号を作成する回
    路と、復元用同期信号が欠落したことを検出する
    検出回路の出力により前記復元用同期信号の代わ
    りに前記置換信号デイジタル位相比較器の基準信
    号として入力させる切換回路とを備え、前記位相
    制御回路の出力を前記デイジタル位相比較器の比
    較信号とすることを特徴とする特許請求の範囲第
    1項記載のデイジタル信号復元装置。 3 復元用同期信号をデイジタル位相比較器の基
    準信号として入力させる回路と、前記復元用同期
    信号が欠落したことを検出する検出回路の出力に
    より位相制御回路の出力を同位相で欠落させてこ
    れをデイジタル位相比較器の比較信号として入力
    させることを特徴とする特許請求の範囲第1項記
    載のデイジタル信号復元装置。
JP2814878A 1978-03-10 1978-03-10 Restoration equipment for digital signal Granted JPS54120523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2814878A JPS54120523A (en) 1978-03-10 1978-03-10 Restoration equipment for digital signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2814878A JPS54120523A (en) 1978-03-10 1978-03-10 Restoration equipment for digital signal

Publications (2)

Publication Number Publication Date
JPS54120523A JPS54120523A (en) 1979-09-19
JPS6117393B2 true JPS6117393B2 (ja) 1986-05-07

Family

ID=12240669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2814878A Granted JPS54120523A (en) 1978-03-10 1978-03-10 Restoration equipment for digital signal

Country Status (1)

Country Link
JP (1) JPS54120523A (ja)

Also Published As

Publication number Publication date
JPS54120523A (en) 1979-09-19

Similar Documents

Publication Publication Date Title
CA1284361C (en) Analog phase locked loop
JPH0946546A (ja) ビデオ表示装置
EP0488225B1 (en) Clock information transmitting device and clock information receiving device
US5907367A (en) Video overlay circuit for synchronizing and combining analog and digital signals
JP3866959B2 (ja) 周波数差検知装置および周波数差検知方法
JP2579998B2 (ja) 同期信号再生回路
JPS6117393B2 (ja)
US4362997A (en) Quadriphase differential demodulator
JPS6117394B2 (ja)
JPH0683281B2 (ja) 搬送波抽出回路
JP3069830B2 (ja) バイポーラ/ユニポーラ変換回路
JP2569671B2 (ja) デジタルビデオエンコーダ
JP2776334B2 (ja) 位相同期回路
JPS5912048B2 (ja) 標本化パルス発生回路
JP2985786B2 (ja) 位相同期回路
JPS647556B2 (ja)
JP2573213B2 (ja) 水平同期信号再生回路
JPH0218613Y2 (ja)
JPS58124387A (ja) カラ−テレビジヨン用符号化回路
JP3026695B2 (ja) クロックパルス発生装置
JP3600208B2 (ja) クロック/データ・リカバリ回路
JP2884643B2 (ja) 位相同期クロック生成装置
JP3421711B2 (ja) 標本化クロック再生システムおよび装置
JPS5918894B2 (ja) デジタル位相同期回路
JPS5937751A (ja) クロツク再生装置