JPS61170189A - Special reproducing device of video tape recorder - Google Patents
Special reproducing device of video tape recorderInfo
- Publication number
- JPS61170189A JPS61170189A JP60009133A JP913385A JPS61170189A JP S61170189 A JPS61170189 A JP S61170189A JP 60009133 A JP60009133 A JP 60009133A JP 913385 A JP913385 A JP 913385A JP S61170189 A JPS61170189 A JP S61170189A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- playback
- converter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビデオテープレコーダの特殊再生装置に関し、
さらに詳しくは半導体メモリを用いて特殊再生を行なう
特殊再生装置に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a special playback device for a video tape recorder;
More specifically, the present invention relates to a special playback device that performs special playback using a semiconductor memory.
家庭用ビデオテープレコーダ(以下VTRという)にお
いてはヘッドの1回の走査で1フイールドの映像信号の
記録再生を行なっている。従って、同一トラックを複数
回走査することにより静止画(スチル)再生が行なえ、
またテープスピードを遅くすることによりスロー再生が
、早くすることにより早送り再生が行々える。しかしな
がらこの場合、適切な記録トラックを走査する必要があ
り。In a home video tape recorder (hereinafter referred to as a VTR), one field of video signals is recorded and reproduced by one scan of the head. Therefore, still images can be played back by scanning the same track multiple times.
Also, by slowing down the tape speed, slow playback can be performed, and by increasing it, fast forward playback can be performed. However, in this case it is necessary to scan the appropriate recording track.
記録再生用の2つのヘッドだけではう1くスチル。With only two heads for recording and playback, there is still more.
スロー等の再生が行なえ々い。そこで、上記2つのヘッ
ドの他に特殊再生専用のヘッドを1個以上設けるのが一
般的である。しかしその場合でも。It is difficult to perform slow playback, etc. Therefore, in addition to the above two heads, it is common to provide one or more heads dedicated to special reproduction. But even in that case.
ヘッドの選択やテープの間欠送りの問題があシ。There are problems with head selection and intermittent tape feeding.
構成が複雑であった。The configuration was complicated.
本発明は上述した点にかんがみてなされたもので、特殊
再生用のヘッドが不要で、かつノイズのない特殊再生が
行なえるビデオテープレコーダの特殊再生装置を提供す
ることを目的とする。The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a special playback device for a video tape recorder that does not require a special playback head and can perform noise-free special playback.
本発明は半導体メモリを用いて特殊再生時にデジタル化
された映像信号データを1フイ一ルド分メモリに記憶さ
せ、このメモリから適当カタイミングで読み出しを行な
うことによりノイズのない特殊再生を行なおうとするも
のである。The present invention uses a semiconductor memory to store digitized video signal data for one field during special playback in memory, and reads it from this memory at an appropriate timing to perform special playback without noise. It is something to do.
以下、本発明になるビデオテープレコーダの特殊再生装
置の一実施例につき図面にもとづいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a special playback device for a video tape recorder according to the present invention will be described below based on the drawings.
まず最初にフィールドメモリと、この書き込み及び読み
出しに関連する部分の基本構成を説明する。第1図は上
記基本構成を示すブロック図である。(1)は映像信号
入力端子、(2)はA/D変換器、(3)はD/A変換
器、(4)は映像信号出力端子である。そして(5)は
メモリ、(6)はアドレスコントロール回路であシ、(
力、 (8)、 (9)はそれぞれ書き込み/読み出し
信号入力端子、クロック入力端子、アドレスクリア信号
入力端子である。例えば、入力端子(力の電圧レベルが
Hレベルであれば、メモリ(5)は読み出しモードとな
り、メモリ(5)の内容が読み出され、D/A変換器(
3)にてアナログ信号に変換される。入力i 子(7)
の電圧レベルがLレベルであれば、メモリ(5)は書き
込みモードとなり、メモリ(5)にA/D変換器(2)
の出力が書き込まれる。また、同時にそのままD/A変
換器(3)にも信号が送られる。端子(9)からはアド
レスクリア信号が入力され、1フイ一ルド分のデータの
書き込みあるいは読み出しのたびにアドレスコントロー
ル回路(6)の指定する書き込み及び読み出しアドレス
をクリアし、そのスタート点(開始アドレス)を指定さ
せる。なお、読み出しモードにおいてはメモリ(5)か
らは繰り返し読み出しが行なわれる。従って、特殊再生
時にヘッドから正常な信号が得られるフィールドを選択
してメモリ(5)に書き込み、続くフィ、−ルドにおい
てノイズが多い場合にはこのメモリ中)よりデータを読
み出してこれを再生映像として用いれば、ノイズのない
特殊再生が可能となる。First, the basic configuration of the field memory and the parts related to writing and reading will be explained. FIG. 1 is a block diagram showing the basic configuration described above. (1) is a video signal input terminal, (2) is an A/D converter, (3) is a D/A converter, and (4) is a video signal output terminal. (5) is the memory, (6) is the address control circuit, and (
(8) and (9) are a write/read signal input terminal, a clock input terminal, and an address clear signal input terminal, respectively. For example, if the voltage level of the input terminal (force) is H level, the memory (5) becomes the read mode, the contents of the memory (5) are read out, and the D/A converter (
3) is converted into an analog signal. input i child (7)
If the voltage level of
The output of is written. At the same time, the signal is also directly sent to the D/A converter (3). An address clear signal is input from the terminal (9), and each time data for one field is written or read, the write and read addresses specified by the address control circuit (6) are cleared, and the start point (start address) is cleared. ). Note that in the read mode, data is repeatedly read from the memory (5). Therefore, during special playback, a field from which a normal signal can be obtained from the head is selected and written to the memory (5), and if there is a lot of noise in the following field, the data is read from this memory (in this memory) and used as the reproduced image. If used as a signal, noise-free special playback becomes possible.
第2図は第1図の構成の効果を示すためのスチル再生時
のタイミングチャートであり、第2図(a)に示すよう
に時点tでVTRのモードが再生モードからスチル再生
モードに変わると再生エンベロープ波形は同図(b)の
ようになる。すなわち、ヘッドがテープの記録トラック
からすj″!て走査を行なうので、再生出力が低下する
部分(イで示す)が生じ1通常はこの部分が画面上でノ
イズバンドとなる。しかしながら、この場合メモリ(5
)は再生モード移行後に読み出しモードとされる(第2
図(C)に書き込み/読み串し信号入力端子(7)の電
圧レベルを示す)。従って、端子(4)からは十分な出
力の得られているAn トラックの映像信号(メモリ(
5)に記録されている)がスチルモードの間連続して出
力されるので、ノイズのないスチル再生が行なえる。FIG. 2 is a timing chart during still playback to show the effect of the configuration shown in FIG. 1. As shown in FIG. The reproduced envelope waveform is as shown in FIG. 2(b). In other words, since the head scans from the recording track of the tape, there is a portion (indicated by A) where the playback output decreases (1) Normally, this portion becomes a noise band on the screen.However, in this case Memory (5
) is set to read mode after transitioning to playback mode (second
Figure (C) shows the voltage level of the write/read signal input terminal (7). Therefore, the video signal of the An track (memory
5) is continuously output during the still mode, noise-free still reproduction can be performed.
この様子を第2図(d)に示した。なお、同図(e)に
示すアドレスクリア信号はフィールド切換点で例えば回
転ヘッドスイッチングパルスを用いれば1次にテープを
起動させた場合(例えば再生モードに戻した場合)でも
連続にすることができる。This situation is shown in FIG. 2(d). Note that the address clear signal shown in FIG. 6(e) can be made continuous even when the tape is started in the primary mode (for example, when returning to playback mode) by using, for example, a rotating head switching pulse at the field switching point. .
゛ 次に1本発明の一実施例の全体ブロックについて
第3図にもとづいて説明する。まず、構成を説明する。Next, the overall block diagram of an embodiment of the present invention will be explained based on FIG. 3. First, the configuration will be explained.
α1)は磁気テープ、 、QL Q:1は回転円板(1
4)上に設けられたヘッドであり、(10はコントロー
ルヘッド、0eはキャプスタン、面は、ピンチローラで
ある。0樽はコントロール信号増幅器であり、 (II
、はキャプスタンサーボ回路、(2Iは、キャプスタン
モータ。α1) is a magnetic tape, , QL Q:1 is a rotating disk (1
4) is the head provided on the top, (10 is the control head, 0e is the capstan, surface is the pinch roller, 0 barrel is the control signal amplifier, (II
, is the capstan servo circuit, (2I is the capstan motor.
Qlはサーボの基準信号が入力される入力端子である。Ql is an input terminal to which a servo reference signal is input.
翰はスイッチであシ、(ハ)は再生映像信号処理回路、
(至)はA/D変換器、@はスイッチ、(1)はD/A
変換器、 (27)は映像信号出力端子である。また(
2樽はヘッドスイッチングパルスが入力される入力端子
。翺 is a switch, (c) is a playback video signal processing circuit,
(to) is A/D converter, @ is switch, (1) is D/A
The converter (27) is a video signal output terminal. Also(
The second barrel is the input terminal where the head switching pulse is input.
(21は波形整形回路、(3Iはアドレスコントロール
回路、0υはメモリ、0々はタイミング信号発生回路で
ある。(21 is a waveform shaping circuit, (3I is an address control circuit, 0υ is a memory, and 0 and others are timing signal generation circuits.
次にこの装置の動作について−スロー再生及び2倍速再
生を例にとり説明する。まず、7スロ一再生時の動作に
つき第4図及び′A″8J5図をもとに説明する。第4
図は−スロー再生時のトラック走査軌跡(矢印で示す)
を示す図、第5図は7スロ一再生時のタイミングチャー
トである。まず、磁気テープ(II)よりヘッド04及
びα■にて再生された再生映像信号は端子C28)に入
力されるヘッドスイッチングパルスによりその切換えが
制御されるスイッチ(2シを介して交互に取り出され、
再生映鐵信月処理回路α9に入力される。ここでは映像
信号中の色信号が周波数逆変換され、輝度信号が闇波数
複調され、その後両信号が合成されてNTSC複合映像
信号に戻される。Next, the operation of this apparatus will be explained using slow playback and double speed playback as examples. First, the operation during 7-slot playback will be explained based on Fig. 4 and Fig. 'A'' 8J5.
The figure shows - Track scanning trajectory during slow playback (indicated by arrows)
FIG. 5 is a timing chart during 7-slot playback. First, the reproduced video signals reproduced from the magnetic tape (II) by the heads 04 and α■ are taken out alternately through the switch (2 switches) whose switching is controlled by the head switching pulse input to the terminal C28). ,
The signal is input to the playback video train signal processing circuit α9. Here, the chrominance signal in the video signal is inversely frequency-converted, the luminance signal is subjected to dark wave number demodulation, and then both signals are combined and returned to the NTSC composite video signal.
回路(ハ)の出力は次に〜巾変換器(24)に入力され
、ここでアナログ信号からデジタル信号に変換される。The output of the circuit (c) is then input to a width converter (24), where it is converted from an analog signal to a digital signal.
第1図において説明したように、メモリー31)が書き
込みモードとなっているとき、このデジタル信号がメモ
リ01)に書き込まれ、同時に、端子a(ll11に切
換えられているスイッチ(251を介してD/A変換器
06)にそのまま送出され、アナログ信号となって出力
端子(21)にあられれる。スイッチ+2sの切換えは
メモリt31)の書き込み及び絖み出しのタイミングを
とる信号を発生するタイミング信号発生回路G4により
制御され、信号が蒼き込み信号(例えばLレベルとする
)であれば、端子a側に、読み出し信号(Hレベルとす
る)であれば、端子す側に接続される。メモリ01)が
言光み出しモードとされているときにはメモリ色1)か
らデジタル信号が連続して読み出され、スイッチ09を
介してD/A変換器0Qに入力される。なお、アドレス
コントロール回路(7)の動作は第1図と同様である。As explained in FIG. 1, when the memory 31) is in the write mode, this digital signal is written to the memory 01), and at the same time, the digital signal is /A converter 06) and is output as an analog signal to the output terminal (21).Switching of the switch +2s generates a timing signal that generates a signal that takes the timing of writing and setting out of the memory t31). It is controlled by the circuit G4, and if the signal is a blue input signal (for example, at L level), it is connected to the terminal a side, and if it is a read signal (at H level), it is connected to the terminal A side. When the memory 01) is in the light output mode, digital signals are continuously read out from the memory color 1) and input to the D/A converter 0Q via the switch 09. Note that the operation of the address control circuit (7) is similar to that shown in FIG.
この場合、ヘッドスイッチングパルスを波形整形した信
号をアドレスコントロール回路(31のアドレスクリア
信号として用いている。゛まだ、タイミング信号発生回
路c3埠の具体的回路例は後述する。なお、書き込み及
び読み出しのタイミング金とるタイミング信号発生回路
0りはテープ(11)の側線に記録されているコントロ
ール信号をコントロールヘッド(IQで再生し、それを
増幅器(1梯で増幅、波形整形した信号及び端子(4)
から入力されるヘッドスイッチングパルス“とから作ら
れる。さらに、キャプスタンモーメ(20)は上記増幅
器08)の出力コントロールヘッド及び端子(2υから
入力される基準クロックをキャプスタンサーボ回路(1
1にて位相比較し、その位相差に応じた電圧で通常はそ
の回転制御がなされている。In this case, a signal obtained by shaping the head switching pulse is used as an address clear signal for the address control circuit (31). A specific circuit example of the timing signal generation circuit c3 will be described later. The timing signal generation circuit 0, which takes timing, reproduces the control signal recorded on the side line of the tape (11) with the control head (IQ), and amplifies it with the amplifier (1 stage), and outputs the waveform-shaped signal and the terminal (4).
Further, the capstan motor (20) converts the reference clock input from the output control head and terminal (2υ) of the amplifier 08) to the capstan servo circuit (1).
1, and the rotation is normally controlled using a voltage corresponding to the phase difference.
ところで、7倍速スロー再生においては同期がとれてい
れば8フイールドの走査でヘッドが次の同一チャンネル
のトラックを走査することになる。By the way, in 7x speed slow playback, if synchronization is achieved, the head will scan the next track of the same channel by scanning 8 fields.
従って、この場合の再生エンベロープ波形は第5図(a
)に示すように々る。従って、メモリ0υへの書き込み
は最良のAn トラックの信号を書き込み1次に7フイ
一ルド分をメモリC3])より連続して読み出す(端子
罰の出力としては同一信号が得られる)。Therefore, the reproduction envelope waveform in this case is shown in Figure 5 (a
) as shown. Therefore, when writing to the memory 0υ, the signal of the best An track is written and the first 7 fields are read out continuously from the memory C3 (the same signal is obtained as the output of the terminal).
そして8フイールド目にはそのとき再生されているAn
+1)ラックからの再生信号を再びメモリ01)に書き
込む。このとき前述したように、この書き込まれる信号
は同時に端子(27)にもあられれ、端子(財)からの
出力信号は途切れることがない。第5図(′b)にこの
ときの端子(27)の出力信号を示し、また。And in the 8th field, the An that is being played at that time.
+1) Write the playback signal from the rack into memory 01) again. At this time, as described above, this written signal is also applied to the terminal (27) at the same time, and the output signal from the terminal is not interrupted. FIG. 5('b) shows the output signal of the terminal (27) at this time.
同図(C)にタイミング信号発生回路0功の出力波形を
示す。The output waveform of the timing signal generation circuit 0 is shown in (C) of the same figure.
ここで問題かのはどの時点で書き込みを行なうかであり
、書き込み信号(第5図(C)の8wで示す)発生のタ
イミングが問題となる。本実施例においては最も安定で
確実な方法としてコントロールノくルスを遅延させた信
号に関連させてそのタイミングをとっている。なお、メ
モリ01)への書き込み及びこれからの読み出しは回転
円板04)の回転に同期させて行なうので、アドレスク
リア信号と同様。The problem here is when to write, and the timing of generation of the write signal (indicated by 8w in FIG. 5(C)) becomes a problem. In this embodiment, as the most stable and reliable method, the timing is determined by relating the control pulse to a delayed signal. Note that since writing to and reading from the memory 01) is performed in synchronization with the rotation of the rotating disk 04), it is similar to the address clear signal.
この曹き込み信号(読み出し信号)はヘッドスイッチン
グパルスにも関連させられる。This fill-in signal (readout signal) is also associated with the head switching pulse.
そこで次にこのタイミング信号発生回路62の具体的回
路構成の一例を説明する。第6図がそれであシ、ここで
(至)、01)はDフリップフロップ(D、PF)。Therefore, an example of a specific circuit configuration of this timing signal generation circuit 62 will be explained next. This is shown in FIG. 6, where 01) is a D flip-flop (D, PF).
I3■はNAND回路である。そして(ト)、0Dはそ
れぞれ波形整形された再生コントロール信号(増幅器賭
の出力)の入力端子、ヘッドスイッチングパルス(端子
(2Eilよりの入力)の入力端子である。また弼は書
き込み信号(読み出し1に号)の出力端子(メモIJ
(31)に供給される)である。この第6図の回路の動
作を上記−倍速スロー再生時のタイミングチヤードであ
る第7図にもとづき説明する。コントロールヘッドαつ
より得られる再生コン)・ロール信号(第7図(a)参
照)は増幅器(18)に入力され、増幅。I3■ is a NAND circuit. (G), 0D is the input terminal for the waveform-shaped playback control signal (output of the amplifier), and the input terminal for the head switching pulse (terminal (input from 2Eil). output terminal (Memo IJ
(31)). The operation of the circuit shown in FIG. 6 will be explained based on FIG. 7, which shows the timing chart during double-speed slow playback. The reproduction control and roll signals (see FIG. 7(a)) obtained from the control heads α are input to the amplifier (18) and amplified.
波形整形され(同図(b)参照)、端子(ト)に入力さ
れる。この信号はD−FF(ハ)のクロック入力となり
、このクロックの立上り時にD・FF(至)のデータ(
Lレベル)がラッチされ、端子Qにあられれる(第7図
(C)参照)。D−FF(ハ)の端子Qの出力はD −
FF (34)のD入力端子に入力される。D、FF9
4)のクロック入力は対4子c)7)への入力であるヘ
ッドスイッチングパルス(第7図(d)参照)であるか
ら、このスイッチングパルスの立上り時にそのD入力端
の論理レベルがQ出力端子にあられれる(同図(e)参
照)。従って、D、FF(34)のQ端子からは同図(
f)に示す如き信号が出力され、この出力と端子(3′
0からの信号がNAND回路0■に入力されるので、こ
のNAND回路0つからは同図(9)に示す如き書き込
み(読み出し)信号が得られる。なお、NANDl路0
51路用51D−FF(33)のプリセット端子(PR
,)にも接続されているので、書き込み出力(Lレベル
)が発生すると、ただちにD e、 FF C13)の
出力はHレベルとなる。The waveform is shaped (see (b) in the same figure) and input to the terminal (g). This signal becomes the clock input of D-FF (c), and at the rising edge of this clock, the data of D-FF (to) (
L level) is latched and applied to terminal Q (see FIG. 7(C)). The output of terminal Q of D-FF (c) is D −
It is input to the D input terminal of FF (34). D.FF9
The clock input of 4) is the head switching pulse (see Figure 7(d)) which is the input to the pair 4 child c) 7), so at the rising edge of this switching pulse, the logic level of the D input terminal changes to the Q output. There is hail on the terminal (see (e) in the same figure). Therefore, from the Q terminal of D, FF (34),
A signal as shown in f) is output, and this output and terminal (3'
Since the signal from 0 is input to NAND circuit 0, a write (read) signal as shown in FIG. 9 (9) is obtained from this NAND circuit 0. In addition, NANDl path 0
Preset terminal (PR) of 51D-FF (33) for 51 paths
, ), so that when a write output (L level) is generated, the output of De, FF C13) becomes H level immediately.
従って、書き込み出力はコントロールパルスの立上り後
スイッチングパルスの立上りから1フイ一ルド期間のみ
発生する。以上のようにしてコントロールパルス及びヘ
ッドスイッチンクハルスニ関連した出力が書き込み期間
を示す信号として得られる。この1フイ一ルド期間及び
エンベロープ最良点をトラッキングボリュームで調節す
ればノイズのないスロー再生を行うことができる。Therefore, the write output is generated only for one field period from the rising edge of the switching pulse after the rising edge of the control pulse. As described above, the control pulse and the output related to the head switching pulse are obtained as a signal indicating the write period. By adjusting this one field period and the best point of the envelope with the tracking volume, slow playback without noise can be performed.
次に2倍速再生の場合を説明する。第8図はこのときの
ヘッド走査軌跡(矢印)を示す。また第9図は同じくタ
イミングチャートであり、再生エンベロープ波形として
は同図(a)のようなものが得られる。この場合もAト
ラックに最良トラッキングをとるとBトラックの再生に
おいてノイズバンドが発生ずる。しかしながら、Aトラ
ックの再生出力をメモ!J C31)に書き込み(書き
込み信号を第9図(1))に示す)、B・トラックの走
査時においてメモIJ el)からの出力を用いればノ
イズのない再生出力を得ることができる。このときの端
子(27) (第3図)の出力は第9図(C)の“通シ
である。Next, the case of double speed playback will be explained. FIG. 8 shows the head scanning locus (arrow) at this time. FIG. 9 is also a timing chart, and a reproduced envelope waveform as shown in FIG. 9(a) is obtained. In this case as well, if the best tracking is performed on the A track, a noise band will occur in the reproduction of the B track. However, note the playback output of track A! Noise-free reproduction output can be obtained by writing to the memory (JC31) (the write signal is shown in FIG. 9 (1)) and using the output from the memory (IJel) when scanning the B track. At this time, the output of the terminal (27) (FIG. 3) is "through" as shown in FIG. 9(C).
上記2倍速再生時のタイミングチャート(13つの動作
を先の第6図の具体的回路図とこの場合のタイミングチ
ャートである第10図を用いて説明する。The timing chart (13 operations) during double speed playback described above will be explained using the specific circuit diagram in FIG. 6 and FIG. 10, which is the timing chart in this case.
この場合、再生コントロール信号は第10図(a)のよ
うに、また、整形後の波形は同図(b)のようになる。In this case, the reproduction control signal becomes as shown in FIG. 10(a), and the waveform after shaping becomes as shown in FIG. 10(b).
先の一倍速のときと同様に考えると、まず、再生コント
ロール信号の同波数が通常再生の2倍であるために、ス
イッチングパルス(第10図(C)参照)の立上υの前
では必ずD−FFQ:◇の端子Qの出力はLレベルとな
っている(同図(d)参照)。従って。Thinking in the same way as in the case of 1x speed, first, because the same wave number of the reproduction control signal is twice that of normal reproduction, there is always a D-FFQ: The output of terminal Q of ◇ is at L level (see (d) in the same figure). Therefore.
D・FFC34)のQ出力は同図(e)に示すように當
に・、Lレベルとなる(DΦF’F’C34)のQ出力
は同図(f)に示すようになる)。よって端子側の出力
はスイッチングパルス入力がHレベルのフィールドでt
ヨLレベル(すなわち、書き込み信号の発生)となる(
第9図(の参照)。そこでこのフィールドで再生エンベ
四−ブが最良となるようにトラッキング調整が行々われ
れば、そのフィールドのみを書き込み及び読み出すこと
にAす、ノイズレス再生が行なえる。The Q output of the D.FFC 34) becomes L level as shown in (e) of the same figure, and the Q output of the DΦF'F'C34 becomes as shown in (f) of the same figure). Therefore, the output on the terminal side is t in the field where the switching pulse input is H level.
YO becomes L level (that is, generation of write signal) (
Figure 9 (reference). Therefore, if tracking adjustment is performed so that the reproduction envelope is optimal in this field, noiseless reproduction can be performed by writing and reading only that field.
なお、上述したようカー倍速、2倍速再生とは異なる速
度で再生を行なった場合もほぼ上述と同様にコントロー
ル信号を遅延させて、スイッチングパルスと同期化する
ことにより、必要な書き込み信号を得ることができる。As mentioned above, even if playback is performed at a speed different from the car double speed or double speed playback, the necessary write signal can be obtained by delaying the control signal and synchronizing it with the switching pulse in almost the same way as described above. I can do it.
なお、スチル再生を行なう場合は常時書き込みを行なわ
ず、スチル釦が押されたとき次のフィールドをメモリに
書き込み、これが完了してからテープを止めるようにし
ても良い。Note that when performing still playback, writing may not be performed all the time, and the next field may be written into the memory when the still button is pressed, and the tape may be stopped after this is completed.
さらに、アドレスクリア信号はヘッドスイッチングパル
スの代りにサーボ回路内部の基準信号に関連した信号を
用いると周波数安定度が良くなる。Furthermore, frequency stability can be improved by using a signal related to the reference signal inside the servo circuit as the address clear signal instead of the head switching pulse.
書き込み、読み出し信号についても同様のことが言える
。The same thing can be said about write and read signals.
またテープ速度は通常速度の整数分の1にするとコント
ロールパルスとエンベl’ −7’1ll(1:1の関
係になり、良好な画像が得られる。さらにテープのスピ
ードが遅くなると、コントロールヘッドからの出力は小
さく々るが、 MRヘッド(磁気抵抗効果型ヘッド)等
を用いれば、速度依存性がなく超低速までコントロール
信号を検出可能である。In addition, if the tape speed is set to an integer fraction of the normal speed, the control pulse and the envelope l'-7'1ll (1:1) will be in a 1:1 relationship and a good image will be obtained. Although the output is small, if an MR head (magnetoresistive head) or the like is used, there is no speed dependence and the control signal can be detected up to extremely low speeds.
以上述べたように本発明によれば1フイ一ルド単位で書
き込み及び読み出しを行う簡単なフィールドメモリの与
でノイズのない特殊再生を行々うことができる。かつス
チル再生においてはフィールドスチルと汗りプレが存在
しない。またスローモーション再生にあってはテープは
連続送りでよ〈従来のテープの間欠送りが不要となる。As described above, according to the present invention, noise-free special playback can be performed using a simple field memory that performs writing and reading in units of one field. In addition, field stills and sweat pres do not exist in still playback. Also, for slow motion playback, the tape can be fed continuously (there is no need for the traditional tape feeding intermittently).
従って、サーボ回路も簡単になる。Therefore, the servo circuit is also simplified.
第1図は本発明のビデオテープレコーダの特殊再生装置
の一実施例の基本構成を示すブロック図、第2図は第1
図の装置のスチル再生時のタイミングチャート、第3図
は本発明の一実施例の全体構成を示すブロック図、第4
図は第3図の装置の7倍速スロー再生時のヘッドの走査
軌跡を示す図。
第5図は同じく一倍速スロー再生時の第3図の装置のタ
イミングチャート、第6図は第3図のタイミング信号発
生回路の具体的回路の一例を示す図。
第7図は第6図の回路の7倍速スロー再生時のタイミン
グチャート、第8図は第3図の装置の2倍速再生時のヘ
ッドの走査軌跡を示す図、第9図は同じく2倍速再生時
の第3図の装置のタイミングチャートであり、第10図
は同じく2倍速再生時の第6図の回路のタイミングチャ
ートである。
11・・・磁気チー□プ、15・・・コントロールヘッ
ド。
乙・・・再生映像信刀処理回路。
冴・・・ん0変換器、26・・・D/A変換器。
苔・・・出力端子、 ゛
あ・・・ヘッドスイッチングパルス入力端子。
(ト)・・・アドレスコントロール回路、31・・・メ
モ リ、
32・・・タイミング信号発生回路。FIG. 1 is a block diagram showing the basic configuration of an embodiment of a special playback device for a video tape recorder according to the present invention, and FIG.
FIG. 3 is a block diagram showing the overall configuration of an embodiment of the present invention; FIG.
The figure shows the scanning locus of the head during 7x slow playback of the apparatus of FIG. 3. 5 is a timing chart of the apparatus shown in FIG. 3 during single-speed slow playback, and FIG. 6 is a diagram showing an example of a specific circuit of the timing signal generation circuit shown in FIG. 3. Fig. 7 is a timing chart of the circuit shown in Fig. 6 during 7x slow speed playback, Fig. 8 is a diagram showing the scanning trajectory of the head during 2x speed playback of the device shown in Fig. 3, and Fig. 9 is the same for 2x speed playback. FIG. 10 is a timing chart of the circuit of FIG. 6 during double speed playback. 11... Magnetic chip □ 15... Control head. B... Playback video processing circuit. Sae...N0 converter, 26...D/A converter. Moss...output terminal, ゛ah...head switching pulse input terminal. (G) Address control circuit, 31 Memory, 32 Timing signal generation circuit.
Claims (1)
映像信号をデジタル信号に変換するA/D変換器と、こ
のA/D変換器の出力信号を入力とする略1フィールド
分の記憶容量を有するメモリと、このメモリからのデジ
タル出力信号をアナログ信号に変換するD/A変換器と
、メモリへの書き込み及びこれからの読み出し時にその
アドレスを指定するアドレス発生回路と、テープ送り速
度を通常速度と異ならせて再生する特殊再生時における
前記メモリへのデジタルデータの書き込み及びこれから
の読み出しのタイミング信号を磁気テープより再生され
たコントロールパルス及びヘッド切換えに用いられるヘ
ッドスイッチングパルスにもとづき発生するタイミング
信号発生回路とを具備し、特殊再生時、前記メモリを用
いてノイズのない映像信号を取り出すことによりノイズ
レス特殊再生を行なうようにしたことを特徴とするビデ
オテープレコーダの特殊再生装置。An A/D converter that converts an analog video signal reproduced from a magnetic tape and subjected to reproduction signal processing into a digital signal, and a memory having a storage capacity for approximately one field and inputting the output signal of this A/D converter. , a D/A converter that converts the digital output signal from this memory into an analog signal, an address generation circuit that specifies the address when writing to and reading from the memory, and a tape feeding speed that is different from the normal speed. a timing signal generation circuit that generates timing signals for writing and reading digital data into the memory during special playback based on control pulses reproduced from the magnetic tape and head switching pulses used for head switching; 1. A special playback device for a video tape recorder, characterized in that during special playback, noiseless special playback is performed by extracting a noise-free video signal using the memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60009133A JP2553031B2 (en) | 1985-01-23 | 1985-01-23 | Special playback device for video tape recorders |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60009133A JP2553031B2 (en) | 1985-01-23 | 1985-01-23 | Special playback device for video tape recorders |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61170189A true JPS61170189A (en) | 1986-07-31 |
JP2553031B2 JP2553031B2 (en) | 1996-11-13 |
Family
ID=11712127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60009133A Expired - Lifetime JP2553031B2 (en) | 1985-01-23 | 1985-01-23 | Special playback device for video tape recorders |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2553031B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6345986A (en) * | 1986-08-12 | 1988-02-26 | Nec Eng Ltd | Deframing control circuit |
JPS6370676A (en) * | 1986-09-12 | 1988-03-30 | Mitsubishi Electric Corp | Video recording and reproducing device |
JPS6387885A (en) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | Video signal processor |
JPS63110881A (en) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | Recording and reproducing device for video signal |
JPS63171081A (en) * | 1987-01-09 | 1988-07-14 | Canon Inc | Video signal reproducing device |
JPS63206075A (en) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | Magnetic recording/reproducing device |
JPS645177A (en) * | 1987-06-26 | 1989-01-10 | Canon Kk | Video signal reproducing device |
-
1985
- 1985-01-23 JP JP60009133A patent/JP2553031B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6345986A (en) * | 1986-08-12 | 1988-02-26 | Nec Eng Ltd | Deframing control circuit |
JPS6370676A (en) * | 1986-09-12 | 1988-03-30 | Mitsubishi Electric Corp | Video recording and reproducing device |
JPS6387885A (en) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | Video signal processor |
JPS63110881A (en) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | Recording and reproducing device for video signal |
JPS63171081A (en) * | 1987-01-09 | 1988-07-14 | Canon Inc | Video signal reproducing device |
JPS63206075A (en) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | Magnetic recording/reproducing device |
JPS645177A (en) * | 1987-06-26 | 1989-01-10 | Canon Kk | Video signal reproducing device |
Also Published As
Publication number | Publication date |
---|---|
JP2553031B2 (en) | 1996-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU94039282A (en) | Method for recording of digital video signal to magnetic tape and for its reading from magnetic tape | |
JPS61170189A (en) | Special reproducing device of video tape recorder | |
JPH0445122Y2 (en) | ||
JP2576126B2 (en) | Video signal playback device | |
JPS61240785A (en) | Image memory device | |
JP2974364B2 (en) | Magnetic recording / reproducing device | |
JP2708176B2 (en) | Video signal playback device | |
JP2501191B2 (en) | Playback device | |
JPH0580873B2 (en) | ||
JPH01221075A (en) | Processor for reproduced video signal | |
JPS62163483A (en) | Video signal recording and reproducing device | |
JPS61182383A (en) | Slow reproduction device of video tape recorder | |
JPH03791Y2 (en) | ||
JP2832902B2 (en) | Video signal playback device | |
JPS6339284A (en) | Magnetic recording and reproducing device | |
JPH0227437Y2 (en) | ||
JPS62206975A (en) | Video signal recording and reproducing device | |
JPS62245785A (en) | Scew correcting circuit | |
JPS6353778A (en) | Magnetic recording and reproducing device | |
JPH0752939B2 (en) | Time-lapse magnetic reproducing device | |
JPS62265873A (en) | Magnetic recording and reproducing system | |
JPH04305852A (en) | Magnetic reproducing device | |
JPS6061973A (en) | Magnetic recording and reproducing system | |
JPS63146673A (en) | Magnetic recording and reproducing device | |
JPS62230275A (en) | Special reproducing device |