JPS61167268A - Driver ic for thermal head - Google Patents

Driver ic for thermal head

Info

Publication number
JPS61167268A
JPS61167268A JP60008604A JP860485A JPS61167268A JP S61167268 A JPS61167268 A JP S61167268A JP 60008604 A JP60008604 A JP 60008604A JP 860485 A JP860485 A JP 860485A JP S61167268 A JPS61167268 A JP S61167268A
Authority
JP
Japan
Prior art keywords
latch
signal
enable signal
image signal
thermal head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60008604A
Other languages
Japanese (ja)
Inventor
Keiji Masui
増井 啓二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60008604A priority Critical patent/JPS61167268A/en
Publication of JPS61167268A publication Critical patent/JPS61167268A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Facsimile Heads (AREA)
  • Fax Reproducing Arrangements (AREA)

Abstract

PURPOSE:To enable printing of characters with high quality without picture signals being changed during printing and without the necessity of enlarging chip size or increasing the signal number by providing a slave enable signal and a latch pulse generating circuit. CONSTITUTION:The slave enable signal 11' becomes active during the time when a main enable signal 10 is active and becomes inactive with a delay with respect to the signal 10. The signal 11 is obtained by delaying the signals 10. The latch pulse generating circuit 9' is formed by an inverter 15 and an OR circuit 16. An AND is taken at the circuit 16 between the signal 10 and the signal 11' inverted by the inverter 15 while a latch pulse 14' is produced after termination of the signal 10. It may be constituted by a half bit latch without using a flip-flop of the master slave system.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、感熱式プリンタの高速サーマルヘッドに用い
られる熱履歴制御機能を有する直接駆動型のサーマルヘ
ッド用ドライバーICに関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a direct drive type thermal head driver IC having a thermal history control function used in a high-speed thermal head of a thermal printer.

(従来の技術) 近年感熱式プリントヘッドの高速化に伴って、熱履歴制
御機能を有する高性能なサーマルヘッド用ドライバーI
Cが開発されている。熱履歴制御とは、プリンタのライ
ンヘッドにおいて1ライン前の画信号データをドライバ
ーIC内に記憶しておき、現ラインの印字濃度ヲコント
ロールする1式である。
(Prior art) As the speed of thermal print heads has increased in recent years, high-performance thermal head driver I with a thermal history control function has been developed.
C has been developed. Thermal history control is a system that stores image signal data of the previous line in the driver IC in the line head of the printer and controls the print density of the current line.

第3図は従来技術によるサーマルヘッド用ドライバーI
Cの一例を示すブロック図である。また第4図は第1図
のサーマルヘッド用ドライバーICの動作を示すタイミ
ング図である。入力端子より入力された画信号1はクロ
ックパルス3によりシフトレジスタ2内を図中右方向に
転送される。
Figure 3 shows a conventional thermal head driver I.
FIG. 2 is a block diagram showing an example of C. Further, FIG. 4 is a timing diagram showing the operation of the thermal head driver IC shown in FIG. 1. An image signal 1 input from an input terminal is transferred in the shift register 2 to the right in the figure by a clock pulse 3.

1ラインに相当する画信号1がシフトレジスタ2内に保
持された後、クロックパルス3が停止されストローブ信
号4により、第1のラッチ5にシフトレジスタ2FEJ
の画信号が並列に転送される。この第1のラッチ5は複
数のラッチ回路より構成されており、プリンタの1ライ
ンに相当する画信号が保持できる。また第2のラッチ6
にはlライン前の印字の時に主イネーブル信号10と従
イネーブル信号11とからラッチパルス発生回路9によ
り作られるラッチパルス14により第1のラッチ5内の
画信号が第2のラッチ6に並列に転送される。すなわち
第2のラッチ6には1ライン前の画信号が常に入ってい
る。ゲート回路7は第1のラッチ5内の画信号と第2の
ラッチ6内の画信号と主イネーブル信号10と従イネー
ブル信号11から1ライン前の画信号に応じた巾のパル
スをドライバー8に供給する。ドライバー8はゲート回
路7の信号によジ躯動回路出力12に接続される発熱体
を駆動する。
After the image signal 1 corresponding to one line is held in the shift register 2, the clock pulse 3 is stopped and the strobe signal 4 causes the first latch 5 to output the shift register 2FEJ.
image signals are transferred in parallel. This first latch 5 is composed of a plurality of latch circuits and can hold an image signal corresponding to one line of the printer. Also, the second latch 6
In this case, the image signal in the first latch 5 is connected to the second latch 6 in parallel by the latch pulse 14 generated by the latch pulse generation circuit 9 from the main enable signal 10 and the sub-enable signal 11 when printing l line before. be transferred. That is, the second latch 6 always contains the image signal of the previous line. The gate circuit 7 sends a pulse having a width corresponding to the image signal of one line before to the driver 8 from the image signal in the first latch 5, the image signal in the second latch 6, the main enable signal 10, and the sub-enable signal 11. supply The driver 8 drives a heating element connected to the rotational circuit output 12 based on the signal from the gate circuit 7 .

第3図のような2段ラッチ構成の場合、第2のラッチ6
のラッチパルス14のタイミングは印字終了後から次の
データが第1のラッチ5に保持される前までで々ければ
彦らない。従来技術では第4図に示すように主イネーブ
ル信号10がアクティブの時、ラッチパルス14が発生
する。このことは印字中に第2のラッチ6の画信号が変
化することを意味し正常な印字が行なえない。この問題
を解決するため従来技術ではマスタースレーブ方式の7
リツプフロツプでラッチ回路を構成し、主イネーブル信
号の後ぶちでデータが出力されるようにするか、適当な
タイミングでラッチパルスをサーマルヘッド用ドライバ
ーICの外部より取り込みそのラッチパルスにより第2
のラッチ6にデータを取り込む方法がとられていた。
In the case of a two-stage latch configuration as shown in Fig. 3, the second latch 6
The timing of the latch pulse 14 does not change unless it is from after the end of printing to before the next data is held in the first latch 5. In the prior art, as shown in FIG. 4, a latch pulse 14 is generated when the main enable signal 10 is active. This means that the image signal of the second latch 6 changes during printing, and normal printing cannot be performed. In order to solve this problem, the conventional technology uses a master-slave system.
Either configure a latch circuit with a lip-flop so that the data is output after the main enable signal, or import a latch pulse from outside the thermal head driver IC at an appropriate timing and use that latch pulse to output the data after the main enable signal.
The method used was to capture data into the latch 6 of the

(発明が解決しようとする問題点) 上述した従来技術の前者の方法では回路素子数が多くな
り、サーマルヘッド用ドライバーICのチップサイズが
大きくなる欠点を有し、後者の方法では制御信号が増加
しまた新たなタイミングのパルスを供給する必要がある
等の欠点を有していた。
(Problems to be Solved by the Invention) The former method of the prior art described above has the disadvantage that the number of circuit elements increases and the chip size of the thermal head driver IC increases, while the latter method increases the number of control signals. Furthermore, it has the disadvantage that it is necessary to supply a pulse with a new timing.

本発明は、上記欠点をなくし、チップサイズを大きくす
る必要なく、かつ信号数の増加の必要もなく、シかも印
字中に画信号が変化せず高性能な印字ができるサーマル
ヘッド用ドライバーICを提供するものである。
The present invention eliminates the above drawbacks and provides a driver IC for a thermal head that can perform high-performance printing without the need to increase the chip size or the number of signals, and without changing the image signal during printing. This is what we provide.

(問題点を解決するための手段) 本発明のサーマルヘッド用ドライバーICは、印字すべ
き画信号が格納される第1のラッチと。
(Means for Solving the Problems) The thermal head driver IC of the present invention includes a first latch in which an image signal to be printed is stored.

1ライン前に印字した画信号が格納される第2のラッチ
と、主イネーブル信号ととの主イネーブル信号がアクテ
ィブの間にアクティブとなり前記主イネーブル信号より
遅れて非アクティブとなる従イネーブル信号とが入力さ
れ前記第1のラッチの画信号および前記第2のラッチの
画信号に応じたパルスを出力するゲート回路と、前記主
イネーブル信号の後ぶちでアクティブとなりI前記従イ
ネーブル信号の後ぶちで非アクティブとなるラッチパル
スを発生するラッチパルス発生回路とを含み、MLラッ
チパルスにより前記第2のラッチに画信号が保持される
事ヲ特徴とする。
A second latch in which an image signal printed one line before is stored, and a secondary enable signal that becomes active while the main enable signal is active and becomes inactive later than the main enable signal. A gate circuit outputs a pulse according to the input image signal of the first latch and the image signal of the second latch, and a gate circuit that becomes active after the main enable signal and becomes inactive after the slave enable signal. and a latch pulse generation circuit that generates a latch pulse that becomes active, and is characterized in that the image signal is held in the second latch by the ML latch pulse.

(実施例) 以下図面を参照して本発明の詳細な説明する。(Example) The present invention will be described in detail below with reference to the drawings.

第1図は本発明によるサーマルヘッド用ドライバーIC
の一笑施例を示すブロック図である。第2図は第1図に
示す実施例の動作を説明するタイミング図である。第1
図において第3図と同一部分は同一記号を用いである。
Figure 1 shows a driver IC for a thermal head according to the present invention.
FIG. 2 is a block diagram showing an example of the above. FIG. 2 is a timing diagram illustrating the operation of the embodiment shown in FIG. 1. 1st
In the figure, the same parts as in FIG. 3 are denoted by the same symbols.

動作は第3図の従来例とほとんど同じである。従来例と
異なるのは従イネーブル信号11′とラッチパルス発生
回路9′である。従イネーブル信号11′は主イネーブ
ル信号10がアクティブの間にアクティブとなり、主イ
ネーブル信号10より遅れて非アクティブとなる信号で
、主イネーブル信号1(l遅延させることにより得るこ
とができる。また、ラッチパルス発生回路9′はインバ
ータ15とOR回路16で構成されている。主イネーブ
ル信号10はインバータ15で反転され従イネーブル信
号11との論理和がOR回路16でとられラッチパルス
14′が発生される。第21図に示すようにこのラッチ
パルス14′6一 は主イネーブル信号10の終了後発生するので、第2の
ラッチ6にマスタースレーブ1式の7リツプ7リツプを
使用しなくてもいわゆるハーフビットラッチで構成する
ことが可能になる。またラッチパルス発生回路も簡単に
実現できる。
The operation is almost the same as the conventional example shown in FIG. What is different from the conventional example is the slave enable signal 11' and the latch pulse generating circuit 9'. The secondary enable signal 11' is a signal that becomes active while the main enable signal 10 is active and becomes inactive later than the main enable signal 10, and can be obtained by delaying the main enable signal 1 (1). The pulse generating circuit 9' is composed of an inverter 15 and an OR circuit 16. The main enable signal 10 is inverted by the inverter 15, and the logical sum with the slave enable signal 11 is taken by the OR circuit 16 to generate a latch pulse 14'. As shown in FIG. 21, this latch pulse 14'6 is generated after the main enable signal 10 ends, so the so-called so-called It becomes possible to configure it with a half-bit latch.Also, a latch pulse generation circuit can be easily realized.

なお、実施例では入力信号が低レベルの時アクティブに
なるいわゆる負論理のサーマルヘッド用ドライバーIC
についてのみ説明を行ったが、正論理のものについても
同様に本発明を適用できることはいうまでもない。
In this embodiment, a so-called negative logic thermal head driver IC that becomes active when the input signal is at a low level is used.
Although the explanation has been given only for positive logic, it goes without saying that the present invention can be similarly applied to positive logic.

(発明の効果) 以上説明したように本発明は、印字中に第2のラッチの
画信号を変化させることなく、小型で高性能なサーマル
ヘッド用ドライバICが実現できる効果がある。
(Effects of the Invention) As described above, the present invention has the effect of realizing a compact and high-performance thermal head driver IC without changing the image signal of the second latch during printing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるサーマルヘッド用ドライバーIC
の一実施例を示すブロック図、第2図は第1図のサーマ
ルヘッド用ドライバーICの動作を説明するタイミング
図、第3図は従来のサーマルヘッド用ドライバーICの
m成を示すブロック図、第4図は第2図の動作を貌、明
するタイミング図である。
Figure 1 shows a driver IC for a thermal head according to the present invention.
2 is a timing diagram illustrating the operation of the thermal head driver IC shown in FIG. 1; FIG. 3 is a block diagram showing the configuration of a conventional thermal head driver IC; FIG. FIG. 4 is a timing diagram illustrating the operation of FIG. 2.

Claims (1)

【特許請求の範囲】[Claims] 印字すべき画信号が格納される第1のラッチと、1ライ
ン前に印字した画信号が格納される第2のラッチと、主
イネーブル信号とこの主イネーブル信号がアクティブの
間にマクティブとなり前記主イネーブル信号より遅れて
非アクティブとなる従イネーブル信号とが入力され前記
第1のラッチの画信号および前記第2のラッチの画信号
に応じたパルスを出力するゲート回路と、前記主イネー
ブル信号の後ぶちでアクティブとなり前記従イネーブル
信号の後ぶちで非アクティブとなるラッチパルスを発生
するラッチパルス発生回路とを含み、前記ラッチパルス
により前記第2のラッチに画信号が保持される事を特徴
とするサーマルヘッド用ドライバーIC。
The first latch stores the image signal to be printed, the second latch stores the image signal printed one line before, and the main enable signal becomes active while the main enable signal is active. a gate circuit that receives a secondary enable signal that becomes inactive later than the enable signal and outputs a pulse corresponding to the image signal of the first latch and the image signal of the second latch; and a latch pulse generation circuit that generates a latch pulse that becomes active at a moment and becomes inactive at a moment after the slave enable signal, and the image signal is held in the second latch by the latch pulse. Driver IC for thermal head.
JP60008604A 1985-01-21 1985-01-21 Driver ic for thermal head Pending JPS61167268A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60008604A JPS61167268A (en) 1985-01-21 1985-01-21 Driver ic for thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60008604A JPS61167268A (en) 1985-01-21 1985-01-21 Driver ic for thermal head

Publications (1)

Publication Number Publication Date
JPS61167268A true JPS61167268A (en) 1986-07-28

Family

ID=11697562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60008604A Pending JPS61167268A (en) 1985-01-21 1985-01-21 Driver ic for thermal head

Country Status (1)

Country Link
JP (1) JPS61167268A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617989A (en) * 1991-12-26 1994-01-25 Nisso Kogyo Kk Repairing of duct and cylinder for repairing
US5543554A (en) * 1982-04-12 1996-08-06 Ajinomoto Co., Inc. Process for preparing dry crystals of the methyl ester of α-L-aspartyl-L-phenylalanine, having improved solubility

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543554A (en) * 1982-04-12 1996-08-06 Ajinomoto Co., Inc. Process for preparing dry crystals of the methyl ester of α-L-aspartyl-L-phenylalanine, having improved solubility
JPH0617989A (en) * 1991-12-26 1994-01-25 Nisso Kogyo Kk Repairing of duct and cylinder for repairing

Similar Documents

Publication Publication Date Title
SU740148A3 (en) Device for cartridge positioning
JPS61167268A (en) Driver ic for thermal head
JPS58145463A (en) Printing controller
JPS5832933Y2 (en) Half dot print control device
JPS61129975A (en) Printer control circuit
JPS6339360A (en) Thermal recording method
JP3273731B2 (en) Printer
JPH04316864A (en) Electrophotographic printer
JPH0434864B2 (en)
JP2668120B2 (en) Thermal line head
JPS63141766A (en) Printing system
JPH07266600A (en) Thermal head drive circuit, thermal head and printing device
JPS6322668A (en) Head drive circuit
JPS60101154U (en) Data output control circuit
JPH081990A (en) Printer
JPS62202760A (en) Printer
JPS63264375A (en) Preheating system thermal head
JPS62193851A (en) Thermal recorder
JPS61131967A (en) Thermal printer
JPS63265661A (en) Thermal head controlling system
JPS6258776A (en) Printer
JPH0569580A (en) Printing element drive circuit device and printer
JPS59226936A (en) Print output device
JPS63145057A (en) Thermal printing head
JP2003251843A (en) Drive control circuit of print element, printer comprising it and method for driving print element