JPH04316864A - Electrophotographic printer - Google Patents
Electrophotographic printerInfo
- Publication number
- JPH04316864A JPH04316864A JP3085330A JP8533091A JPH04316864A JP H04316864 A JPH04316864 A JP H04316864A JP 3085330 A JP3085330 A JP 3085330A JP 8533091 A JP8533091 A JP 8533091A JP H04316864 A JPH04316864 A JP H04316864A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- time
- shift register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は電子写真プリンタに係り
、特にプリントヘッドの回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention This invention relates to electrophotographic printers, and more particularly to printhead circuitry.
【0002】0002
【従来の技術】一般に、電子写真プリンタ等に使用され
る発光素子を用いたヘッドとしてはレーザ方式、液晶方
式、LED方式等が知られている。中でも発光素子に発
光ダイオード(以後LEDと記す)を用いたLED方式
は機構駆動部を必要とせず、高速、高印字品質、小型、
軽量等のすぐれた特長からファクシミリ等にも広く用い
られてきている。2. Description of the Related Art In general, laser type, liquid crystal type, LED type, etc. are known as heads using light emitting elements used in electrophotographic printers and the like. Among them, the LED method, which uses a light emitting diode (hereinafter referred to as LED) as a light emitting element, does not require a mechanical drive unit, has high speed, high print quality, small size,
Due to its excellent features such as light weight, it has been widely used in facsimiles and other applications.
【0003】LEDプリントヘッドの構成、回路等につ
いては「沖電気研究開発」第138号105〜106頁
に詳細に述べられているが図面を参照しながら構成、動
作について説明する。The structure, circuit, etc. of the LED print head are described in detail in "Oki Electric Research and Development" No. 138, pages 105-106, and the structure and operation will be explained with reference to the drawings.
【0004】図4は従来例によるLEDプリントヘッド
を搭載したプリンタ装置の概略構成を示すブロック図で
ある。破線にて囲まれた部分はプリンタの本体制御部1
とLEDプリントヘッド2である。ここで、プリンタの
印字における主走査方向のドット数をNとしてある。ビ
ットマップメモリ3は1ページ分の印字画像データを記
憶しており、タイミング制御回路4によってプリンタの
印字1ラインの動作毎に1ラインNドット分のデータが
読み出されシフトレジスタ5へ1ドット分ずつ順次転送
される。シフトレジスタ5はタイミング制御回路4から
のクロック信号(以後CLK信号と記す)に同期させて
N個のフリップフロップ回路にNドット分のデータを記
憶する。シフトレジスタ5へのデータ転送が完了すると
、そのデータはタイミング制御回路4からのラッチ信号
(以後LATCH信号と記す)によりラッチ回路6へ入
力され保持される。次いでタイミング制御回路4からド
ライバ回路7にストローブ信号(以後STB信号と記す
)が出力され、STB信号のオンする時間LEDアレイ
8の各LED素子は駆動され発光・非発光を行なう。
通常プリンタの印字動作を高速なものとするためシフト
レジスタ5のデータをラッチ回路6へラッチさせた後の
STB信号オン動作中に次のライン印字に必要なデータ
をシフトレジスタ5へ転送する。FIG. 4 is a block diagram showing a schematic configuration of a printer device equipped with a conventional LED print head. The part surrounded by the broken line is the main body control unit 1 of the printer.
and an LED print head 2. Here, N is the number of dots in the main scanning direction in printing by the printer. The bitmap memory 3 stores one page of print image data, and the timing control circuit 4 reads data for one line N dots each time the printer prints one line, and transfers the data for one dot to the shift register 5. are transferred one by one. The shift register 5 stores data for N dots in N flip-flop circuits in synchronization with a clock signal (hereinafter referred to as a CLK signal) from the timing control circuit 4. When the data transfer to the shift register 5 is completed, the data is input to the latch circuit 6 and held by a latch signal (hereinafter referred to as a LATCH signal) from the timing control circuit 4. Next, a strobe signal (hereinafter referred to as STB signal) is outputted from the timing control circuit 4 to the driver circuit 7, and each LED element of the LED array 8 is driven to emit light or not emit light while the STB signal is on. Normally, in order to speed up the printing operation of the printer, data necessary for printing the next line is transferred to the shift register 5 during the STB signal ON operation after the data in the shift register 5 is latched into the latch circuit 6.
【0005】図5は図4のLEDプリントヘッドの内部
ブロック回路図である。FIG. 5 is an internal block circuit diagram of the LED printhead of FIG. 4.
【0006】LEDプリントヘッド2内の回路はモノリ
シック化させたIC回路により構成されており、破線で
囲んだ部分はヘッドを構成するドライバICチップ(以
後ドライバICと記す)をそれぞれ示している。The circuit within the LED print head 2 is composed of a monolithic IC circuit, and the portions surrounded by broken lines indicate driver IC chips (hereinafter referred to as driver ICs) that constitute the head.
【0007】LEDプリントヘッド2は同一回路のドラ
イバICを複数個縦続に接続し、主走査方向の印字ドッ
ト数であるNドット分のLED素子を駆動する。同図は
LEDプリントヘッド内のはじめの3チップ分9,17
,25のみを図示したものである。The LED print head 2 has a plurality of driver ICs of the same circuit connected in series, and drives LED elements for N dots, which is the number of print dots in the main scanning direction. The figure shows the first three chips in the LED print head9,17.
, 25 are shown.
【0008】ドライバIC9はシフトレジスタ10、ラ
ッチ回路11、ドライバ回路12及びLATCH,DA
TA,CLKの各信号線に設けられるファンアウト用バ
ッファ回路14,15,16とからなり、LEDアレイ
13を駆動する。同様にドライバIC17,25はLE
Dアレイ21,29を駆動する。The driver IC 9 includes a shift register 10, a latch circuit 11, a driver circuit 12, and LATCH, DA.
It consists of fan-out buffer circuits 14, 15, and 16 provided on each of the TA and CLK signal lines, and drives the LED array 13. Similarly, driver ICs 17 and 25 are LE
The D arrays 21 and 29 are driven.
【0009】図6は図5で示したドライバICとLED
アレイとの1チップ当りの回路図である。ここでは、一
例としてドライバIC9 1チップ当り4ドット分の
LED素子13を駆動する場合を図示した。FIG. 6 shows the driver IC and LED shown in FIG.
It is a circuit diagram per chip with an array. Here, as an example, a case where four dots worth of LED elements 13 are driven per driver IC 9 chip is illustrated.
【0010】フリップフロップ回路(以後F/Fと記す
)Q1a,Q1b,Q1c,Q1dは4ビットのシフト
レジスタ10を構成し、CLK信号に同期させてDAT
A信号を順次に記憶していく。F/FQ2a,Q2b,
Q2c,Q2dは同様に4ビットのラッチ回路11で、
F/FQ1a,Q1b,Q1c,Q1dに記憶したデー
タをLATCH信号でそれぞれラッチする。ANDゲー
トQ3a,Q3b,Q3c,Q3dはLED素子を駆動
するドライバ回路12でSTB信号のオンとなる時間L
ED素子Q4a,Q4b,Q4c,Q4dをそれぞれ駆
動する。Flip-flop circuits (hereinafter referred to as F/F) Q1a, Q1b, Q1c, and Q1d constitute a 4-bit shift register 10, and DAT is synchronized with the CLK signal.
The A signals are stored sequentially. F/FQ2a, Q2b,
Similarly, Q2c and Q2d are 4-bit latch circuits 11,
The data stored in F/FQ1a, Q1b, Q1c, and Q1d is latched by the LATCH signal. AND gates Q3a, Q3b, Q3c, and Q3d are the driver circuit 12 that drives the LED elements, and the ON time L of the STB signal is determined.
ED elements Q4a, Q4b, Q4c, and Q4d are driven respectively.
【0011】バッファ回路14,15,16は次段のド
ライバICを駆動するためのものである。Buffer circuits 14, 15, and 16 are for driving the next stage driver IC.
【0012】図7は図6に示す回路の動作を示すタイム
チャートである。ここでは、シフトレジスタ10の各F
/Fへ、データ列z,a,b,c,d,e,f,g,h
が入力される場合を示している。即ち、時刻T1 ,T
2 ,T3 ,T4 で(イ)に示したCLK信号が立
ち上り、その立ち上りで(ハ),(ニ),(ホ),(ヘ
)に示したF/FQ1a,Q1b,Q1c,Q1dはそ
れぞれ前段にあるデータを入力している。F/FQ1d
の出力はバッファ回路15の伝搬遅延時間T6 遅れ、
(ト)に示したDATA−OUT信号として出力される
。他方、CLK信号もバッファ回路14の伝搬遅延時間
T7 遅れて出力され、(チ)に示したCLK−OUT
信号となり次段のドライバIC17を駆動する。時間T
5 はF/FQ1a,Q1b,Q1c,Q1dのCLK
入力よりデータ出力までの伝搬遅延時間を示す。FIG. 7 is a time chart showing the operation of the circuit shown in FIG. Here, each F of the shift register 10
/F, data string z, a, b, c, d, e, f, g, h
is input. That is, time T1, T
At 2, T3, and T4, the CLK signal shown in (a) rises, and at the rising edge, F/FQ1a, Q1b, Q1c, and Q1d shown in (c), (d), (e), and (f) are activated in the previous stage, respectively. I am inputting the data in . F/FQ1d
The output is delayed by the propagation delay time T6 of the buffer circuit 15,
It is output as the DATA-OUT signal shown in (g). On the other hand, the CLK signal is also output with a delay of propagation delay time T7 of the buffer circuit 14, and the CLK-OUT shown in (H)
It becomes a signal and drives the driver IC 17 at the next stage. time T
5 is CLK of F/FQ1a, Q1b, Q1c, Q1d
Indicates the propagation delay time from input to data output.
【0013】ここで次段のシフトレジスタ18のデータ
ホールド時間TH を求めると、
TH =(T5 +T6 )−T7 となる。バッフ
ァ回路14,15の伝搬遅延時間が同じであればT6
=T7 となり、TH =T5 となって動作上問題
ない。ところが、製造技術上の問題により伝搬遅延時間
にバラツキを生じる。もし、T6 <T7 となり、T
5 ≪T6 ,T5 ≪T7 であることを考慮すると
、TH <0となることが考えられ、1クロック前にホ
ールドしたデータをまたホールドする事態を生じる。そ
こで通常データを正常にホールドするようにT6 >T
7 、且つ、T5 +T6 <T7 +TW となるよ
うして十分なタイミングマージンを生ずるようにしてい
た。時間TW はCLK信号の周期である。[0013] Here, when the data hold time TH of the next stage shift register 18 is determined, TH = (T5 + T6) - T7. If the propagation delay times of buffer circuits 14 and 15 are the same, T6
= T7, and TH = T5, so there is no problem in operation. However, due to manufacturing technology problems, variations occur in the propagation delay time. If T6 < T7 and T
Considering that 5<<T6, T5<<T7, it is possible that TH<0, and a situation arises in which data held one clock ago is held again. Therefore, in order to hold the normal data normally, T6 > T
7, and T5 + T6 < T7 + TW, so as to generate a sufficient timing margin. Time TW is the period of the CLK signal.
【0014】[0014]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子写真式プリンタにおいては、CLK信
号の遷移波形に応答して反転するインバータ回路と、そ
のインバータ回路の出力信号でデータをホールドするフ
リップフロップ回路をシフトレジスタ間に設けたもので
ある。[Means for Solving the Problems] In order to achieve the above object, the electrophotographic printer of the present invention includes an inverter circuit that inverts in response to a transition waveform of a CLK signal, and an output signal of the inverter circuit that generates data. A flip-flop circuit that holds the shift register is provided between the shift registers.
【0015】[0015]
【発明が解決しようとする課題】従来の電子写真式プリ
ンタにあっては、データ信号線とCLK信号線とに設け
たバッファ回路に伝搬遅延時間差を与え、十分なタイミ
ングマージンをとれるようにしていた。この際、CLK
信号の周期をも制限するようにしているのでICドライ
バの動作上限周波数を低くしており、プリントヘッドの
印字速度を制限するという問題点があった。[Problem to be Solved by the Invention] In conventional electrophotographic printers, a propagation delay time difference is given to the buffer circuits provided between the data signal line and the CLK signal line to ensure a sufficient timing margin. . At this time, CLK
Since the period of the signal is also limited, the upper limit frequency of operation of the IC driver is lowered, which poses a problem of limiting the printing speed of the print head.
【0016】本発明はバッファ回路の伝搬遅延時間差を
考慮しなくとも、ドライバICの製造上のバラツキを吸
収するタイミングマージンを有し、且つ、CLK信号の
上限周波数の高いプリントヘッドを有する電子写真式プ
リンタを提供することを目的とする。The present invention provides an electrophotographic image forming apparatus which has a timing margin that absorbs manufacturing variations in driver ICs without considering propagation delay time differences in buffer circuits, and which has a print head with a high upper limit frequency of the CLK signal. The purpose is to provide printers.
【0017】[0017]
【作用】上記のように構成された電子写真式プリンタの
インバータ回路及びフリップフロップ回路は前段のシフ
トレジスタがCLK信号の立ち上りで保持するとともに
出力したデータを半クロック経過後のCLK信号の立ち
下りで保持し、後段のシフトレジスタに出力する。後段
のシフトレジスタはさらに半クロック経過後のCLK信
号の立ち上りでそのデータを保持するが、フリップフロ
ップ回路はインバータ回路がCLK信号の立ち上りによ
り反転するので変化しない。即ち、インバータ回路はC
LK信号の立ち下り時にフリップフロップ回路を変化さ
せるので、後後のシフトレジスタより半クロック前に前
段のシフトレジスタが出力したデータを保持することに
なり、後段のシフトレジスタはフリップフロップ回路の
データ保持期間のほぼ中間時にそのデータを保持するこ
とになる。[Operation] The inverter circuit and flip-flop circuit of the electrophotographic printer configured as described above are such that the shift register at the previous stage holds the data at the rising edge of the CLK signal and outputs the data at the falling edge of the CLK signal after half a clock has elapsed. It is held and output to the subsequent shift register. The subsequent shift register retains its data at the rise of the CLK signal after half a clock has elapsed, but the flip-flop circuit does not change because the inverter circuit is inverted at the rise of the CLK signal. That is, the inverter circuit is C
Since the flip-flop circuit changes at the falling edge of the LK signal, it holds the data output by the previous shift register half a clock before the subsequent shift register, and the subsequent shift register retains the data of the flip-flop circuit. The data will be retained approximately midway through the period.
【0018】従って、バッファ回路の伝搬遅延時間を考
慮しなくとも、ドライバICの製造上のバラツキを吸収
するタイミングマージンが得られるとともに、CLK信
号の周期を短かくしても常に後半のシフトレジスタはフ
リップフロップ回路のデータ保持期間のほぼ中間時にそ
のデータを保持することになるのでCLK信号の上限周
波数の高いプリントヘッドを有する電子写真式プリンタ
を提供できる。Therefore, even if the propagation delay time of the buffer circuit is not taken into consideration, a timing margin can be obtained to absorb manufacturing variations in the driver IC, and even if the period of the CLK signal is shortened, the shift register in the latter half is always a flip-flop. Since the data is held approximately in the middle of the data holding period of the circuit, it is possible to provide an electrophotographic printer having a print head with a high upper limit frequency of the CLK signal.
【0019】[0019]
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。なお、各図面に共通な要素には同一符号を
付す。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. Note that elements common to each drawing are given the same reference numerals.
【0020】図1は本発明の一実施例を示すLEDプリ
ントヘッドのブロック回路図であり、図5に相当するも
のである。破線内はLEDアレイ13,21を駆動する
ドライバIC33,34である。本実施例が従来例と異
なるところはシフトレジスタ10,18の前段にCLK
信号の遷移波形に応答して反転するインバータ回路35
,37と、インバータ回路35,37の出力信号でデー
タをホールドするフリップフロップ回路36,38とを
設けた点である。FIG. 1 is a block circuit diagram of an LED print head showing one embodiment of the present invention, and corresponds to FIG. 5. Inside the broken lines are driver ICs 33 and 34 that drive the LED arrays 13 and 21. The difference between this embodiment and the conventional example is that the CLK
An inverter circuit 35 that inverts in response to a signal transition waveform.
, 37, and flip-flop circuits 36, 38 that hold data using the output signals of the inverter circuits 35, 37.
【0021】図2は図1のLEDプリントヘッドの内部
ブロック回路図であり、図6に相当するものである。図
3は図2に示した回路の動作を示すフローチャートであ
る。FIG. 2 is an internal block circuit diagram of the LED print head of FIG. 1, and corresponds to FIG. 6. FIG. 3 is a flowchart showing the operation of the circuit shown in FIG.
【0022】次に動作について図3に従って説明する。
時刻T1 で(イ)に示したようにCLK信号が立ち上
ると、図1および図2に示したシフトレジスタ10の各
F/FQ1a,Q1b,Q1c,Q1dは(ホ),(ヘ
),(ト),(チ)に示すようにそれぞれ前段のF/F
36,Q1a,Q1b,Q1cが保持していたデータ“
d”,“c”,“b”,“a”を保持するとともに出力
する。
このとき、インバータ回路35は(ハ)に示すように時
刻T2 で反転し、レベル“0”をF/F36に出力す
る。時間TD はF/F36の伝搬遅延時間である。従
ってF/F36は変化せず、(ニ)に示すようにデータ
“d”を保持したままである。時刻T1 から半クロッ
ク経過した時刻T3 でCLK信号が反転すると、時刻
T4 でインバータ35は反転し、レベル“1”をF/
F36に出力する。この結果F/F36は、(ニ)に示
すようにデータ“e”を保持するとともにF/FQ1a
に出力する。このときF/FQ1a,Q1b,Q1c,
Q1dは変化しない。さらに半クロック経過した時刻T
5 でCLK信号が立ち上ると、F/FQ1a,Q1b
,Q1c,Q1dはそれぞれ変化し、データ“e”,“
d”,“c”,“b”を保持するとともに出力する。こ
のときインバータ回路35は(ハ)に示すように時間T
D 経過した時刻T6 で反転し、レベル“0”をF/
F36に出力する。従ってF/F36は変化せず、(ニ
)に示すようにデータ“e”を保持したままである。時
刻T5 から半クロック経過した時刻T7 でCLK信
号が反転すると、時間TD 遅れた時刻T8 でインバ
ータ35は反転し、レベル“1”をF/F36に出力す
る。F/F36は変化し、そのとき入力側にある(ロ)
に示したデータ“f”を保持するとともに、(ニ)に示
したようにデータ“f”を出力する。以下この動作を繰
返していく。Next, the operation will be explained with reference to FIG. When the CLK signal rises at time T1 as shown in (A), each F/FQ1a, Q1b, Q1c, and Q1d of the shift register 10 shown in FIGS. 1 and 2 becomes (E), (F), and (T). ), (H), respectively, the F/F of the previous stage
36, data held by Q1a, Q1b, Q1c"
d", "c", "b", and "a" are held and outputted. At this time, the inverter circuit 35 inverts at time T2 as shown in (c) and sends the level "0" to the F/F 36. Output. Time TD is the propagation delay time of F/F 36. Therefore, F/F 36 does not change and continues to hold data "d" as shown in (d). Half a clock has passed from time T1. When the CLK signal is inverted at time T3, the inverter 35 is inverted at time T4, and the level "1" is set to F/
Output to F36. As a result, F/F36 holds data "e" as shown in (d), and F/FQ1a
Output to. At this time, F/FQ1a, Q1b, Q1c,
Q1d does not change. Time T after another half clock has passed
When the CLK signal rises at 5, F/FQ1a, Q1b
, Q1c, Q1d change respectively, and the data “e”, “
d", "c", and "b" and outputs them. At this time, the inverter circuit 35 outputs the time T as shown in (c).
D Reversed at elapsed time T6 and set level “0” to F/
Output to F36. Therefore, the F/F 36 does not change and continues to hold data "e" as shown in (d). When the CLK signal is inverted at time T7, which is half a clock after time T5, the inverter 35 is inverted at time T8, which is delayed by a time TD, and outputs a level "1" to the F/F 36. F/F36 changes, and at that time it is on the input side (b)
It holds the data "f" shown in (d) and outputs the data "f" as shown in (d). This operation is repeated below.
【0023】上述したように、インバータ35はCLK
信号が立ち上った時刻から半クロック経過した時刻で反
転し、F/F36を変化させて、データを保持するよう
にしているのてF/FQ1aより半クロック前に前段の
シフトレジスタ及びバッファ回路を経過したデータを保
持することになる。さらに半クロック経過してCLK信
号が立ち上るとF/FQ1aはF/F36のデータ保持
期間のほぼ中間時にF/F36が保持しているデータを
保持することになり、バッファ回路の伝搬遅延時間のバ
ラツキを十分に吸収したタイミングマージンが得られる
。As mentioned above, the inverter 35
The signal is inverted at the time when half a clock has passed from the time when it rose, and the F/F36 is changed to hold the data. The data will be retained. When the CLK signal rises after another half clock has elapsed, the F/FQ1a will hold the data held by the F/F36 at approximately the middle of the data holding period of the F/F36, causing variations in the propagation delay time of the buffer circuit. A timing margin can be obtained that sufficiently absorbs the
【0024】[0024]
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載される効果を奏する。前段のシフ
トレジスタが保持するとともに出力したデータを後段の
シフトレジスタが保持する半クロック前に保持し、デー
タ保持期間のほぼ中間時に後段のシフトレジスタが保持
するようにしたことにより、安定したデータ保持タイミ
ングが得られる。又、シフトレジスタを駆動するCLK
信号の上限周波数も高められるので印字速度の高い電子
写真式プリンタを提供することができる。[Effects of the Invention] Since the present invention is constructed as described above, it achieves the effects described below. Stable data retention is achieved by retaining the data held and output by the previous shift register half a clock before the data held by the subsequent shift register, and by ensuring that the subsequent shift register retains the data approximately in the middle of the data retention period. You get the timing. Also, CLK that drives the shift register
Since the upper limit frequency of the signal can also be increased, it is possible to provide an electrophotographic printer with high printing speed.
【図1】本発明の一実施例を示すLEDプリントヘッド
のブロック回路図FIG. 1 is a block circuit diagram of an LED print head showing one embodiment of the present invention.
【図2】図1のLEDプリントヘッドの内部ブロック回
路図[Figure 2] Internal block circuit diagram of the LED print head in Figure 1
【図3】図2に示した回路の動作を示すタイムチャート
[Figure 3] Time chart showing the operation of the circuit shown in Figure 2
【図4】従来例によるLEDプリンタ装置を示すブロッ
ク図[Fig. 4] Block diagram showing a conventional LED printer device
【図5】LEDプリントヘッドの内部ブロック回路図[Figure 5] Internal block circuit diagram of LED print head
【
図6】LEDプリントヘッドの1チップ当りの回路図[
Figure 6: Circuit diagram per chip of LED print head
【
図7】図6に示した回路の動作を示すタイムチャート[
Figure 7: Time chart showing the operation of the circuit shown in Figure 6
2 LEDプリントヘッド
9,17,25,33,34 ドライバIC10
,18,26 シフトレジスタ14,15,16
,22,23,24,30,31,32 バッフ
ァ回路
35,37 インバータ回路
36,38 F/F2 LED print head 9, 17, 25, 33, 34 Driver IC10
, 18, 26 shift register 14, 15, 16
, 22, 23, 24, 30, 31, 32 Buffer circuit 35, 37 Inverter circuit 36, 38 F/F
Claims (1)
ータを順次保持していくシフトレジスタを備え、そのデ
ータによりプリントヘッド素子を駆動する電子写真プリ
ンタにおいて、クロック信号の遷移波形に応答して反転
するインバータ回路と、そのインバータ回路の出力信号
でデータを保持するフリップフロップ回路とをシフトレ
ジスタ間に設けたことを特徴とする電子写真プリンタ。Claim 1. An electrophotographic printer that is equipped with a shift register that sequentially holds data in response to a transition waveform of a clock signal, and that drives a print head element using the data. An electrophotographic printer characterized in that an inverter circuit is provided between shift registers, and a flip-flop circuit is provided between shift registers to hold data using an output signal of the inverter circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3085330A JPH04316864A (en) | 1991-04-17 | 1991-04-17 | Electrophotographic printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3085330A JPH04316864A (en) | 1991-04-17 | 1991-04-17 | Electrophotographic printer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04316864A true JPH04316864A (en) | 1992-11-09 |
Family
ID=13855627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3085330A Pending JPH04316864A (en) | 1991-04-17 | 1991-04-17 | Electrophotographic printer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04316864A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235844A (en) * | 2007-02-19 | 2008-10-02 | Oki Data Corp | Driver ic chip, driver, print head, and image forming apparatus |
-
1991
- 1991-04-17 JP JP3085330A patent/JPH04316864A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235844A (en) * | 2007-02-19 | 2008-10-02 | Oki Data Corp | Driver ic chip, driver, print head, and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4746941A (en) | Dot printer with token bit selection of data latching | |
JPH04316864A (en) | Electrophotographic printer | |
JPS62240566A (en) | Thermal recording control method | |
JPH11108995A (en) | Function clock generation circuit and shift register circuit using the same | |
JPS61167268A (en) | Driver ic for thermal head | |
JP2792664B2 (en) | Drive control device for light emitting element | |
JPS6024967A (en) | Driver mounting type thermal head driving circuit | |
JP2858442B2 (en) | Recording head drive | |
JPH1127484A (en) | Write device | |
JPS62216748A (en) | Recorder | |
JPH081990A (en) | Printer | |
JPH11166959A (en) | Scan path circuit | |
JP2783949B2 (en) | LED printer | |
JP2922660B2 (en) | Image processing device | |
JP3143165B2 (en) | Optical writing device | |
JP2563014B2 (en) | Thermal head | |
JPH04221649A (en) | Buffer circuit and electronic photography printer | |
JP3080792B2 (en) | LED drive circuit and LED print head | |
JPS59196661A (en) | Led array driver | |
JPH07311630A (en) | Clock switching circuit and printer device with same circuit | |
JPH0691917A (en) | Image output circuit | |
JPS62297154A (en) | Drive circuit of long size electronic apparatus | |
JPS62216586A (en) | Thermal head control circuit | |
JPS6323464A (en) | Printing device in common use for facsimile equipment | |
JPH11179965A (en) | Recorder |