JPH04316864A - Electrophotographic printer - Google Patents

Abstract

PURPOSE:To stabilize timing at which a data is held between registers and enable upper limit frequency of a clock also to be increased. CONSTITUTION:An inverter circuit 37 which inverts by responding to a transition waveform of a CLK signal and a flip-flop circuit 38 which holds an output data from a shift register 10 by an output signal of the inverter circuit 37 are provided between the shift registers 10, 18.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は電子写真プリンタに係り
、特にプリントヘッドの回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention This invention relates to electrophotographic printers, and more particularly to printhead circuitry.

【０００２】0002

【従来の技術】一般に、電子写真プリンタ等に使用され
る発光素子を用いたヘッドとしてはレーザ方式、液晶方
式、ＬＥＤ方式等が知られている。中でも発光素子に発
光ダイオード（以後ＬＥＤと記す）を用いたＬＥＤ方式
は機構駆動部を必要とせず、高速、高印字品質、小型、
軽量等のすぐれた特長からファクシミリ等にも広く用い
られてきている。2. Description of the Related Art In general, laser type, liquid crystal type, LED type, etc. are known as heads using light emitting elements used in electrophotographic printers and the like. Among them, the LED method, which uses a light emitting diode (hereinafter referred to as LED) as a light emitting element, does not require a mechanical drive unit, has high speed, high print quality, small size,
Due to its excellent features such as light weight, it has been widely used in facsimiles and other applications.

【０００３】ＬＥＤプリントヘッドの構成、回路等につ
いては「沖電気研究開発」第１３８号１０５〜１０６頁
に詳細に述べられているが図面を参照しながら構成、動
作について説明する。The structure, circuit, etc. of the LED print head are described in detail in "Oki Electric Research and Development" No. 138, pages 105-106, and the structure and operation will be explained with reference to the drawings.

【０００４】図４は従来例によるＬＥＤプリントヘッド
を搭載したプリンタ装置の概略構成を示すブロック図で
ある。破線にて囲まれた部分はプリンタの本体制御部１
とＬＥＤプリントヘッド２である。ここで、プリンタの
印字における主走査方向のドット数をＮとしてある。ビ
ットマップメモリ３は１ページ分の印字画像データを記
憶しており、タイミング制御回路４によってプリンタの
印字１ラインの動作毎に１ラインＮドット分のデータが
読み出されシフトレジスタ５へ１ドット分ずつ順次転送
される。シフトレジスタ５はタイミング制御回路４から
のクロック信号（以後ＣＬＫ信号と記す）に同期させて
Ｎ個のフリップフロップ回路にＮドット分のデータを記
憶する。シフトレジスタ５へのデータ転送が完了すると
、そのデータはタイミング制御回路４からのラッチ信号
（以後ＬＡＴＣＨ信号と記す）によりラッチ回路６へ入
力され保持される。次いでタイミング制御回路４からド
ライバ回路７にストローブ信号（以後ＳＴＢ信号と記す
）が出力され、ＳＴＢ信号のオンする時間ＬＥＤアレイ
８の各ＬＥＤ素子は駆動され発光・非発光を行なう。 通常プリンタの印字動作を高速なものとするためシフト
レジスタ５のデータをラッチ回路６へラッチさせた後の
ＳＴＢ信号オン動作中に次のライン印字に必要なデータ
をシフトレジスタ５へ転送する。FIG. 4 is a block diagram showing a schematic configuration of a printer device equipped with a conventional LED print head. The part surrounded by the broken line is the main body control unit 1 of the printer.
and an LED print head 2. Here, N is the number of dots in the main scanning direction in printing by the printer. The bitmap memory 3 stores one page of print image data, and the timing control circuit 4 reads data for one line N dots each time the printer prints one line, and transfers the data for one dot to the shift register 5. are transferred one by one. The shift register 5 stores data for N dots in N flip-flop circuits in synchronization with a clock signal (hereinafter referred to as a CLK signal) from the timing control circuit 4. When the data transfer to the shift register 5 is completed, the data is input to the latch circuit 6 and held by a latch signal (hereinafter referred to as a LATCH signal) from the timing control circuit 4. Next, a strobe signal (hereinafter referred to as STB signal) is outputted from the timing control circuit 4 to the driver circuit 7, and each LED element of the LED array 8 is driven to emit light or not emit light while the STB signal is on. Normally, in order to speed up the printing operation of the printer, data necessary for printing the next line is transferred to the shift register 5 during the STB signal ON operation after the data in the shift register 5 is latched into the latch circuit 6.

【０００５】図５は図４のＬＥＤプリントヘッドの内部
ブロック回路図である。FIG. 5 is an internal block circuit diagram of the LED printhead of FIG. 4.

【０００６】ＬＥＤプリントヘッド２内の回路はモノリ
シック化させたＩＣ回路により構成されており、破線で
囲んだ部分はヘッドを構成するドライバＩＣチップ（以
後ドライバＩＣと記す）をそれぞれ示している。The circuit within the LED print head 2 is composed of a monolithic IC circuit, and the portions surrounded by broken lines indicate driver IC chips (hereinafter referred to as driver ICs) that constitute the head.

【０００７】ＬＥＤプリントヘッド２は同一回路のドラ
イバＩＣを複数個縦続に接続し、主走査方向の印字ドッ
ト数であるＮドット分のＬＥＤ素子を駆動する。同図は
ＬＥＤプリントヘッド内のはじめの３チップ分９，１７
，２５のみを図示したものである。The LED print head 2 has a plurality of driver ICs of the same circuit connected in series, and drives LED elements for N dots, which is the number of print dots in the main scanning direction. The figure shows the first three chips in the LED print head9,17.
, 25 are shown.

【０００８】ドライバＩＣ９はシフトレジスタ１０、ラ
ッチ回路１１、ドライバ回路１２及びＬＡＴＣＨ，ＤＡ
ＴＡ，ＣＬＫの各信号線に設けられるファンアウト用バ
ッファ回路１４，１５，１６とからなり、ＬＥＤアレイ
１３を駆動する。同様にドライバＩＣ１７，２５はＬＥ
Ｄアレイ２１，２９を駆動する。The driver IC 9 includes a shift register 10, a latch circuit 11, a driver circuit 12, and LATCH, DA.
It consists of fan-out buffer circuits 14, 15, and 16 provided on each of the TA and CLK signal lines, and drives the LED array 13. Similarly, driver ICs 17 and 25 are LE
The D arrays 21 and 29 are driven.

【０００９】図６は図５で示したドライバＩＣとＬＥＤ
アレイとの１チップ当りの回路図である。ここでは、一
例としてドライバＩＣ９　　１チップ当り４ドット分の
ＬＥＤ素子１３を駆動する場合を図示した。FIG. 6 shows the driver IC and LED shown in FIG.
It is a circuit diagram per chip with an array. Here, as an example, a case where four dots worth of LED elements 13 are driven per driver IC 9 chip is illustrated.

【００１０】フリップフロップ回路（以後Ｆ／Ｆと記す
）Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄは４ビットのシフト
レジスタ１０を構成し、ＣＬＫ信号に同期させてＤＡＴ
Ａ信号を順次に記憶していく。Ｆ／ＦＱ２ａ，Ｑ２ｂ，
Ｑ２ｃ，Ｑ２ｄは同様に４ビットのラッチ回路１１で、
Ｆ／ＦＱ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄに記憶したデー
タをＬＡＴＣＨ信号でそれぞれラッチする。ＡＮＤゲー
トＱ３ａ，Ｑ３ｂ，Ｑ３ｃ，Ｑ３ｄはＬＥＤ素子を駆動
するドライバ回路１２でＳＴＢ信号のオンとなる時間Ｌ
ＥＤ素子Ｑ４ａ，Ｑ４ｂ，Ｑ４ｃ，Ｑ４ｄをそれぞれ駆
動する。Flip-flop circuits (hereinafter referred to as F/F) Q1a, Q1b, Q1c, and Q1d constitute a 4-bit shift register 10, and DAT is synchronized with the CLK signal.
The A signals are stored sequentially. F/FQ2a, Q2b,
Similarly, Q2c and Q2d are 4-bit latch circuits 11,
The data stored in F/FQ1a, Q1b, Q1c, and Q1d is latched by the LATCH signal. AND gates Q3a, Q3b, Q3c, and Q3d are the driver circuit 12 that drives the LED elements, and the ON time L of the STB signal is determined.
ED elements Q4a, Q4b, Q4c, and Q4d are driven respectively.

【００１１】バッファ回路１４，１５，１６は次段のド
ライバＩＣを駆動するためのものである。Buffer circuits 14, 15, and 16 are for driving the next stage driver IC.

【００１２】図７は図６に示す回路の動作を示すタイム
チャートである。ここでは、シフトレジスタ１０の各Ｆ
／Ｆへ、データ列ｚ，ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ
が入力される場合を示している。即ち、時刻Ｔ１　，Ｔ
２　，Ｔ３　，Ｔ４　で（イ）に示したＣＬＫ信号が立
ち上り、その立ち上りで（ハ），（ニ），（ホ），（ヘ
）に示したＦ／ＦＱ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄはそ
れぞれ前段にあるデータを入力している。Ｆ／ＦＱ１ｄ
の出力はバッファ回路１５の伝搬遅延時間Ｔ６　遅れ、
（ト）に示したＤＡＴＡ−ＯＵＴ信号として出力される
。他方、ＣＬＫ信号もバッファ回路１４の伝搬遅延時間
Ｔ７　遅れて出力され、（チ）に示したＣＬＫ−ＯＵＴ
信号となり次段のドライバＩＣ１７を駆動する。時間Ｔ
５　はＦ／ＦＱ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄのＣＬＫ
入力よりデータ出力までの伝搬遅延時間を示す。FIG. 7 is a time chart showing the operation of the circuit shown in FIG. Here, each F of the shift register 10
/F, data string z, a, b, c, d, e, f, g, h
is input. That is, time T1, T
At 2, T3, and T4, the CLK signal shown in (a) rises, and at the rising edge, F/FQ1a, Q1b, Q1c, and Q1d shown in (c), (d), (e), and (f) are activated in the previous stage, respectively. I am inputting the data in . F/FQ1d
The output is delayed by the propagation delay time T6 of the buffer circuit 15,
It is output as the DATA-OUT signal shown in (g). On the other hand, the CLK signal is also output with a delay of propagation delay time T7 of the buffer circuit 14, and the CLK-OUT shown in (H)
It becomes a signal and drives the driver IC 17 at the next stage. time T
5 is CLK of F/FQ1a, Q1b, Q1c, Q1d
Indicates the propagation delay time from input to data output.

【００１３】ここで次段のシフトレジスタ１８のデータ
ホールド時間ＴＨ　を求めると、 ＴＨ　＝（Ｔ５　＋Ｔ６　）−Ｔ７　　となる。バッフ
ァ回路１４，１５の伝搬遅延時間が同じであればＴ６　
　＝Ｔ７　となり、ＴＨ　＝Ｔ５　となって動作上問題
ない。ところが、製造技術上の問題により伝搬遅延時間
にバラツキを生じる。もし、Ｔ６　＜Ｔ７　となり、Ｔ
５　≪Ｔ６　，Ｔ５　≪Ｔ７　であることを考慮すると
、ＴＨ　＜０となることが考えられ、１クロック前にホ
ールドしたデータをまたホールドする事態を生じる。そ
こで通常データを正常にホールドするようにＴ６　＞Ｔ
７　、且つ、Ｔ５　＋Ｔ６　＜Ｔ７　＋ＴＷ　となるよ
うして十分なタイミングマージンを生ずるようにしてい
た。時間ＴＷ　はＣＬＫ信号の周期である。[0013] Here, when the data hold time TH of the next stage shift register 18 is determined, TH = (T5 + T6) - T7. If the propagation delay times of buffer circuits 14 and 15 are the same, T6
= T7, and TH = T5, so there is no problem in operation. However, due to manufacturing technology problems, variations occur in the propagation delay time. If T6 < T7 and T
Considering that 5<<T6, T5<<T7, it is possible that TH<0, and a situation arises in which data held one clock ago is held again. Therefore, in order to hold the normal data normally, T6 > T
7, and T5 + T6 < T7 + TW, so as to generate a sufficient timing margin. Time TW is the period of the CLK signal.

【００１４】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子写真式プリンタにおいては、ＣＬＫ信
号の遷移波形に応答して反転するインバータ回路と、そ
のインバータ回路の出力信号でデータをホールドするフ
リップフロップ回路をシフトレジスタ間に設けたもので
ある。[Means for Solving the Problems] In order to achieve the above object, the electrophotographic printer of the present invention includes an inverter circuit that inverts in response to a transition waveform of a CLK signal, and an output signal of the inverter circuit that generates data. A flip-flop circuit that holds the shift register is provided between the shift registers.

【００１５】[0015]

【発明が解決しようとする課題】従来の電子写真式プリ
ンタにあっては、データ信号線とＣＬＫ信号線とに設け
たバッファ回路に伝搬遅延時間差を与え、十分なタイミ
ングマージンをとれるようにしていた。この際、ＣＬＫ
信号の周期をも制限するようにしているのでＩＣドライ
バの動作上限周波数を低くしており、プリントヘッドの
印字速度を制限するという問題点があった。[Problem to be Solved by the Invention] In conventional electrophotographic printers, a propagation delay time difference is given to the buffer circuits provided between the data signal line and the CLK signal line to ensure a sufficient timing margin. . At this time, CLK
Since the period of the signal is also limited, the upper limit frequency of operation of the IC driver is lowered, which poses a problem of limiting the printing speed of the print head.

【００１６】本発明はバッファ回路の伝搬遅延時間差を
考慮しなくとも、ドライバＩＣの製造上のバラツキを吸
収するタイミングマージンを有し、且つ、ＣＬＫ信号の
上限周波数の高いプリントヘッドを有する電子写真式プ
リンタを提供することを目的とする。The present invention provides an electrophotographic image forming apparatus which has a timing margin that absorbs manufacturing variations in driver ICs without considering propagation delay time differences in buffer circuits, and which has a print head with a high upper limit frequency of the CLK signal. The purpose is to provide printers.

【００１７】[0017]

【作用】上記のように構成された電子写真式プリンタの
インバータ回路及びフリップフロップ回路は前段のシフ
トレジスタがＣＬＫ信号の立ち上りで保持するとともに
出力したデータを半クロック経過後のＣＬＫ信号の立ち
下りで保持し、後段のシフトレジスタに出力する。後段
のシフトレジスタはさらに半クロック経過後のＣＬＫ信
号の立ち上りでそのデータを保持するが、フリップフロ
ップ回路はインバータ回路がＣＬＫ信号の立ち上りによ
り反転するので変化しない。即ち、インバータ回路はＣ
ＬＫ信号の立ち下り時にフリップフロップ回路を変化さ
せるので、後後のシフトレジスタより半クロック前に前
段のシフトレジスタが出力したデータを保持することに
なり、後段のシフトレジスタはフリップフロップ回路の
データ保持期間のほぼ中間時にそのデータを保持するこ
とになる。[Operation] The inverter circuit and flip-flop circuit of the electrophotographic printer configured as described above are such that the shift register at the previous stage holds the data at the rising edge of the CLK signal and outputs the data at the falling edge of the CLK signal after half a clock has elapsed. It is held and output to the subsequent shift register. The subsequent shift register retains its data at the rise of the CLK signal after half a clock has elapsed, but the flip-flop circuit does not change because the inverter circuit is inverted at the rise of the CLK signal. That is, the inverter circuit is C
Since the flip-flop circuit changes at the falling edge of the LK signal, it holds the data output by the previous shift register half a clock before the subsequent shift register, and the subsequent shift register retains the data of the flip-flop circuit. The data will be retained approximately midway through the period.

【００１８】従って、バッファ回路の伝搬遅延時間を考
慮しなくとも、ドライバＩＣの製造上のバラツキを吸収
するタイミングマージンが得られるとともに、ＣＬＫ信
号の周期を短かくしても常に後半のシフトレジスタはフ
リップフロップ回路のデータ保持期間のほぼ中間時にそ
のデータを保持することになるのでＣＬＫ信号の上限周
波数の高いプリントヘッドを有する電子写真式プリンタ
を提供できる。Therefore, even if the propagation delay time of the buffer circuit is not taken into consideration, a timing margin can be obtained to absorb manufacturing variations in the driver IC, and even if the period of the CLK signal is shortened, the shift register in the latter half is always a flip-flop. Since the data is held approximately in the middle of the data holding period of the circuit, it is possible to provide an electrophotographic printer having a print head with a high upper limit frequency of the CLK signal.

【００１９】[0019]

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。なお、各図面に共通な要素には同一符号を
付す。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. Note that elements common to each drawing are given the same reference numerals.

【００２０】図１は本発明の一実施例を示すＬＥＤプリ
ントヘッドのブロック回路図であり、図５に相当するも
のである。破線内はＬＥＤアレイ１３，２１を駆動する
ドライバＩＣ３３，３４である。本実施例が従来例と異
なるところはシフトレジスタ１０，１８の前段にＣＬＫ
信号の遷移波形に応答して反転するインバータ回路３５
，３７と、インバータ回路３５，３７の出力信号でデー
タをホールドするフリップフロップ回路３６，３８とを
設けた点である。FIG. 1 is a block circuit diagram of an LED print head showing one embodiment of the present invention, and corresponds to FIG. 5. Inside the broken lines are driver ICs 33 and 34 that drive the LED arrays 13 and 21. The difference between this embodiment and the conventional example is that the CLK
An inverter circuit 35 that inverts in response to a signal transition waveform.
, 37, and flip-flop circuits 36, 38 that hold data using the output signals of the inverter circuits 35, 37.

【００２１】図２は図１のＬＥＤプリントヘッドの内部
ブロック回路図であり、図６に相当するものである。図
３は図２に示した回路の動作を示すフローチャートであ
る。FIG. 2 is an internal block circuit diagram of the LED print head of FIG. 1, and corresponds to FIG. 6. FIG. 3 is a flowchart showing the operation of the circuit shown in FIG.

【００２２】次に動作について図３に従って説明する。 時刻Ｔ１　で（イ）に示したようにＣＬＫ信号が立ち上
ると、図１および図２に示したシフトレジスタ１０の各
Ｆ／ＦＱ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄは（ホ），（ヘ
），（ト），（チ）に示すようにそれぞれ前段のＦ／Ｆ
３６，Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃが保持していたデータ“
ｄ”，“ｃ”，“ｂ”，“ａ”を保持するとともに出力
する。 このとき、インバータ回路３５は（ハ）に示すように時
刻Ｔ２　で反転し、レベル“０”をＦ／Ｆ３６に出力す
る。時間ＴＤ　はＦ／Ｆ３６の伝搬遅延時間である。従
ってＦ／Ｆ３６は変化せず、（ニ）に示すようにデータ
“ｄ”を保持したままである。時刻Ｔ１　から半クロッ
ク経過した時刻Ｔ３　でＣＬＫ信号が反転すると、時刻
Ｔ４　でインバータ３５は反転し、レベル“１”をＦ／
Ｆ３６に出力する。この結果Ｆ／Ｆ３６は、（ニ）に示
すようにデータ“ｅ”を保持するとともにＦ／ＦＱ１ａ
に出力する。このときＦ／ＦＱ１ａ，Ｑ１ｂ，Ｑ１ｃ，
Ｑ１ｄは変化しない。さらに半クロック経過した時刻Ｔ
５　でＣＬＫ信号が立ち上ると、Ｆ／ＦＱ１ａ，Ｑ１ｂ
，Ｑ１ｃ，Ｑ１ｄはそれぞれ変化し、データ“ｅ”，“
ｄ”，“ｃ”，“ｂ”を保持するとともに出力する。こ
のときインバータ回路３５は（ハ）に示すように時間Ｔ
Ｄ　経過した時刻Ｔ６　で反転し、レベル“０”をＦ／
Ｆ３６に出力する。従ってＦ／Ｆ３６は変化せず、（ニ
）に示すようにデータ“ｅ”を保持したままである。時
刻Ｔ５　から半クロック経過した時刻Ｔ７　でＣＬＫ信
号が反転すると、時間ＴＤ　遅れた時刻Ｔ８　でインバ
ータ３５は反転し、レベル“１”をＦ／Ｆ３６に出力す
る。Ｆ／Ｆ３６は変化し、そのとき入力側にある（ロ）
に示したデータ“ｆ”を保持するとともに、（ニ）に示
したようにデータ“ｆ”を出力する。以下この動作を繰
返していく。Next, the operation will be explained with reference to FIG. When the CLK signal rises at time T1 as shown in (A), each F/FQ1a, Q1b, Q1c, and Q1d of the shift register 10 shown in FIGS. 1 and 2 becomes (E), (F), and (T). ), (H), respectively, the F/F of the previous stage
36, data held by Q1a, Q1b, Q1c"
d", "c", "b", and "a" are held and outputted. At this time, the inverter circuit 35 inverts at time T2 as shown in (c) and sends the level "0" to the F/F 36. Output. Time TD is the propagation delay time of F/F 36. Therefore, F/F 36 does not change and continues to hold data "d" as shown in (d). Half a clock has passed from time T1. When the CLK signal is inverted at time T3, the inverter 35 is inverted at time T4, and the level "1" is set to F/
Output to F36. As a result, F/F36 holds data "e" as shown in (d), and F/FQ1a
Output to. At this time, F/FQ1a, Q1b, Q1c,
Q1d does not change. Time T after another half clock has passed
When the CLK signal rises at 5, F/FQ1a, Q1b
, Q1c, Q1d change respectively, and the data “e”, “
d", "c", and "b" and outputs them. At this time, the inverter circuit 35 outputs the time T as shown in (c).
D Reversed at elapsed time T6 and set level “0” to F/
Output to F36. Therefore, the F/F 36 does not change and continues to hold data "e" as shown in (d). When the CLK signal is inverted at time T7, which is half a clock after time T5, the inverter 35 is inverted at time T8, which is delayed by a time TD, and outputs a level "1" to the F/F 36. F/F36 changes, and at that time it is on the input side (b)
It holds the data "f" shown in (d) and outputs the data "f" as shown in (d). This operation is repeated below.

【００２３】上述したように、インバータ３５はＣＬＫ
信号が立ち上った時刻から半クロック経過した時刻で反
転し、Ｆ／Ｆ３６を変化させて、データを保持するよう
にしているのてＦ／ＦＱ１ａより半クロック前に前段の
シフトレジスタ及びバッファ回路を経過したデータを保
持することになる。さらに半クロック経過してＣＬＫ信
号が立ち上るとＦ／ＦＱ１ａはＦ／Ｆ３６のデータ保持
期間のほぼ中間時にＦ／Ｆ３６が保持しているデータを
保持することになり、バッファ回路の伝搬遅延時間のバ
ラツキを十分に吸収したタイミングマージンが得られる
。As mentioned above, the inverter 35
The signal is inverted at the time when half a clock has passed from the time when it rose, and the F/F36 is changed to hold the data. The data will be retained. When the CLK signal rises after another half clock has elapsed, the F/FQ1a will hold the data held by the F/F36 at approximately the middle of the data holding period of the F/F36, causing variations in the propagation delay time of the buffer circuit. A timing margin can be obtained that sufficiently absorbs the

【００２４】[0024]

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載される効果を奏する。前段のシフ
トレジスタが保持するとともに出力したデータを後段の
シフトレジスタが保持する半クロック前に保持し、デー
タ保持期間のほぼ中間時に後段のシフトレジスタが保持
するようにしたことにより、安定したデータ保持タイミ
ングが得られる。又、シフトレジスタを駆動するＣＬＫ
信号の上限周波数も高められるので印字速度の高い電子
写真式プリンタを提供することができる。[Effects of the Invention] Since the present invention is constructed as described above, it achieves the effects described below. Stable data retention is achieved by retaining the data held and output by the previous shift register half a clock before the data held by the subsequent shift register, and by ensuring that the subsequent shift register retains the data approximately in the middle of the data retention period. You get the timing. Also, CLK that drives the shift register
Since the upper limit frequency of the signal can also be increased, it is possible to provide an electrophotographic printer with high printing speed.

【図面の簡単な説明】[Brief explanation of drawings]

【図１】本発明の一実施例を示すＬＥＤプリントヘッド
のブロック回路図FIG. 1 is a block circuit diagram of an LED print head showing one embodiment of the present invention.

【図２】図１のＬＥＤプリントヘッドの内部ブロック回
路図[Figure 2] Internal block circuit diagram of the LED print head in Figure 1

【図３】図２に示した回路の動作を示すタイムチャート
[Figure 3] Time chart showing the operation of the circuit shown in Figure 2

【図４】従来例によるＬＥＤプリンタ装置を示すブロッ
ク図[Fig. 4] Block diagram showing a conventional LED printer device

【図５】ＬＥＤプリントヘッドの内部ブロック回路図[Figure 5] Internal block circuit diagram of LED print head

【
図６】ＬＥＤプリントヘッドの１チップ当りの回路図[
Figure 6: Circuit diagram per chip of LED print head

【
図７】図６に示した回路の動作を示すタイムチャート[
Figure 7: Time chart showing the operation of the circuit shown in Figure 6

【符号の説明】[Explanation of symbols]

２　　　　ＬＥＤプリントヘッド ９，１７，２５，３３，３４　　　　ドライバＩＣ１０
，１８，２６　　　　シフトレジスタ１４，１５，１６
，２２，２３，２４，３０，３１，３２　　　　バッフ
ァ回路 ３５，３７　　　　インバータ回路 ３６，３８　　　　Ｆ／Ｆ2 LED print head 9, 17, 25, 33, 34 Driver IC10
, 18, 26 shift register 14, 15, 16
, 22, 23, 24, 30, 31, 32 Buffer circuit 35, 37 Inverter circuit 36, 38 F/F

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　クロック信号の遷移波形に応答してデ
ータを順次保持していくシフトレジスタを備え、そのデ
ータによりプリントヘッド素子を駆動する電子写真プリ
ンタにおいて、クロック信号の遷移波形に応答して反転
するインバータ回路と、そのインバータ回路の出力信号
でデータを保持するフリップフロップ回路とをシフトレ
ジスタ間に設けたことを特徴とする電子写真プリンタ。Claim 1. An electrophotographic printer that is equipped with a shift register that sequentially holds data in response to a transition waveform of a clock signal, and that drives a print head element using the data. An electrophotographic printer characterized in that an inverter circuit is provided between shift registers, and a flip-flop circuit is provided between shift registers to hold data using an output signal of the inverter circuit.