JPS61164287A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS61164287A JPS61164287A JP543785A JP543785A JPS61164287A JP S61164287 A JPS61164287 A JP S61164287A JP 543785 A JP543785 A JP 543785A JP 543785 A JP543785 A JP 543785A JP S61164287 A JPS61164287 A JP S61164287A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- current
- current blocking
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明に埋め込みヘテロ構造の半導体レーザに関する。
（従来技術とその問題点）
埋め込みヘテロ構造半導体レーザ（ＢＨ−ＬＤ）に、低
い発振しきい値電流、安定化された発振横モード、高温
動作可能などの優れた特性を有しているため５元ファイ
バ通信用光源として実用化が進められている。−万、海
底中継光ファイバ通信は大陸間の長距離かつ大容量の通
信システムとして、その実用化が望まれているが、その
実用化に対しては従来１でない超高信頼の半導体レーザ
の開発が特に強く要請されるようになってきた。
い発振しきい値電流、安定化された発振横モード、高温
動作可能などの優れた特性を有しているため５元ファイ
バ通信用光源として実用化が進められている。−万、海
底中継光ファイバ通信は大陸間の長距離かつ大容量の通
信システムとして、その実用化が望まれているが、その
実用化に対しては従来１でない超高信頼の半導体レーザ
の開発が特に強く要請されるようになってきた。
従来、種々の構造のＢＨ−ＬＤが試作されてきたが、主
にｎ型のＩｎＰ基板を用いたものが多かった。これにｎ
型ＩｎＰ上にＩｎＧａＡｓＰ活性層を成長し５発振波長
１．３μ町 ないし１５５μｍで動作するものであるが
、この場合エピタキシャル成長層表面、特に電極層をｐ
型としなければならず、ＬＤの信頼性に最も重要な影響
を与える電極の形成条件を厳しいものにしていた。すな
わち、通常オーミック抵抗を小さくするため、ＩｎＧａ
−ＡｓＰ 層を電極層とし、不純物拡散ないし、結晶成
長時のドーピングによって１×１０ ｃｒｎ 以上のｐ
型不純物濃度とし、ＡｕＺｎ 、 ＴｉＰｔ、 ある
いはＣｒＡｕとＶ’ｓッだ金属電極を形成していた。
にｎ型のＩｎＰ基板を用いたものが多かった。これにｎ
型ＩｎＰ上にＩｎＧａＡｓＰ活性層を成長し５発振波長
１．３μ町 ないし１５５μｍで動作するものであるが
、この場合エピタキシャル成長層表面、特に電極層をｐ
型としなければならず、ＬＤの信頼性に最も重要な影響
を与える電極の形成条件を厳しいものにしていた。すな
わち、通常オーミック抵抗を小さくするため、ＩｎＧａ
−ＡｓＰ 層を電極層とし、不純物拡散ないし、結晶成
長時のドーピングによって１×１０ ｃｒｎ 以上のｐ
型不純物濃度とし、ＡｕＺｎ 、 ＴｉＰｔ、 ある
いはＣｒＡｕとＶ’ｓッだ金属電極を形成していた。
この場合、いずれの電極材料に対しても４００℃〜５０
０℃程度の温度範囲で熱処理を加えていた。
０℃程度の温度範囲で熱処理を加えていた。
このような熱処理工程において、電極金属材料の半導体
層中へのしみ込み、あるいはストレスの導入が生じ、そ
れが集子の信頼性を下げていたと考えられる。
層中へのしみ込み、あるいはストレスの導入が生じ、そ
れが集子の信頼性を下げていたと考えられる。
これに対して電極形成が容易で高信頼なＬＤとして、最
近ｐ型ＩｎＰ 基板上に結晶成長を行なって作製するＢ
Ｈ−ＬＤがいくつか報告されるようになってきた。それ
らは主にＶ溝内に埋め込み活性層を形成するものであり
、分布帰還型（ＤＦＢ）半導体レーザや分布ブラッグ反
射型（ＤＢＲ）半導体レーザに適用することが困難であ
り、単一軸モード性による長距離・大容量伝送全実現す
ることができないものである。これ以外にも、従来ｐ型
ＩｎＰ基板を用いたメサ埋め込み構造のＢｉ（−ＬＤが
試作きれたが、電流ブロック層構造が適切でないために
活性層以外への電＃ｔ：、もれが太きく、良好な特性が
得られていない。
近ｐ型ＩｎＰ 基板上に結晶成長を行なって作製するＢ
Ｈ−ＬＤがいくつか報告されるようになってきた。それ
らは主にＶ溝内に埋め込み活性層を形成するものであり
、分布帰還型（ＤＦＢ）半導体レーザや分布ブラッグ反
射型（ＤＢＲ）半導体レーザに適用することが困難であ
り、単一軸モード性による長距離・大容量伝送全実現す
ることができないものである。これ以外にも、従来ｐ型
ＩｎＰ基板を用いたメサ埋め込み構造のＢｉ（−ＬＤが
試作きれたが、電流ブロック層構造が適切でないために
活性層以外への電＃ｔ：、もれが太きく、良好な特性が
得られていない。
（従来例）
第５図は従来のメサ構造ＢＨ−ＬＤにｐ型基板を用いた
場合の断面図である。この場合、ｐ−ＩｎＰ基板１上Ｋ
ｐ−ＩｎＰクラッド層２． ＩｎＧａＡｓＰ活性層３
．ｎ−ＩｎＰクラッド層４を順次積層した後、メサスト
ライプ１０全エツチングによって形成し、さらに埋め込
み成長においてｎ−ＩｎＰ’Ｅ＋Ａブロック層５．ｐ−
４ｎＰ電流ブロック層６をいずれもメサストライプ１０
上面のみを除いて、さらに全面にわたってｎ−ＩｎＰ埋
め込み層７を成長させ、ＩｎＧａＡｓＰ電極層８を形成
した。この活性層３の幅に、横モード制御の点から１．
５μｍ、厚さハ０１μｍとした。
場合の断面図である。この場合、ｐ−ＩｎＰ基板１上Ｋ
ｐ−ＩｎＰクラッド層２． ＩｎＧａＡｓＰ活性層３
．ｎ−ＩｎＰクラッド層４を順次積層した後、メサスト
ライプ１０全エツチングによって形成し、さらに埋め込
み成長においてｎ−ＩｎＰ’Ｅ＋Ａブロック層５．ｐ−
４ｎＰ電流ブロック層６をいずれもメサストライプ１０
上面のみを除いて、さらに全面にわたってｎ−ＩｎＰ埋
め込み層７を成長させ、ＩｎＧａＡｓＰ電極層８を形成
した。この活性層３の幅に、横モード制御の点から１．
５μｍ、厚さハ０１μｍとした。
このＢＨ−ＬＤのｐ側電極に正の電圧を印加すると、活
性層３に電流が流れ、キャリアの発光再結合によってし
きい値以上でレーザ発根することになる。この場合、活
性層３以外にも、もれ電流ＩＬが、図の矢印のパスでの
ように電流ブロック層６に流れ得る。このようなもれ電
流ＩＬは、第４図に示した電流ブロック層６の構造図の
ように、矢印で示したように、埋め込み層７に流れる。
性層３に電流が流れ、キャリアの発光再結合によってし
きい値以上でレーザ発根することになる。この場合、活
性層３以外にも、もれ電流ＩＬが、図の矢印のパスでの
ように電流ブロック層６に流れ得る。このようなもれ電
流ＩＬは、第４図に示した電流ブロック層６の構造図の
ように、矢印で示したように、埋め込み層７に流れる。
これ１ＩｎＰのｎｐｎｐ サイリスタ構造になってい
るのでゲート電流として作用し、ブレークダウン耐圧を
大幅に下げることになる。すなわち、第５図の従来例の
構造では、ある程度以上注入電流を増やすと、今度はも
れ電流ＩＬばかりが増えるようになり、大きな光出力を
取り出すことができなくなってしまうという問題があっ
た。
るのでゲート電流として作用し、ブレークダウン耐圧を
大幅に下げることになる。すなわち、第５図の従来例の
構造では、ある程度以上注入電流を増やすと、今度はも
れ電流ＩＬばかりが増えるようになり、大きな光出力を
取り出すことができなくなってしまうという問題があっ
た。
第５図の例では、波長１．３μ常において発振しきい値
電流は２０ｍＡ程度と低いものの、光出力の飽和傾向が
太きく、３０ｍｗ 以上の光出力を得ることが困難であ
った。
電流は２０ｍＡ程度と低いものの、光出力の飽和傾向が
太きく、３０ｍｗ 以上の光出力を得ることが困難であ
った。
（発明の目的）
本発明の目的は、このような問題点を解決し、特ａが良
くかつ高信頼性の埋込みヘテロ構造の半導体レーザ全提
供することにある。
くかつ高信頼性の埋込みヘテロ構造の半導体レーザ全提
供することにある。
（発明の構成）
本発明の構成は、半導体基板上に少なくともｐ型および
ｎ型の各クラッド層に挾まれた活性層金倉む半導体多層
膜を積層させた多層膜構造半導体ウェファの少なくとも
前記各クラッド層と前記活性層とにメサストライプを形
成し、このメサストライプを埋込み成長して構成される
埋込みヘテロ構造の半導体レーザにおいて、前記メサス
トライプ上面を除いてｎ型電流ブロック層および前記メ
サストライプの側面で前記ｐ型クラッド層と接触するｐ
型電流ブロック層が形成され、かつ前記ｐ型電流ブロッ
ク層上にこの電流ブロック層エリもバンドギャップの小
さな半導体層が形成されることを特徴とする。
ｎ型の各クラッド層に挾まれた活性層金倉む半導体多層
膜を積層させた多層膜構造半導体ウェファの少なくとも
前記各クラッド層と前記活性層とにメサストライプを形
成し、このメサストライプを埋込み成長して構成される
埋込みヘテロ構造の半導体レーザにおいて、前記メサス
トライプ上面を除いてｎ型電流ブロック層および前記メ
サストライプの側面で前記ｐ型クラッド層と接触するｐ
型電流ブロック層が形成され、かつ前記ｐ型電流ブロッ
ク層上にこの電流ブロック層エリもバンドギャップの小
さな半導体層が形成されることを特徴とする。
（発明の原理）
本発明においては、このよりなｎｐｎｐサイリスク構造
がゲート電流に対してあまり影響を受けずに、ブレーク
ダウン耐圧が十分大きなようにしてやれば、もれ電流を
小さく抑えることができ、高出力まで安定して動作させ
ることができるわけである。そのために電流ブロック層
上にバンドギャップの小さな半導体層を導入してサイリ
スタを構成するｎｐｎあるいはｐｎｐ トランジスタの
電流利得を小さくしている。
がゲート電流に対してあまり影響を受けずに、ブレーク
ダウン耐圧が十分大きなようにしてやれば、もれ電流を
小さく抑えることができ、高出力まで安定して動作させ
ることができるわけである。そのために電流ブロック層
上にバンドギャップの小さな半導体層を導入してサイリ
スタを構成するｎｐｎあるいはｐｎｐ トランジスタの
電流利得を小さくしている。
（実施例）
次に図面により本発明の詳細な説明する。
第１図は本発明の第１のＷ流側であるＢＨ−ＬＤの構造
断面図である。このＢＨ−ＬＤを得るには、まず従来例
と同様に、ｐ−ＩｎＰ基板１上にｐ−１ｎＰクラッド層
２９発光波長１．３μ情 に相当するノンドープＩｎＯ
，７２ＧａＯ，２ＢＡｓＯ０６１ｐｏ、３９活性層３を
厚さ０、１１１ｍ 、 ｎ−ＩｎＰクラッド層４ｆ：厚
さ１μｍ 順次積層する。その後通常の化学エツチン
グ技術を用いてメサストライプ１０を形成する。このメ
サストライプ１０は深さが３μｍ活性層３が幅１．５μ
ｍとなるように形成した。その後メサストライプ１０の
上面を除いてｎ−１ｎＰ電流ブロック層５を厚さ約０．
７μｍｔ ｐＬｎＰ電流ブロック層６を厚き約２μｍ
。
断面図である。このＢＨ−ＬＤを得るには、まず従来例
と同様に、ｐ−ＩｎＰ基板１上にｐ−１ｎＰクラッド層
２９発光波長１．３μ情 に相当するノンドープＩｎＯ
，７２ＧａＯ，２ＢＡｓＯ０６１ｐｏ、３９活性層３を
厚さ０、１１１ｍ 、 ｎ−ＩｎＰクラッド層４ｆ：厚
さ１μｍ 順次積層する。その後通常の化学エツチン
グ技術を用いてメサストライプ１０を形成する。このメ
サストライプ１０は深さが３μｍ活性層３が幅１．５μ
ｍとなるように形成した。その後メサストライプ１０の
上面を除いてｎ−１ｎＰ電流ブロック層５を厚さ約０．
７μｍｔ ｐＬｎＰ電流ブロック層６を厚き約２μｍ
。
発光波長１．２μｍに相当するノンドープのＩ ｎ Ｏ
，７８Ｇａ０，２２ＡＳ０．４８Ｐ０．５２層１１を厚
さ約０．２ｔ１ｍ順次積層し、次いで全面にわたってｎ
−ＩｎＰ埋め込み層７、発光波長１２μ常に相当するｎ
−Ｉｎ Ｏ，７８Ｇａｏ２２Ａ ８０．４８ Ｐｏ、５
２電極層８を積層した。
，７８Ｇａ０，２２ＡＳ０．４８Ｐ０．５２層１１を厚
さ約０．２ｔ１ｍ順次積層し、次いで全面にわたってｎ
−ＩｎＰ埋め込み層７、発光波長１２μ常に相当するｎ
−Ｉｎ Ｏ，７８Ｇａｏ２２Ａ ８０．４８ Ｐｏ、５
２電極層８を積層した。
この場合にも活性層３のわき上流れるもれ電流ＩＬ ｉ
ｄ、図中の矢印のパスで流れることになり、従来例と同
様１／Ｊ−ｐｎｐｎ構造サイリスタのゲート電流として
作用する。ところがこの場合、第３図に示すようにｂ
ｌ”ｐｎサイリスタを構成するｎｐｎ トランジスタ
に、バンドギャップの小さなＩｎＧａＡｓＰ層１１が挿
入されているためトランジスタの電流利得が小ざくなり
、そのためサイリンスタのターンオン耐圧にゲート電流
にあ筐り影響されず、 したがってもれ電流９がある程
度流れてもターンオンすることがなく、注入電流は有効
に活性層３に流れることになる。
ｄ、図中の矢印のパスで流れることになり、従来例と同
様１／Ｊ−ｐｎｐｎ構造サイリスタのゲート電流として
作用する。ところがこの場合、第３図に示すようにｂ
ｌ”ｐｎサイリスタを構成するｎｐｎ トランジスタ
に、バンドギャップの小さなＩｎＧａＡｓＰ層１１が挿
入されているためトランジスタの電流利得が小ざくなり
、そのためサイリンスタのターンオン耐圧にゲート電流
にあ筐り影響されず、 したがってもれ電流９がある程
度流れてもターンオンすることがなく、注入電流は有効
に活性層３に流れることになる。
このような構造のＢＨ−ＬＤを長で３００μｍＦ切り出
したところ、室温ＣＷＶｔ−おける発振しきい値電流が
２０ ｍＡ、微分１子効率６０％、６０ｍＷ以上まで横
基本モードで発振し、最高ＣＷ動作温度として１２０℃
程度のものが再現性工〈得られた。
したところ、室温ＣＷＶｔ−おける発振しきい値電流が
２０ ｍＡ、微分１子効率６０％、６０ｍＷ以上まで横
基本モードで発振し、最高ＣＷ動作温度として１２０℃
程度のものが再現性工〈得られた。
この素子のｎ側にＴｉＰｔＡｕ系の電極を形成し、２５
０℃という低い温度で熱処理を行なったものの集子抵抗
は４０程度の十分に低い値が得られた。
０℃という低い温度で熱処理を行なったものの集子抵抗
は４０程度の十分に低い値が得られた。
また、ＡｕＳｎ融剤を用いたダイヤモンドヒートシンク
にマウントして７０℃５ｍＷ、 および７０℃１０ｍＷ
の定光出力駆動の信頼性試験を行なったところ、劣化率
はそれぞれ１〜２ Ｘ １０＝ Ｈ−１，４〜５Ｘ１０
−’Ｈ−１と従来の素子と比べてほぼ１０倍の信頼性改
善が認められた。さらに、この構造を活性層３に隣接し
て回折格子を有するガイド層を形成し、ＤＦＢ−ＬＤを
作製したところ、室温ＣＷ動作で最高６８ ｍＷの単一
軸モード発振を得、さらにファプリペローレーザと同等
の高信頼な結果を得た。
にマウントして７０℃５ｍＷ、 および７０℃１０ｍＷ
の定光出力駆動の信頼性試験を行なったところ、劣化率
はそれぞれ１〜２ Ｘ １０＝ Ｈ−１，４〜５Ｘ１０
−’Ｈ−１と従来の素子と比べてほぼ１０倍の信頼性改
善が認められた。さらに、この構造を活性層３に隣接し
て回折格子を有するガイド層を形成し、ＤＦＢ−ＬＤを
作製したところ、室温ＣＷ動作で最高６８ ｍＷの単一
軸モード発振を得、さらにファプリペローレーザと同等
の高信頼な結果を得た。
第２図は本発明の第２の実施例であるＢ Ｈ−Ｌ Ｉ）
の断面図を示す。この場合も同様にｐ−１ｎＰ基板１上
に活性層３全含む二重ヘテロ構造全形成し、メサエッチ
ングを行なった。ただし、この場合ｎ −Ｉ ｎ Ｐク
ラッド層４を厚さ２ｔｒｍ、 ｎ−Ｉｎｏ、７ａＧａ
ｏ、２ｚＡＳｏ、４ｓＰ０．５２電極層１１を厚さ０５
μｍ形成し、逆メサ構造にエツチングを行い、このメサ
ストライプ１゜ば３．５／ｊ？７Ｌ 程度の深ことし
た。ｐ−ＩｎＰ電流ブロック層６げメサストライプ１０
の側面でｐ−ＩｎＰクラッド層２と接するようにした。
の断面図を示す。この場合も同様にｐ−１ｎＰ基板１上
に活性層３全含む二重ヘテロ構造全形成し、メサエッチ
ングを行なった。ただし、この場合ｎ −Ｉ ｎ Ｐク
ラッド層４を厚さ２ｔｒｍ、 ｎ−Ｉｎｏ、７ａＧａ
ｏ、２ｚＡＳｏ、４ｓＰ０．５２電極層１１を厚さ０５
μｍ形成し、逆メサ構造にエツチングを行い、このメサ
ストライプ１゜ば３．５／ｊ？７Ｌ 程度の深ことし
た。ｐ−ＩｎＰ電流ブロック層６げメサストライプ１０
の側面でｐ−ＩｎＰクラッド層２と接するようにした。
また、埋め込み成長の最終層はｐ−ＩｎＰ キャップ層
１２とした。
１２とした。
この実施例においてＣ儂、エビ成長層表面がメサストラ
イプ１０の部分のみｎ型となり、他げｎ型となっている
。例えば、ＴｉＰｔＡｕ の電極を形成するとｐ−Ｉｎ
Ｐ キャップ層１２と電極との間にショットキーバリア
が形成されることになるので、この部分でキャパシタン
ス成分を十分に小さくすることができる。したがって全
面電極構造としてもＩＧｂ／ｓ以上の高速＠接変調が十
分可能となった。この場合、もれ電流ＩＬげ、図の矢印
で示したパスで流れることになるが、この場合にもサイ
リスタ構造の中にバンドギャップの小さなＩｎＧａＡｓ
Ｐ層１１が形成されているため、ターンオンしにくく、
シたがって高い光出力レベルまで安定に動作するＢ Ｈ
−Ｌ Ｄ が得られた。同様に、レーザベレットに切り
出して特性を評価したところ、第１の実施例に示したも
のとほぼ同等の高性能、高信頼な結果が得られた。
イプ１０の部分のみｎ型となり、他げｎ型となっている
。例えば、ＴｉＰｔＡｕ の電極を形成するとｐ−Ｉｎ
Ｐ キャップ層１２と電極との間にショットキーバリア
が形成されることになるので、この部分でキャパシタン
ス成分を十分に小さくすることができる。したがって全
面電極構造としてもＩＧｂ／ｓ以上の高速＠接変調が十
分可能となった。この場合、もれ電流ＩＬげ、図の矢印
で示したパスで流れることになるが、この場合にもサイ
リスタ構造の中にバンドギャップの小さなＩｎＧａＡｓ
Ｐ層１１が形成されているため、ターンオンしにくく、
シたがって高い光出力レベルまで安定に動作するＢ Ｈ
−Ｌ Ｄ が得られた。同様に、レーザベレットに切り
出して特性を評価したところ、第１の実施例に示したも
のとほぼ同等の高性能、高信頼な結果が得られた。
なお、水災流側においては、 ＩｎＰ全基板、ＩｎＧ
ａ−ＡｓＰ ｆｚ活性層とする波長１μｍ帯の素子を
示したが、これに限るものでばなく、ＧａＡ７Ａｓ ／
ＧａＡｓＩｎＧａＡ、ｓ／ＡｊＩｎＡｓ 系等他の半
導体材料を用いて何ら差しつかえない。さらに、水災流
側においては、メサストライプ１０以外の部分をすべて
エツチングして除去した構造を示したが、これに限るも
ので汀なく、例えばメサストライプ１０の両側にエツチ
ング溝が形成され、その外側には活性層３等が残でれた
構造のものでもかまわない。
ａ−ＡｓＰ ｆｚ活性層とする波長１μｍ帯の素子を
示したが、これに限るものでばなく、ＧａＡ７Ａｓ ／
ＧａＡｓＩｎＧａＡ、ｓ／ＡｊＩｎＡｓ 系等他の半
導体材料を用いて何ら差しつかえない。さらに、水災流
側においては、メサストライプ１０以外の部分をすべて
エツチングして除去した構造を示したが、これに限るも
ので汀なく、例えばメサストライプ１０の両側にエツチ
ング溝が形成され、その外側には活性層３等が残でれた
構造のものでもかまわない。
（発明の効果）
以上説明したように、本発明によれば、メサスドライブ
を有するＢＨ−ＬＤにおいて、ｐ型の基板を用い、ｐ型
クラッド層とｐ２！１１．ｌ電流ブロック層とがメサス
トライプの倶１面で接し、かつｐ型電流、ブロック層の
上にバンドギャップの小さな半導体層を導入したことＶ
Ｃより、高い光出力が得られ、特性が向上するとともに
、集子信頼性の大幅に改善されたＢ１−１−Ｌｌ）が得
られた。
を有するＢＨ−ＬＤにおいて、ｐ型の基板を用い、ｐ型
クラッド層とｐ２！１１．ｌ電流ブロック層とがメサス
トライプの倶１面で接し、かつｐ型電流、ブロック層の
上にバンドギャップの小さな半導体層を導入したことＶ
Ｃより、高い光出力が得られ、特性が向上するとともに
、集子信頼性の大幅に改善されたＢ１−１−Ｌｌ）が得
られた。
第１図、＠２図ぼ本発明の第１および第２の実施例のＢ
Ｉ−］−ＬＤの断面構造図、第３図、第４図は本発明お
よび従来例によるＢ Ｈ−Ｌ ｉ）の電流ブロック構造
の模式図、第５図げ従来例によるＢＨ−ＬＤの断面構造
図を示す。図中、１ばｐ−ＩｎＰ基板、２ばｐ−ＩｎＰ
クラッド層、３は活性層、４はｎ−１ｎＰ クラッド
層、５ぼｎ −Ｉ ｎ Ｐ電流ブロック層。 ６１ｄｐ−１ｎＰ電流ブロック層、７ばｎ−ＩｎＰ埋込
み層、８ばＩｎＧａＡｓＰ電極層、１０汀メサストライ
プ、１１はＩｎＧａＡｓＰ層、１２ｉｄｐ−ＩｎＰキャ
ップ層をそれぞれ表わす。 代理人 弁理士 内 原 ９′ −白・、・：
Ｉ−］−ＬＤの断面構造図、第３図、第４図は本発明お
よび従来例によるＢ Ｈ−Ｌ ｉ）の電流ブロック構造
の模式図、第５図げ従来例によるＢＨ−ＬＤの断面構造
図を示す。図中、１ばｐ−ＩｎＰ基板、２ばｐ−ＩｎＰ
クラッド層、３は活性層、４はｎ−１ｎＰ クラッド
層、５ぼｎ −Ｉ ｎ Ｐ電流ブロック層。 ６１ｄｐ−１ｎＰ電流ブロック層、７ばｎ−ＩｎＰ埋込
み層、８ばＩｎＧａＡｓＰ電極層、１０汀メサストライ
プ、１１はＩｎＧａＡｓＰ層、１２ｉｄｐ−ＩｎＰキャ
ップ層をそれぞれ表わす。 代理人 弁理士 内 原 ９′ −白・、・：
Claims (1)
- 半導体基板上に少なくともｐ型およびｎ型の各クラッド
層に挾まれた活性層を含む半導体多層膜を積層させた多
層膜構造半導体ウェファの少なくとも前記各クラッド層
と前記活性層とにメサストライプを形成し、このメサス
トライプを埋込み成長して構成される埋込みヘテロ構造
の半導体レーザにおいて、前記メサストライプ領域を除
いてｎ型電流ブロック層および前記メサストライプの側
面で前記ｐ型クラッド層と接触するｐ型電流ブロック層
が形成され、かつ前記ｐ型電流ブロック層上にこの電流
ブロック層よりもバンドキャップの小さな半導体層が形
成されることを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543785A JPS61164287A (ja) | 1985-01-16 | 1985-01-16 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543785A JPS61164287A (ja) | 1985-01-16 | 1985-01-16 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61164287A true JPS61164287A (ja) | 1986-07-24 |
Family
ID=11611170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP543785A Pending JPS61164287A (ja) | 1985-01-16 | 1985-01-16 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164287A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870650A (en) * | 1986-11-27 | 1989-09-26 | U.S. Philips Corp. | Semiconductor laser having a boundary-region absorption layer |
| JPH0354883A (ja) * | 1989-07-22 | 1991-03-08 | Sumitomo Electric Ind Ltd | 埋め込み型半導体レーザ |
| JPH03286586A (ja) * | 1990-04-03 | 1991-12-17 | Nec Corp | 集積型光変調器の製造方法 |
| JPH04317384A (ja) * | 1991-04-16 | 1992-11-09 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPH06338654A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体レーザ、その製造方法及び半導体レーザアレイ |
| JPH0888445A (ja) * | 1994-09-20 | 1996-04-02 | Nec Corp | 埋め込み型ｐ型基板半導体レーザ |
| US5568501A (en) * | 1993-11-01 | 1996-10-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
-
1985
- 1985-01-16 JP JP543785A patent/JPS61164287A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870650A (en) * | 1986-11-27 | 1989-09-26 | U.S. Philips Corp. | Semiconductor laser having a boundary-region absorption layer |
| JPH0354883A (ja) * | 1989-07-22 | 1991-03-08 | Sumitomo Electric Ind Ltd | 埋め込み型半導体レーザ |
| JPH03286586A (ja) * | 1990-04-03 | 1991-12-17 | Nec Corp | 集積型光変調器の製造方法 |
| JPH04317384A (ja) * | 1991-04-16 | 1992-11-09 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPH06338654A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体レーザ、その製造方法及び半導体レーザアレイ |
| US5568501A (en) * | 1993-11-01 | 1996-10-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
| US5856207A (en) * | 1993-11-01 | 1999-01-05 | Matsushita Electric Industrial Co., Ltd. | Method for producing a semiconductor laser |
| US6110756A (en) * | 1993-11-01 | 2000-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for producing semiconductor laser |
| JPH0888445A (ja) * | 1994-09-20 | 1996-04-02 | Nec Corp | 埋め込み型ｐ型基板半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8891570B2 (en) | Optical semiconductor device | |
| JP2003060310A (ja) | 半導体光素子及びその製造方法 | |
| US5847415A (en) | Light emitting device having current blocking structure | |
| JPH07106685A (ja) | 半導体レーザ | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| CN111937260B (zh) | 半导体激光器及其制造方法 | |
| JPS61210689A (ja) | 半導体レ−ザの構造及び製造方法 | |
| JPS58207690A (ja) | 埋め込み形半導体レ−ザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS59198786A (ja) | 分布帰還型半導体レ−ザ | |
| JPH07131116A (ja) | 半導体レーザ素子 | |
| JPH07120836B2 (ja) | 半導体レーザ | |
| JP2740165B2 (ja) | 半導体レーザ | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH0983077A (ja) | 半導体光装置 | |
| JPS641072B2 (ja) | ||
| JPS6237914B2 (ja) | ||
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6148277B2 (ja) | ||
| JPS6112399B2 (ja) | ||
| JPS622720B2 (ja) | ||
| JPS62102583A (ja) | 埋め込み構造半導体レ−ザ | |
| JPS6353718B2 (ja) |