JPS61163656A - 集積半導体素子 - Google Patents
集積半導体素子Info
- Publication number
- JPS61163656A JPS61163656A JP60299819A JP29981985A JPS61163656A JP S61163656 A JPS61163656 A JP S61163656A JP 60299819 A JP60299819 A JP 60299819A JP 29981985 A JP29981985 A JP 29981985A JP S61163656 A JPS61163656 A JP S61163656A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- elementary
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 230000008901 benefit Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 206010017076 Fracture Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 101150117300 ctrC gene Proteins 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背断
この発明は集積半導体素子に関する。より詳細には、こ
の発明は集積バイポーラ電力トランジスタおよびB級出
力段の両方に関する。
の発明は集積バイポーラ電力トランジスタおよびB級出
力段の両方に関する。
公知のとおり、エミッタ区域を複数個の領域に分け、後
者を、高出力電流を得るように適当に再分されたベース
区域内で適合させることは、集積電力トランジスタの常
套手段である。もちろん、コレクタ領域は相互に平行に
延在し、かつベース区域およびエミッタ区域を含む区域
によつC相互に分離されており、このようにして相互に
近接して延在する基本トランジスタを形成している。実
際には、したがって、[インターディジット型ジオメト
リ−」と呼ばれる典型的なジオメトリ−を形成するイン
ターリーブ(1nterleaved )されたエミッ
タおよびコレクタ区域が得られる。
者を、高出力電流を得るように適当に再分されたベース
区域内で適合させることは、集積電力トランジスタの常
套手段である。もちろん、コレクタ領域は相互に平行に
延在し、かつベース区域およびエミッタ区域を含む区域
によつC相互に分離されており、このようにして相互に
近接して延在する基本トランジスタを形成している。実
際には、したがって、[インターディジット型ジオメト
リ−」と呼ばれる典型的なジオメトリ−を形成するイン
ターリーブ(1nterleaved )されたエミッ
タおよびコレクタ区域が得られる。
B級出力段については、このジオメトリ−は段を構成す
る2つの電力トランジスタの各々に繰返され、一般に相
互に近接して置かれる2つのこのようなインターディジ
ット型構造を得る。
る2つの電力トランジスタの各々に繰返され、一般に相
互に近接して置かれる2つのこのようなインターディジ
ット型構造を得る。
この種の構造は他の構造に対して高電流利得において明
らかな改良を与えるが、しかし、直接2次破壊(1=/
P)の問題に影響される。
らかな改良を与えるが、しかし、直接2次破壊(1=/
P)の問題に影響される。
公知のとおり、直接2次破壊は電力トランジスタの故障
の主たる原因であり、かつ接合での電圧の非均等性と、
トランジスタの異なった区域での潤度の非均等性による
ものである(以下の論文を参照されたい°L a ro
ttura 5econdaria net ctrc
uitl Integratl旧pO℃enza” F
、 V 1lla、 E Iettronica
e telecomuntcazioni、 No
、3. 1984 ) 。
の主たる原因であり、かつ接合での電圧の非均等性と、
トランジスタの異なった区域での潤度の非均等性による
ものである(以下の論文を参照されたい°L a ro
ttura 5econdaria net ctrc
uitl Integratl旧pO℃enza” F
、 V 1lla、 E Iettronica
e telecomuntcazioni、 No
、3. 1984 ) 。
詳細には、より良い直接2次破壊の強度を達成するため
の主要な障害は、トランジスタの異なった電力消散区域
間の電熱の相互作用に関する。
の主要な障害は、トランジスタの異なった電力消散区域
間の電熱の相互作用に関する。
トランジスタの直接2次破壊強度を改良するためにいく
つかの解決策が既に提案されてきた。詳細には、安定抵
抗と呼ばれる、各基本トランジスタのエミッタと直列の
抵抗を利用してその作用を安定さぼる負のフィードバッ
クを導入することからなる解決策があった。
つかの解決策が既に提案されてきた。詳細には、安定抵
抗と呼ばれる、各基本トランジスタのエミッタと直列の
抵抗を利用してその作用を安定さぼる負のフィードバッ
クを導入することからなる解決策があった。
別の既知の解決策(英国特許第1467612号を参照
せよ)は、各基本トランジスタ、すなわちNPN型、を
NPNトランジスタの対と置換えることからなり、対の
一方は駆動トランジスタを形成しかつ他方は出力トラン
ジスタを形成して、相互にカスコード接続されるかまた
はダーリントン形状であって、出力トランジスタがそれ
自身の対ではなく別の対の駆動トランジスタと熱で結合
されるような形態で配置され、そのために熱の不均衡の
補償を獲得する。
せよ)は、各基本トランジスタ、すなわちNPN型、を
NPNトランジスタの対と置換えることからなり、対の
一方は駆動トランジスタを形成しかつ他方は出力トラン
ジスタを形成して、相互にカスコード接続されるかまた
はダーリントン形状であって、出力トランジスタがそれ
自身の対ではなく別の対の駆動トランジスタと熱で結合
されるような形態で配置され、そのために熱の不均衡の
補償を獲得する。
明らかにより実質的な改良が、同じ出願人によるイタリ
ア特許出願第21028 A/84号に示された解決
策によって達成される。この解決策に従えば、電力トラ
ンジスタを形成する基本トランジスタまたは出力段にお
ける全電力トランジスタのベースは一緒に短絡される代
わりに、相互に独立しており、かつそれらの各々はその
コネクタが前述のベースに接続されたPNP型バイポー
ラトランジスタによって建造されたそれぞれの電流源に
よって制御されている。これは近接した相補的な対称の
出力段のPNP駆動トランジスタのコレクタを再分し、
かつこうして多数コレクタのPNP構造を形成すること
によって、区域を浪費することなく為遂げられてもよい
。この構造は第1゜図および第2図において集積バイポ
ーラ電力トランジスタについて示され、第6図において
B級出力段について示されている。
ア特許出願第21028 A/84号に示された解決
策によって達成される。この解決策に従えば、電力トラ
ンジスタを形成する基本トランジスタまたは出力段にお
ける全電力トランジスタのベースは一緒に短絡される代
わりに、相互に独立しており、かつそれらの各々はその
コネクタが前述のベースに接続されたPNP型バイポー
ラトランジスタによって建造されたそれぞれの電流源に
よって制御されている。これは近接した相補的な対称の
出力段のPNP駆動トランジスタのコレクタを再分し、
かつこうして多数コレクタのPNP構造を形成すること
によって、区域を浪費することなく為遂げられてもよい
。この構造は第1゜図および第2図において集積バイポ
ーラ電力トランジスタについて示され、第6図において
B級出力段について示されている。
引用された出願から知られる解決策のお陰で、伝統的な
電力構造において起こったこれらの電熱型の再生現象は
、湿度の関数としての各基本トランジスタのコレクタ電
流の変動が今や温度そのものについての個々の利得の変
動のみに依存することで、減少しIC0この変動は約0
.5%/度であり、また従って、小さい温度範囲の場合
には8%、・7度に等しい−■c (Vai)の瀉度変
肋よりもかなり低い。
電力構造において起こったこれらの電熱型の再生現象は
、湿度の関数としての各基本トランジスタのコレクタ電
流の変動が今や温度そのものについての個々の利得の変
動のみに依存することで、減少しIC0この変動は約0
.5%/度であり、また従って、小さい温度範囲の場合
には8%、・7度に等しい−■c (Vai)の瀉度変
肋よりもかなり低い。
しかしながら、公知の解決策は直接2次破壊の部分的低
減を可能に、するのみであり、かつ常に不利益がないと
は限らない。たとえば、安定抵抗が利用された場合、電
力トランジスタの飽和電圧に増加が起きる。
減を可能に、するのみであり、かつ常に不利益がないと
は限らない。たとえば、安定抵抗が利用された場合、電
力トランジスタの飽和電圧に増加が起きる。
発明の要約
この状況からみて、この発明の目標は直接2次破壊現象
の発生を決定的に減少させ得る集積半導体素子を提供す
ることである。
の発生を決定的に減少させ得る集積半導体素子を提供す
ることである。
この目標内で、この発明の特定の目的は公知の素子に関
して認め得るほどに高い電力を供給可能な集積半導体素
子を提供することである。
して認め得るほどに高い電力を供給可能な集積半導体素
子を提供することである。
この発明の別の目的は、個々の基本トランジスタ(NP
N)およびいかなる駆動PNPの配置が、全体としての
構造が伝統的な構造と同じかまたはわずかに大きな区域
を占めるような、集積半導体素子を提供することである
。
N)およびいかなる駆動PNPの配置が、全体としての
構造が伝統的な構造と同じかまたはわずかに大きな区域
を占めるような、集積半導体素子を提供することである
。
示された目標、*説された、およびこれ以降明らかにな
る他の目的は、この発明に従った集積半導体素子によっ
て為遂げられ、これは互いに横に並んで配置されエミッ
タ、ベースおよびコレクタ区域を有する複数個の基本ト
ランジスタを含み、ここで前記基本トランジスタの前記
エミッタ区域は関連のベース区域において互いに近接し
て延在し、かつ物理的に分離され電気的に接続されてお
り、かつコレクタ区域は前記エミッタ区域とインターリ
ーブされた様式で互いに近接して延在し、物理的に分離
され、しかし電気的に接続されており、すべての基本ト
ランジスタが近接のトランジスタから少なくとも1基本
トランジスタの幅の2分の1に等しい距離だけ間隔をあ
けられて4)ることを特徴とする。
る他の目的は、この発明に従った集積半導体素子によっ
て為遂げられ、これは互いに横に並んで配置されエミッ
タ、ベースおよびコレクタ区域を有する複数個の基本ト
ランジスタを含み、ここで前記基本トランジスタの前記
エミッタ区域は関連のベース区域において互いに近接し
て延在し、かつ物理的に分離され電気的に接続されてお
り、かつコレクタ区域は前記エミッタ区域とインターリ
ーブされた様式で互いに近接して延在し、物理的に分離
され、しかし電気的に接続されており、すべての基本ト
ランジスタが近接のトランジスタから少なくとも1基本
トランジスタの幅の2分の1に等しい距離だけ間隔をあ
けられて4)ることを特徴とする。
さらなる特徴および利点は添付の図面で限定ではなく例
示のために示された、バイポーラ電力トランジスタおよ
びB級出力段に関する好ましい、しかしそれのみに限ら
れない実施例の説明からより明確になるであろう。
示のために示された、バイポーラ電力トランジスタおよ
びB級出力段に関する好ましい、しかしそれのみに限ら
れない実施例の説明からより明確になるであろう。
好ましい実施例の説明
第1図および第2図はバイポーラ電力トランジスタに関
する公知の図を示す。見られるとおり、その公知のトラ
ンジスタは、平行にかつ互いに近接して延在する区域に
よって形成され、かつ金属3によって電気的に接続され
たコレクタを有する、参照数字1で表わされる多数の類
似の基本トランジスタからなる。同様にトランジスタ1
のエミッタはある距離をおいて平行に延在しコレクタ領
域とインターリーブされた区域を含み、かつ金属層4に
よって電気的に一緒に接続されている。2つの金属化部
の間にU型の形状のベース金属層5が延在する。その配
置のためにこの構造はインターディジット型と呼ばれ、
(複数個のセルを含む)各フィンガは基本トランジスタ
を形成する。第1図および第2図に従ったトランジスタ
はさらに、トランジスタ2によってここで形成された複
数個の電流源からなる。第2図においてより詳細に見ら
れるように、トランジスタ1のベースは相互に分離され
、かつ各々は、技術分野において公知の「りOスアンダ
ーJ (crossunder)技術を用いた電流源P
NPI−ランジスタ2の関連のコレクタに接続されてい
る。
する公知の図を示す。見られるとおり、その公知のトラ
ンジスタは、平行にかつ互いに近接して延在する区域に
よって形成され、かつ金属3によって電気的に接続され
たコレクタを有する、参照数字1で表わされる多数の類
似の基本トランジスタからなる。同様にトランジスタ1
のエミッタはある距離をおいて平行に延在しコレクタ領
域とインターリーブされた区域を含み、かつ金属層4に
よって電気的に一緒に接続されている。2つの金属化部
の間にU型の形状のベース金属層5が延在する。その配
置のためにこの構造はインターディジット型と呼ばれ、
(複数個のセルを含む)各フィンガは基本トランジスタ
を形成する。第1図および第2図に従ったトランジスタ
はさらに、トランジスタ2によってここで形成された複
数個の電流源からなる。第2図においてより詳細に見ら
れるように、トランジスタ1のベースは相互に分離され
、かつ各々は、技術分野において公知の「りOスアンダ
ーJ (crossunder)技術を用いた電流源P
NPI−ランジスタ2の関連のコレクタに接続されてい
る。
第3図および第4図は代わって、この発明に従ったバイ
ポーラ電力トランジスタを示す。見られるように、構造
は再び複数個のNPNトランジスタ10(たとえば第4
図の回路は3つのこのようなトランジスタを含む)およ
びダイオード接続された第1のトランジスタ12と第2
のトランジスタ13から形成された電流ミラーからなる
関連の電流源11から形成されている。公知の構造と同
様に、NPN型の基本トランジスタ10の各々のベース
は他のベースから分離され、かつPNPトランジスタか
らなるそれぞれの電流源11に接続されている。このよ
うなPNPは順に、その温度に対する感度を減じるため
に、実質的にトランジスタ14からなる示された回路を
介して電流で駆動される。
ポーラ電力トランジスタを示す。見られるように、構造
は再び複数個のNPNトランジスタ10(たとえば第4
図の回路は3つのこのようなトランジスタを含む)およ
びダイオード接続された第1のトランジスタ12と第2
のトランジスタ13から形成された電流ミラーからなる
関連の電流源11から形成されている。公知の構造と同
様に、NPN型の基本トランジスタ10の各々のベース
は他のベースから分離され、かつPNPトランジスタか
らなるそれぞれの電流源11に接続されている。このよ
うなPNPは順に、その温度に対する感度を減じるため
に、実質的にトランジスタ14からなる示された回路を
介して電流で駆動される。
この発明に従って、また第3図から推論できるように、
基本トランジスタ10は、電熱の相互作用を減じるため
に、もはや相互に近接して配置されておらず、相互に間
隔をあけられている(たとえば2つの近接したトランジ
スタの縦の対称軸間で18ミル(157,2ミクロン)
である)。実際には、第3図のレイアウトでは、従来の
[インターディジット型の」構造に関連して、2個の基
本トランジスタごとに1つが除去されて、残りのトラン
ジスタ10の間の相互の距離を増加させる。
基本トランジスタ10は、電熱の相互作用を減じるため
に、もはや相互に近接して配置されておらず、相互に間
隔をあけられている(たとえば2つの近接したトランジ
スタの縦の対称軸間で18ミル(157,2ミクロン)
である)。実際には、第3図のレイアウトでは、従来の
[インターディジット型の」構造に関連して、2個の基
本トランジスタごとに1つが除去されて、残りのトラン
ジスタ10の間の相互の距離を増加させる。
除去された基本トランジスタの不在によって空にされた
区域を浪費しないため、この同じ区域はそこに11で示
される電流源を配置するために用いられる。結果として
、全体としての素子は公知の素子のそれよりもほんの少
し大きい区域を有するが、しかしながら、基本トランジ
スタ間の熱の相互作用を大きな範囲にわたって低減する
。電流源11から供給される電流は当然相互に等しく、
かつ採用された特定の駆動のために温度の変動に影響さ
れないと考えてもよい。
区域を浪費しないため、この同じ区域はそこに11で示
される電流源を配置するために用いられる。結果として
、全体としての素子は公知の素子のそれよりもほんの少
し大きい区域を有するが、しかしながら、基本トランジ
スタ間の熱の相互作用を大きな範囲にわたって低減する
。電流源11から供給される電流は当然相互に等しく、
かつ採用された特定の駆動のために温度の変動に影響さ
れないと考えてもよい。
第3図にはコレクタ15.エミッタ16、およびベース
17の金属層が詳細に示されてより、さらに、この図に
は、トランジスタ10.12,13および14を形成す
る異なった区域の間の電気的接続が一部概略的に示され
ている。
17の金属層が詳細に示されてより、さらに、この図に
は、トランジスタ10.12,13および14を形成す
る異なった区域の間の電気的接続が一部概略的に示され
ている。
第5図は公知の型のB級出力段の等価電気回路を示す、
見られるように、第5図に示された回路は各々電力トラ
ンジスタ22および23からなる上の段20I3よび下
の段21を有し、これらはそれぞれトランジスタ24a
と25aおよび24bと25bによって形成された電流
ミラーからなるiwWt源によってそれぞれにベース制
御されている。
見られるように、第5図に示された回路は各々電力トラ
ンジスタ22および23からなる上の段20I3よび下
の段21を有し、これらはそれぞれトランジスタ24a
と25aおよび24bと25bによって形成された電流
ミラーからなるiwWt源によってそれぞれにベース制
御されている。
第6図の回路は引用されたイタリア特許出願第2102
8 A/84号に従った、かつこの発明にも有効なり
級出力段を示す。第5図の回路と同様に、第6図に従っ
た出力段も上の段と下辺段からなる。上の段はPNPト
ランジスタ24aに接続されたトランジスタPNP25
a ’ 、25a ″、25a“′、・・・の電流ミラ
ーからなる電流源によってベースυ1111された複数
個の基本トランジスタ22’ 、22” 、22”’・
・・によって形成された電力トランジスタを含む。同様
に下の段はダイオード接続されたトランジスタ24pに
接続されたPNPトランジスタ25b ’ 、25b
、25b”・・・の電流ミラーからなる電流源によって
ベース制御された基本トランジスタ23’ 、23”
、23″・・・によって形成された電力トランジスタか
らなる。
8 A/84号に従った、かつこの発明にも有効なり
級出力段を示す。第5図の回路と同様に、第6図に従っ
た出力段も上の段と下辺段からなる。上の段はPNPト
ランジスタ24aに接続されたトランジスタPNP25
a ’ 、25a ″、25a“′、・・・の電流ミラ
ーからなる電流源によってベースυ1111された複数
個の基本トランジスタ22’ 、22” 、22”’・
・・によって形成された電力トランジスタを含む。同様
に下の段はダイオード接続されたトランジスタ24pに
接続されたPNPトランジスタ25b ’ 、25b
、25b”・・・の電流ミラーからなる電流源によって
ベース制御された基本トランジスタ23’ 、23”
、23″・・・によって形成された電力トランジスタか
らなる。
またこの場合、発明の概念を認めるために、第6図に関
連した区域の配置の2つの変形を示した第7図および第
8図を参照しなければならない。
連した区域の配置の2つの変形を示した第7図および第
8図を参照しなければならない。
第7図にはこの発明に従った出力段の区域の配置が示さ
れ、ここで金属化は2つの金属層を用いてなされており
、一方第8図には単一の金属層の配置が示される。詳細
な第7図および第8図においては、第6図の回路の下の
段または部分に関する基本トランジスタ23および、第
6図の上の段または部分に関するトランジスタ22が示
されている。見られるように1回路上部の基本トランジ
スタ22は回路の下部に関連した基本トランジスタ23
と選択的にインターリーブされて配置されている。実際
にはこの場合においてさえも上のまたは下の段の各々の
電力トランジスタについて、2つおきに1つの基本トラ
ンジスタから除去されている。さらに、基本トランジス
タの除去のために失われた区域を回復するために1個々
の基本トランジスタ、または2つの電力トランジスタの
フィンガがインターリーブされている。この配置では、
駆動トランジスタPNPはそれぞれの電力トランジスタ
に近接した通常の態様で配置されている。金属化が2つ
の金属層を用いてなされている第7図の実施例において
は、上の段に関連した電流源25aと下の段に関連した
電流源25bは、電力トランジスタによって占められた
区域の2個の対向側面上に配置され、一方第8図では、
M流源25aおよび25bは両方とも同じ側に配置され
、かつそれぞれの基本トランジスタに適切に接続されて
いる。
れ、ここで金属化は2つの金属層を用いてなされており
、一方第8図には単一の金属層の配置が示される。詳細
な第7図および第8図においては、第6図の回路の下の
段または部分に関する基本トランジスタ23および、第
6図の上の段または部分に関するトランジスタ22が示
されている。見られるように1回路上部の基本トランジ
スタ22は回路の下部に関連した基本トランジスタ23
と選択的にインターリーブされて配置されている。実際
にはこの場合においてさえも上のまたは下の段の各々の
電力トランジスタについて、2つおきに1つの基本トラ
ンジスタから除去されている。さらに、基本トランジス
タの除去のために失われた区域を回復するために1個々
の基本トランジスタ、または2つの電力トランジスタの
フィンガがインターリーブされている。この配置では、
駆動トランジスタPNPはそれぞれの電力トランジスタ
に近接した通常の態様で配置されている。金属化が2つ
の金属層を用いてなされている第7図の実施例において
は、上の段に関連した電流源25aと下の段に関連した
電流源25bは、電力トランジスタによって占められた
区域の2個の対向側面上に配置され、一方第8図では、
M流源25aおよび25bは両方とも同じ側に配置され
、かつそれぞれの基本トランジスタに適切に接続されて
いる。
第7図および第8図においてさらにかつ詳細には、参照
数字30および30′は上の段の基本トランジスタ22
のエミッタおよび下の段の基本トランジスタ23のコレ
クタの金属層を示し、31および31′は上の段の基本
トランジスタ22のコレクタの金属層を示し、かっ32
および32′は下の段の基本トランジスタ23のエミッ
タの金11111を示す。
数字30および30′は上の段の基本トランジスタ22
のエミッタおよび下の段の基本トランジスタ23のコレ
クタの金属層を示し、31および31′は上の段の基本
トランジスタ22のコレクタの金属層を示し、かっ32
および32′は下の段の基本トランジスタ23のエミッ
タの金11111を示す。
これらの第7図および第8図において、参照数字33お
よび33′は上の段の基本トランジスタ22のベース接
続と電流源25aのコレクタのそれを示し、かつ34お
よび34′は下の段の基本トランジスタ23のベース接
続と下の段の電流源25bのコレクタのそれを示す。
よび33′は上の段の基本トランジスタ22のベース接
続と電流源25aのコレクタのそれを示し、かつ34お
よび34′は下の段の基本トランジスタ23のベース接
続と下の段の電流源25bのコレクタのそれを示す。
選択された配置のお陰で、引用されたイタリア特許出願
筒21028 A/84号に示された解決策を使用す
ることにより与えられる利点とともに、出力段を構成す
る個々のフィンガまたは各電力トランジスタのベース区
域を与えられた範囲で間隔をあけることによっ〔与えら
れる利点を利用することが可能である。電力トランジス
タを構成する基本トランジスタのインターリーブされた
配置は、素子の大きさを最小まで低減することを可能に
し、かつ全体としての素子は公知の素子のそれとほぼ等
しい区域を有するであろう。
筒21028 A/84号に示された解決策を使用す
ることにより与えられる利点とともに、出力段を構成す
る個々のフィンガまたは各電力トランジスタのベース区
域を与えられた範囲で間隔をあけることによっ〔与えら
れる利点を利用することが可能である。電力トランジス
タを構成する基本トランジスタのインターリーブされた
配置は、素子の大きさを最小まで低減することを可能に
し、かつ全体としての素子は公知の素子のそれとほぼ等
しい区域を有するであろう。
この発明に従った素子は基本トランジスタ間の熱の相互
作用の歇底的な減少という重要な利点を備えて、先行技
術に従ったそれらと同様の態様で動作する。この発明に
従った素子の実行に際しては、各電力トランジスタから
供給される電力は各基本トランジスタまたは構造のフィ
ンガによって供給される電力の和に等しい。たとえば、
バイポーラ電力トランジスタが建造される際に、もしも
電力トランジスタを形成する個々の基本トランジスタの
電力レベルpが直接2次破壊現象によって与えられた値
、たとえば■。c、ls/k(t57/しは与えられた
コレクターエミッタ電圧VCEで基本トランジスタの故
障が生じるコレクタ電流のレベルである)に限定される
と、この発明に従った電力トランジスタは全体として、
電力P=VcE、N、ls/kを供給することが可能で
あり、Nは電力トランジスタそのものを形成する基本ト
ランジスタの数である。同様にB吸出力段が建造される
場合において、出力段を形成する2つの電力トランジス
タの各々は各電力トランジスタを形成する個別の基本ト
ランジスタによって供給される電力の和に等しい電力を
供給することが可能である。加えて、飽和電圧は変化を
被らない。
作用の歇底的な減少という重要な利点を備えて、先行技
術に従ったそれらと同様の態様で動作する。この発明に
従った素子の実行に際しては、各電力トランジスタから
供給される電力は各基本トランジスタまたは構造のフィ
ンガによって供給される電力の和に等しい。たとえば、
バイポーラ電力トランジスタが建造される際に、もしも
電力トランジスタを形成する個々の基本トランジスタの
電力レベルpが直接2次破壊現象によって与えられた値
、たとえば■。c、ls/k(t57/しは与えられた
コレクターエミッタ電圧VCEで基本トランジスタの故
障が生じるコレクタ電流のレベルである)に限定される
と、この発明に従った電力トランジスタは全体として、
電力P=VcE、N、ls/kを供給することが可能で
あり、Nは電力トランジスタそのものを形成する基本ト
ランジスタの数である。同様にB吸出力段が建造される
場合において、出力段を形成する2つの電力トランジス
タの各々は各電力トランジスタを形成する個別の基本ト
ランジスタによって供給される電力の和に等しい電力を
供給することが可能である。加えて、飽和電圧は変化を
被らない。
別の利点は過負荷保護のために通常集積回路において用
いられている回路の可能な簡潔化または除去に関する。
いられている回路の可能な簡潔化または除去に関する。
前記回路は実際、電力トランジスタが過度の消散(SO
A 安全動作区域)の状態になることを防ぐ目的を有
する。この発明に従って安全区域を拡げることにより、
このような回路を減少したりあるいは除去することが可
能である。
A 安全動作区域)の状態になることを防ぐ目的を有
する。この発明に従って安全区域を拡げることにより、
このような回路を減少したりあるいは除去することが可
能である。
B吸出力段の場合には、接続は適当なりロスアンダーに
よって単一の金属層上に作られてもよく、または2つの
tL属層を用いて作られてもよく、このようにして接続
における交差を避ける。
よって単一の金属層上に作られてもよく、または2つの
tL属層を用いて作られてもよく、このようにして接続
における交差を避ける。
この発明は発明の概念の範囲から逸脱することなしに、
様々な修正や変更を受けやすい。
様々な修正や変更を受けやすい。
さらに、すべての要素は技術的な同等物に置換えられて
もよい。
もよい。
第1図はイタリア特許出願21028 A/84号に
従って建造された公知の型の電力トランジスタの区域の
配置を示す。 第2図は第1図の構造の等価電気回路を示す。 第3図はこの発明に従って建造されたバイポーラ電力ト
ランジスタの区域の配置を示す。 第4WJはM3図の配置の等価電気回路を示す。 第5図は公知の型のB吸出力段の等価電気回路を示す。 第6図はイタリア特許出願筒21028 A、/84
号に従って建造されたB吸出力段の等l1lj電気回路
を示す。 第7図および第8図はこの発明に従った、第6図に示さ
れた構造の実現のための区域配置の2つの可能な変形を
示す。 図において1は複数個の基本トランジスタ、2は複数個
の電流源、3はコレクタを電気的に接続する金属、4は
エミッタを電気的に接続する金属、10は複数個の基本
トランジスタ、11は複数個の電流源、22は第1の電
力トランジスタ、23は第2の電カドランシタである。
従って建造された公知の型の電力トランジスタの区域の
配置を示す。 第2図は第1図の構造の等価電気回路を示す。 第3図はこの発明に従って建造されたバイポーラ電力ト
ランジスタの区域の配置を示す。 第4WJはM3図の配置の等価電気回路を示す。 第5図は公知の型のB吸出力段の等価電気回路を示す。 第6図はイタリア特許出願筒21028 A、/84
号に従って建造されたB吸出力段の等l1lj電気回路
を示す。 第7図および第8図はこの発明に従った、第6図に示さ
れた構造の実現のための区域配置の2つの可能な変形を
示す。 図において1は複数個の基本トランジスタ、2は複数個
の電流源、3はコレクタを電気的に接続する金属、4は
エミッタを電気的に接続する金属、10は複数個の基本
トランジスタ、11は複数個の電流源、22は第1の電
力トランジスタ、23は第2の電カドランシタである。
Claims (1)
- 【特許請求の範囲】 (1)ある幅を有し、横に並んで位置づけられ、かつエ
ミッタ、ベース、およびコレクタ区域を備えた複数個の
基本トランジスタを含み、前記基本トランジスタの前記
エミッタ区域は関連のベース区域内で相互に近接して延
在し、かつ物理的に分離され電気的に接続されており、
かつコレクタ区域は前記エミッタ区域とインターリーブ
された様式で、互いに近接して延在し、かつ物理的に分
離されしかし電気的に接続されており、各基本トランジ
スタは近接のトランジスタから少なくとも1基本トラン
ジスタの幅の2分の1に等しい距離で間隔をあけられて
いる、集積半導体素子。 (2)すべてのトランジスタが1トランジスタの幅に等
しい距離で、その近接のトランジスタから間隔をあけら
れている、特許請求の範囲1項に記載の素子。 (3)前記複数個の基本トランジスタと、各基本トラン
ジスタについて1つの、複数個の電流源を含む電力トラ
ンジスタを形成し、前記電流源が1基本トランジスタの
前記ベース区域に個別に接続された端子を有し、前記電
流源が2つの近接した基本トランジスタの間に、その間
に含まれる前記距離の中に配置されている、特許請求の
範囲第1項または第2項に記載の素子。 (4)B級出力段を形成し、 かつ前記エミッタ、ベース、およびコレクタ区域を有し
第1の電力トランジスタを形成する第1の複数個の前記
基本トランジスタと、前記エミッタ、ベース、およびコ
レクタ区域を有し第2の電力トランジスタを形成する第
2の複数個の前記基本トランジスタとを含み、 前記第1の電力トランジスタ内の各基本トランジスタが
、同じ複数個の前記間隔で、近接した基本トランジスタ
から間隔をあけられており、前記第2の電力トランジス
タ内の各基本トランジスタが前記第1の電力トランジス
タ内の2つの近接した基本トランジスタ間に、その間に
含まれる前記間隔内に配置されていることを特徴とする
、特許請求の範囲第1項または第2項に記載の素子。(
5)単一の金属層上に形成されたエミッタ、ベース、お
よびコレクタ区域間の接続を含む、特許請求の範囲第4
項に記載の素子。 (6)2つの金属層上に形成された前記エミッタ、ベー
ス、およびコレクタ区域間の接続を含む、特許請求の範
囲第4項に記載の素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8519050A IT1215230B (it) | 1985-01-08 | 1985-01-08 | Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria |
IT19050A/85 | 1985-01-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61163656A true JPS61163656A (ja) | 1986-07-24 |
JP2594783B2 JP2594783B2 (ja) | 1997-03-26 |
Family
ID=11154125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60299819A Expired - Lifetime JP2594783B2 (ja) | 1985-01-08 | 1985-12-28 | 集積半導体素子 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4682197A (ja) |
JP (1) | JP2594783B2 (ja) |
DE (1) | DE3600207C2 (ja) |
FR (1) | FR2575865B1 (ja) |
GB (1) | GB2169447B (ja) |
IT (1) | IT1215230B (ja) |
NL (1) | NL193883C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63169756A (ja) * | 1986-12-30 | 1988-07-13 | エッセ・ジ・エッセ・ミクロエレットロニーカ・エッセ・ピ・ア | 電力トランジスタ |
JP2003510934A (ja) * | 1999-09-28 | 2003-03-18 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 2つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783690A (en) * | 1983-09-06 | 1988-11-08 | General Electric Company | Power semiconductor device with main current section and emulation current section |
IT1197307B (it) * | 1986-09-30 | 1988-11-30 | Sgs Microelettronica Spa | Transistore di potenza con comportamento migliorato e autoprotetto nei confronti della rottura secondaria diretta |
DE3802821A1 (de) * | 1988-01-30 | 1989-08-03 | Bosch Gmbh Robert | Leistungstransistor |
DE3802767A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Elektronisches geraet |
IT1226563B (it) * | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Circuito a transistor di potenza integrato comprendente mezzi per la riduzione delle sollecitazioni termiche |
IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
US5488252A (en) * | 1994-08-16 | 1996-01-30 | Telefonaktiebolaget L M Erricsson | Layout for radio frequency power transistors |
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
US6611172B1 (en) * | 2001-06-25 | 2003-08-26 | Sirenza Microdevices, Inc. | Thermally distributed darlington amplifier |
US6583663B1 (en) * | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3225261A (en) * | 1963-11-19 | 1965-12-21 | Fairchild Camera Instr Co | High frequency power transistor |
NL7405237A (nl) * | 1974-04-18 | 1975-10-21 | Philips Nv | Parallelschakelen van halfgeleidersystemen. |
JPS5165585A (ja) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
US4276516A (en) * | 1979-07-26 | 1981-06-30 | National Semiconductor Corporation | Thermal stress reduction in IC power transistors |
US4371792A (en) * | 1980-07-24 | 1983-02-01 | National Semiconductor Corporation | High gain composite transistor |
JPS57138174A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Semiconductor device |
NL8204878A (nl) * | 1982-12-17 | 1984-07-16 | Philips Nv | Halfgeleiderinrichting. |
-
1985
- 1985-01-08 IT IT8519050A patent/IT1215230B/it active
- 1985-12-23 US US06/812,109 patent/US4682197A/en not_active Expired - Lifetime
- 1985-12-28 JP JP60299819A patent/JP2594783B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-03 FR FR868600064A patent/FR2575865B1/fr not_active Expired - Lifetime
- 1986-01-03 GB GB08600052A patent/GB2169447B/en not_active Expired
- 1986-01-03 NL NL8600005A patent/NL193883C/nl not_active IP Right Cessation
- 1986-01-07 DE DE3600207A patent/DE3600207C2/de not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63169756A (ja) * | 1986-12-30 | 1988-07-13 | エッセ・ジ・エッセ・ミクロエレットロニーカ・エッセ・ピ・ア | 電力トランジスタ |
JP2003510934A (ja) * | 1999-09-28 | 2003-03-18 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 2つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散 |
JP4881525B2 (ja) * | 1999-09-28 | 2012-02-22 | インフィニオン テクノロジーズ アーゲー | 2つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散 |
Also Published As
Publication number | Publication date |
---|---|
JP2594783B2 (ja) | 1997-03-26 |
GB2169447B (en) | 1988-09-07 |
FR2575865A1 (fr) | 1986-07-11 |
IT1215230B (it) | 1990-01-31 |
FR2575865B1 (fr) | 1991-05-03 |
US4682197A (en) | 1987-07-21 |
GB8600052D0 (en) | 1986-02-12 |
NL193883C (nl) | 2001-01-03 |
IT8519050A0 (it) | 1985-01-08 |
DE3600207A1 (de) | 1986-08-21 |
GB2169447A (en) | 1986-07-09 |
DE3600207C2 (de) | 2002-04-11 |
NL8600005A (nl) | 1986-08-01 |
NL193883B (nl) | 2000-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61163656A (ja) | 集積半導体素子 | |
US5053909A (en) | Semiconductor integrated circuit device | |
ATE109308T1 (de) | Schutzsystem für cmos-integrierte schaltungen. | |
WO1984000252A1 (en) | Power bus routing for gate arrays | |
US4672235A (en) | Bipolar power transistor | |
JPH08250940A (ja) | 半導体装置 | |
JPH0687505B2 (ja) | 大電力用電界効果トランジスタ | |
JPH05218252A (ja) | 半導体装置 | |
EP0466176A1 (en) | Compound semiconductor integrated circuit device | |
JP2982250B2 (ja) | 半導体装置 | |
JPH06509214A (ja) | 少なくとも1つのpnp−トランジスタを有するカレントミラー | |
JPS5833707Y2 (ja) | トランジスタ回路装置 | |
JPS6230701B2 (ja) | ||
KR900015308A (ko) | 정전 보호회로 | |
JP2690776B2 (ja) | 半導体装置 | |
JPH0793356B2 (ja) | 論理集積回路 | |
JP2765367B2 (ja) | マスクパターン設計方法 | |
JPH01209760A (ja) | 半導体装置 | |
JPH0628833Y2 (ja) | 信号入力装置 | |
JP2536121B2 (ja) | マイクロ波モノリシック集積化回路 | |
JP2590757B2 (ja) | バイポーラトランジスタ | |
JPH0636595Y2 (ja) | 半導体集積回路装置 | |
JPS6124264A (ja) | 半導体装置 | |
JPH0337763B2 (ja) | ||
JPS58147065A (ja) | 大容量トランジスタ |