NL193883C - Ge´ntegreerde halfgeleiderinrichting. - Google Patents
Ge´ntegreerde halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL193883C NL193883C NL8600005A NL8600005A NL193883C NL 193883 C NL193883 C NL 193883C NL 8600005 A NL8600005 A NL 8600005A NL 8600005 A NL8600005 A NL 8600005A NL 193883 C NL193883 C NL 193883C
- Authority
- NL
- Netherlands
- Prior art keywords
- elementary
- transistors
- transistor
- power
- power transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000002184 metal Substances 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000003993 interaction Effects 0.000 claims description 4
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 230000009467 reduction Effects 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Description
1 193883
Geïntegreerde halfgeleiderinrichting
De onderhavige uitvinding heeft betrekking op een geïntegreerde halfgeleiderinrichting meer in het bijzonder een bipolaire vermogenstransistor of een klasse B eindtrapversterkter omvattende een veelvoud van naast 5 elkaar opgestelde elementaire transistoren, waarbij elk van die elementaire transistoren een breedte heeft die wordt gedefinieerd door emitter·, basis-, en collectorgebieden; en waarbij de collectorgebieden van de elementaire transistoren zich aangrenzend aan elkaar uitstrekken en fysiek van elkaar gescheiden doch elektrisch met elkaar zijn verbonden via een gemeenschappelijk collectorcontactgebied; en waarbij de emittergebieden van de elementaire transistoren zich aangrenzend aan elkaar uitstrekken en fysiek van 10 elkaar zijn gescheiden doch elektrisch met elkaar zijn verbonden via een gemeenschappelijk emittercontact-gebied; en waarbij de basis van elke elementaire transistor individueel is verbonden met een bijbehorende stroombron. Een dergelijke geïntegreerde halfgeleiderinrichting is bekend uit de Italiaanse octrooiaanvrage 21028 A/84.
Zoals bekend is is het algemene praktijk bij geïntegreerde vermogensversterkers de emitterzone te 15 verdelen in meervoudige gebiedjes en deze laatstgenoemde onder te brengen in de basiszones, als op geschikte wijze onderverdeeld ter verkrijging van hoge uitgangsstromen. Uiteraard strekken de collector-gebiedjes zich evenwijdig aan elkaar uit en zijn van elkaar gescheiden door een zone, waaronder de basiszone en emitterzone, zodat aldus elementaire transistors gevormd worden, die zich grenzend aan elkaar uitstrekken. In de praktijk worden tussen elkaar ingevoegde emitter- en collectorzones verkregen, die 20 daardoor een typerende geometrie, genaamd "een als vingers in elkaar grijpende geometrie” vormen.
Wat betreft de klasse-B eindtrapversterkers, wordt deze geometriek herhaald voor elk van de twee vermogenstransistors, die de eindtrap vormen, ter verkrijging van twee van dergelijke als vingers in elkaar grijpende structuren, die in het algemeen naast elkaar staan opgesteld.
Structuren van deze soort verschaffen een definitieve verbetering in hoge stroom versterking ten opzichte 25 van andere structuren, maar worden getroffen door het probleem van de directe secundaire doorslag (1^).
Zoals bekend is de directe secundaire doorslag de hoofdoorzaak voor het falen van vermogens-transistoren en is het gevolg van spanningsongelijkmatigheid aan de overgangen of juncties en aan temperatuurongelijkmatigheid in de verschillende zones van de transistor (zie het artikel ”La rottura secondaria nei circuitl integrati di potenza” door F. Villa, Elettronica e telecomunicazioni, No. 3,1984).
30 In het bijzonder heeft het voornaamste obstakel tegen het verkrijgen van een betere directe secundaire doorslagvastheid te maken met de elektrothermische wisselwerking tussen de verschillende energie dissiperende zones van de transistoren.
Diverse oplossingen zijn reeds voorgesteld om de directe secundaire doorslagvastheid van transistors te verbeteren. Een bijzondere oplossing bestaat in het gebruiken van weerstanden, genaamd voorschakel-35 weerstanden, in serie met de emitter van elke elementaire transistor om tegenkoppeling te introduceren, welke het gedrag van de transistor stabiliseert.
Een absoluut aanzienlijk grotere verbetering wordt verkregen met de oplossing aangegeven in de Italiaanse octrooiaanvrage 21028 A/84. Volgens die oplossing zijn de bases van de elementaire transistors, die de vermogenstransistor of elke vermogenstransistor in de eindtrap vormen, in plaats van met elkaar te 40 zijn kortgesloten, onafhankelijk van elkaar en wordt elk ervan gestuurd door middel van een betreffende stroombron, geconstrueerd met een bipolaire transistor van het PNP-type, waarvan de collector met de hiervoor genoemde bases verbonden is. Dit kan tot stand gebracht worden zonder dat enige zone verloren gaat door de collector van de PNP-stuurtransistor van de nabije complementaire symmetrie eindtrap onder te verdelen en aldus een multi-collector PNP-structuur te vormen. Die structuur wordt weergegeven in de 45 figuren 1 en 2 voor een geïntegreerde bipolaire vermogenstransistor, en in figuur 6 voor een klasse-B eindtrap.
Op grond van de oplossing bekend uit de aangehaalde octrooiaanvrage, worden die regeneratieve verschijnselen van het elektro-thermische type, die ontstaan in een traditionele vermogensstructuur, verkleind doordat de collectorstroomvariaties van elke elementaire transistor als functie van de temperatuur 50 nu enkel afhankelijk zijn van de variatie van de individuele winsten met de temperatuur zelf. Die variatie bedraagt circa 0,5%/°C en is daardoor duidelijk beneden de temperatuurvariatie van de lc(VBE), die in het geval van kleine temperatuurbereiken gelijk is aan 8%/°C.
De bekende oplossingen staan echter slechts een gedeeltelijke reductie toe van directe secundaire doorslag en zijn niet altijd ontbloot van nadelen. Bijvoorbeeld in het geval dat voorschakelweerstanden 55 worden gebrukt treedt er een toename op in de verzadigingsspanning van de vermogenstransistor.
Met het oog op deze situatie beoogt de uitvinding het verschaffen van een geïntegreerde halfgeleiderinrichting, die drastisch het optreden van de directe secundaire doorslagverschijnselen kan reduceren.
-------i
-----—_________ .J
193883 2
Binnen die doelstellling is het een bijzonder oogmerk van de uitvinding het verschaffen van een geïntegreerde halfgeleider-inrichting, die een duidelijk hoger vermogen dan bekende inrichtingen kan afgeven.
Een ander oogmerk van de uitvinding is het verschaffen van een geïntegreerde halfgeleider-inrichting, 5 waarbij de opstelling van de individuele elementaire transistors (NPN) en een eventuele stuur PNP zodanig is, dat de structuur als geheel dezelfde of een iets grotere zone in beslag neemt dan die van traditionele structuren.
Daartoe heeft een geïntegreerde halfgeleiderinrichting van het eerder genoemde type volgens de onderhavige uitvinding het kenmerk, dat genoemde emittergebieden en genoemde collectorgebieden van de 10 verschillende elementaire transistoren een in elkaar grijpende structuur vormen en dat een tussenruimte tussen naast elkaar gelegen elementaire transistoren is gedefinieerd welke ten minste gelijk is aan de helft van de breedte van een elementaire transistor.
Opgemerkt wordt, dat op zich uit de Nederlandse octrooiaanvrage 82.04878 een vermogenstransistor bekend is die is opgebouwd uit elementair transistoren, waarbij de emittergebieden en de collectorgebieden 15 van de verschillende elementaire transistoren een in elkaar grijpende structuur vormen.
De uitvinding zal hieronder aan de hand van enige in de figuren der tekeningen weergegeven uitvoerings* voorbeelden, die betrekking hebben op een bipolaire vermogenstransistor en een klasse-B uitgangstrap, nader worden toegelicht.
20 figuur 1 toont de opstelling van de zones van een bekend type vermogenstransistor, geconstrueerd in overeenstemming met de Italiaanse octrooiaanvrage 21028 A/84; figuur 2 toont het equivalente elektrische schema van de structuur van figuur 1; figuur 3 geeft de opstelling van de zones van een bipolaire vermogenstransistor geconstrueerd in overeenstemming met de uitvinding; 25 figuur 4 geeft het equivalente elektrische schema weer van de opstelling van figuur 3; figuur 5 toont een equivalent schema van een klasse-B eindtrap van bekend type; figuur 6 geeft het equivalente elektrische schema weer van een klasse-B eindtrap, geconstrueerd volgens de Italiaanse octrooiaanvrage No. 21028 A/84; en figuren 7 en 8 tonen twee mogelijke variaties van de zone-opstelling voor het realiseren van' de structuur 30 weergegeven in figuur 6 volgens de uitvinding.
Figuren 1 en 2 tonen een bekend schema dat betrekking heeft op een bipolaire vermogenstransistor. Zoals men kan zien is die bekende transistor 40 samengesteld uit een veelheid van soortgelijke elementaire transistoren, aangeduid met het verwijzingscijfer 1, waarbij collectors gevormd worden door zones, die zich 35 evenwijdig en dicht naast elkaar uitstrekken, elektrisch verbonden door het metaal 3. Op soortgelijke wijze bevatten de emitters van transistoren 1 zones, die zich evenwijdig en op een afstand uitstrekken en tussen de collectorgebiedjes ingevoegd zijn en elektrisch met elkaar verbonden zijn door middel van de metaallaag 4. Tussen de twee metallisaties strekt zich de basis metaallaag 5 van U-vormige gedaante uit. Als gevolg van die opstelling wordt die structuur "als vingers in elkaar grijpend” genoemd, waarbij elke vinger 40 (bevattende een veelheid van cellen) een elementaire transistor vormt. De transistor volgens figuren 1 en 2 is voorts samengesteld uit een veelheid van stroombronnen, hier gevormd door transistoren 2. Zoals men in het bijzonder in figuur 2 kan zien, zijn de bases van de transistoren 1 onderling gescheiden en elk verbonden met een bijbehorende collector van een als stroombron fungerende PNP transistor 2, onder toepassing van de "crossunder” methode, zoals bekend in de techniek.
45 Figuren 3 en 4 tonen in plaats daarvan bipolaire vermogenstransistoren. Zoals men kan zien is de structuur opnieuw gevormd uit een aantal NPN transistoren 10 (bijvoorbeeld bevat het circuit van figuur 4 drie van zulke transistoren) en bijbehorende stroombronnen 11 hier bestaande uit een stroom-spiegel gevormd door een eerste transistor 12 in diodeschakeling en een tweede transistor 13. In overeenstemming met de bekende structuur is de basis van elk der elementaire transistors 10, van het NPN type, geschieden 50 van de andere bases en is verbonden met een betreffende stroombron 11, bestaande uit PNP transistoren. Dergelijke PNP’s worden op hun beurt stroom aangedreven via de weergegeven schakeling, in hoofdzaak samengesteld uit de transistoren 14, om de gevoeligheid voor temperatuur te reduceren.
Volgens de uitvinding en zoals men kan afleiden uit figuur 3, zijn de elementaire transistoren 10 niet langer opgesteld naast elkaar maar van elkaar verwijderd (bijvoorbeeld over een afstand van 457,2 55 micrometer tussen de longitudinle symmetrie-assen van twee aangrenzende transistoren) teneinde de elektrothermische wisselwerking te reduceren. In de praktijk, in de opzet van figuur 3, met betrekking tot een conventionele "als vingers in elkaar grijpende” structuur, is uit elke twee elementaire transistoren er één 3 193883 . geëlimineerd om de onderlinge afstand tussen de overblijvende transistoren 10 te vergroten. Teneinde niet de zone, die leeg achterblijft door de afwezigheid van de geëlimineerde elementaire transistoren, te verspillen, is deze zelfde zone toegepast voor het daar opstellen van de met 11 aangegeven stroombronnen. Dientengevolge zal de inrichting als geheel een zone hebben die juist groter is dein die bij bekende 5 inrichtingen, waardoor echter in grote mate de thermische wisselwerking tussen de elementaire transistoren wordt verminderd. De door de bronnen 11 geleverde stromen kunnen met het volste recht beschouwd worden als aan elkaar gelijk te zijn en onaangetast door de temperatuurvariaties als gevolg van de speciale aanvaarde wijze van sturen.
In figuur 3 zijn de collector 15, emitter 16 en de basis 17 metaatlagen uitvoerig weergegeven; voorts zijn 10 in die figuur de elektrische verbindingen tussen de verschillende zones, die de transistoren 10,12,13 en 14 vormen, aangegeven op een gedeeltellijk schematische wijze.
Figuur 5 toont het equivalente elektrische schema van een klasse-B eindtrap van bekend type. Zoals men kan zien bezit het in figuur 5 weergegeven circuit een bovenste trap 20 en een onderste trap 21, elk samengesteld uit een vermogenstransistor 22 en 23, respectievelijk basis gestuurd door een stroombron 15 bestaande uit de stroom-spiegel gevormd door de transistoren 24a en 25a en respectievelijk 24b en 25b.
Het circuit van figuur 6 toont een klasse-B eindtrap volgens de genoemde Italiaanse octrooiaanvrage 21028 A/84 en eveneens geldig voor de uitvinding. Soortgelijk aan het circuit van figuur 5, is de eindtrap volgens figuur 6 samengesteld uit een boventrap en een ondertrap. De boventrap bevat de vermogenstransistor gevormd door een groot aantal elementaire transistoren 22', 22", 22”’...basis-gestuurd door 20 stroombronnen bestaande uit de PNP-transistoren 25a', 25a", 25.IL stroom-spiegel verbonden met een PNP-transistor 24a. Desgelijks is de ondertrap samengesteld uit een vermogenstransistor gevormd door elementaire transistoren 23', 23", 23’’!.., basis-gestuurd door stroombronnen bestaande uit PNP transistoren 25', 25", 25’”...,stroom-spiegel verbonden met de diode verbonden transistor 24b. Ook in dit geval dient om het inventieve idee te appreciëren te worden verwezen naar figuren 7 en 8, die twee variaties tonen van de 25 zone-opstellingen met betrekking tot figuur 6.
In figuur 7 wordt de opstelling weergeveven van de zones van de eindtrap, waarbij de metallisaties zijn gemaakt door gebruik te maken van twee metaallagen, terwijl in figuur 8 een opstelling te zien is met een enkele metaallaag. In het bijzonder worden in figuren 7 en 8 de elementaire transistoren 23, die betrekking hebben op de ondertrap of gedeelte van het circuit van figuur 6, en de transistoren 22, die betrekking 30 hebben op de boventrap of gedeelte van figuur 6, weergegeven. Zoals men kan zien zijn de elementaire transistoren 22 van het bovengedeelte van het circuit zó opgesteld, dat zij afwisselen tussen de elementaire transistoren 23, die betrekking hebben op het onderste gedeelte van het circuit, ineen gevlochten. In de praktijk is zelfs in dit geval voor elk van de vermogenstransistoren van de bovenste of onderste trap, één elementaire transistor op elke twee geëlimineerd. Voorts zijn de individuele elementaire transistoren of 35 vingers van de twee vermogenstransistoren tussen elkaar in gevlochten teneinde de verloren zone als gevolg van het elimineren van de elementaire transistoren terug te winnen. In deze inrichting zijn de stuurtransistoren PNP op de gebruikelijke wijze opgesteld nabij de betreffende vermogenstransistoren. In de uitvoeringsvorm van figuur 7, waar de metallisaties gemaakt zijn door gebruik te maken van twee metaallagen, zijn de stroombronnen 25a die betrekking hebben op de bovenste trap en de stroombronnen 25b die 40 betrekking hebben op de onderste trap, opgesteld aan twee tegenover elkaar gelegen zijden van de zone, die in beslag genomen wordt door de vermogenstransistoren, terwijl in figuur 8 de stroombronnen 25a en 25b beide opgesteld zijn aan dezelfde zijde en op geschikte wijze zijn verbonden met de betreffende elementaire transistoren.
Voorts en uitvoerig weergegeven in figuren 7 en 8, geven de verwijzingscijfers 30 en 30' de metaallagen 45 aan van de emitters van de elementaire transistoren 22 van de bovenste trap en van de collectoren van de elementaire transistoren 23 van de onderste trap; 31 en 31' de metaallagen van de collectoren van de elementaire transistoren 22 van de bovenste trap; en 32 en 32' de metaallagen van de emitters van de elementaire transistoren 23 van de onderste trap.
In deze figuren 7 en 8 geven verwijzingscijfers 33 en 33' de basisverbindingen aan van de elementaire 50 transistoren 22 van de bovenste trap en collectors van de stroombronnen 25a en 34 en 34' de basisverbindingen van de elementaire transistoren 23 van de onderste trap en de collectors van de stroombronnen 25b van de onderste trap.
Op grond van de gekozen opstelling is het mogelijk de voordelen te benutten geleverd door het gebruik van de oplossing, zoals aangegeven in de aangehaalde Italiaanse octrooiaanvrage No. 21028 A/84 tezamen 55 met die verkregen door het op een gegeven afstand van elkaar verwijderen van de individuele vingers of basiszones van elke vermogenstransistor, die deel uitmaakt van de eindtrap. De tussen elkaar ingevoegde opstelling van de elementaire transistoren, die de vermogenstransistoren vormen, maakt het mogelijk om
Claims (4)
1. Geïntegreerde halfgeleiderinrichting meer in het bijzonder een bipolaire vermogenstransistor of een klasse-B eindtrapversterker omvattende: een veelvoud van naast elkaar opgestelde elementaire transistoren, waarbij elk van die elementaire transistoren een breedte heeft die wordt gedefinieerd door emitter-, basis-, en collectorgebieden; waarbij de collectorgebieden van de elementaire transistoren zich aangrenzend aan elkaar uitstrekken en 35 fysiek van elkaar gescheiden doch elektrisch met elkaar zijn verbonden via een gemeenschappelijk collectorcontactgebied; waarbij de emittergebieden van de elementaire transistoren zich aangrenzend asin elkaar uitstrekken en fysiek van elkaar zijn gescheiden doch elektrisch met elkaar zijn verbonden via een gemeenschappelijk emittercontactgebied; en 40 waarbij de basis van elke elementaire transistor individueel is verbonden met een bijbehorende stroombron; met het kenmerk, dat emittergebieden en genoemde collectorgebieden van de verschillende elementaire transistoren een in elkaar grijpende structuur vormen en dat een tussenruimte tussen naast elkaar gelegen elementaire transistoren is gedefinieerd welke ten minste gelijk is aan de helft van de breedte van een 45 elementaire transistor.
2. Inrichting volgens conclusie 1, met het kenmerk, dat genoemde tussenruimte gelijk is aan de breedte van een elementaire transistor.
3. Inrichting omvattende de bipolaire vermogenstransistor volgens conclusie 1 of 2, met het kenmerk, dat elke stroombron is aangebracht in de tussenruimte tussen twee aangrenzende elementaire transistoren.
4. Inrichting omvattende de klasse-B eindtrapversterker volgens conclusie 1 of 2, met het kenmerk, 5 193883 dat genoemde eindtrapversterker een eerste groep van elementaire transistoren omvat welke een eerste vermogenstransistor vormt, en een tweede groep van elementaire transistoren welke een tweede vermogenstransistor vormt; en dat elke elementaire transistor van de tweede groep is aangebracht In de tussenruimte tussen twee 5 naast elkaar gelegen elementaire transistoren van de eerste groep. Hierbij 4 bladen tekening
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT1905085 | 1985-01-08 | ||
IT8519050A IT1215230B (it) | 1985-01-08 | 1985-01-08 | Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria |
Publications (3)
Publication Number | Publication Date |
---|---|
NL8600005A NL8600005A (nl) | 1986-08-01 |
NL193883B NL193883B (nl) | 2000-09-01 |
NL193883C true NL193883C (nl) | 2001-01-03 |
Family
ID=11154125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8600005A NL193883C (nl) | 1985-01-08 | 1986-01-03 | Ge´ntegreerde halfgeleiderinrichting. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4682197A (nl) |
JP (1) | JP2594783B2 (nl) |
DE (1) | DE3600207C2 (nl) |
FR (1) | FR2575865B1 (nl) |
GB (1) | GB2169447B (nl) |
IT (1) | IT1215230B (nl) |
NL (1) | NL193883C (nl) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783690A (en) * | 1983-09-06 | 1988-11-08 | General Electric Company | Power semiconductor device with main current section and emulation current section |
IT1197307B (it) * | 1986-09-30 | 1988-11-30 | Sgs Microelettronica Spa | Transistore di potenza con comportamento migliorato e autoprotetto nei confronti della rottura secondaria diretta |
IT1198275B (it) * | 1986-12-30 | 1988-12-21 | Sgs Microelettronica Spa | Transistore di potenza con miglioramento della resistenza alla rottura secondaria diretta |
DE3802821A1 (de) * | 1988-01-30 | 1989-08-03 | Bosch Gmbh Robert | Leistungstransistor |
DE3802767A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Elektronisches geraet |
IT1226563B (it) * | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Circuito a transistor di potenza integrato comprendente mezzi per la riduzione delle sollecitazioni termiche |
IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
US5488252A (en) * | 1994-08-16 | 1996-01-30 | Telefonaktiebolaget L M Erricsson | Layout for radio frequency power transistors |
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
SE522892C2 (sv) * | 1999-09-28 | 2004-03-16 | Ericsson Telefon Ab L M | En förstärkarkrets för att förstärka signaler |
US6611172B1 (en) * | 2001-06-25 | 2003-08-26 | Sirenza Microdevices, Inc. | Thermally distributed darlington amplifier |
US6583663B1 (en) * | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3225261A (en) * | 1963-11-19 | 1965-12-21 | Fairchild Camera Instr Co | High frequency power transistor |
NL7405237A (nl) * | 1974-04-18 | 1975-10-21 | Philips Nv | Parallelschakelen van halfgeleidersystemen. |
JPS5165585A (nl) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
US4276516A (en) * | 1979-07-26 | 1981-06-30 | National Semiconductor Corporation | Thermal stress reduction in IC power transistors |
US4371792A (en) * | 1980-07-24 | 1983-02-01 | National Semiconductor Corporation | High gain composite transistor |
JPS57138174A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Semiconductor device |
NL8204878A (nl) * | 1982-12-17 | 1984-07-16 | Philips Nv | Halfgeleiderinrichting. |
-
1985
- 1985-01-08 IT IT8519050A patent/IT1215230B/it active
- 1985-12-23 US US06/812,109 patent/US4682197A/en not_active Expired - Lifetime
- 1985-12-28 JP JP60299819A patent/JP2594783B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-03 FR FR868600064A patent/FR2575865B1/fr not_active Expired - Lifetime
- 1986-01-03 GB GB08600052A patent/GB2169447B/en not_active Expired
- 1986-01-03 NL NL8600005A patent/NL193883C/nl not_active IP Right Cessation
- 1986-01-07 DE DE3600207A patent/DE3600207C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2594783B2 (ja) | 1997-03-26 |
GB2169447B (en) | 1988-09-07 |
FR2575865A1 (fr) | 1986-07-11 |
IT1215230B (it) | 1990-01-31 |
FR2575865B1 (fr) | 1991-05-03 |
US4682197A (en) | 1987-07-21 |
GB8600052D0 (en) | 1986-02-12 |
JPS61163656A (ja) | 1986-07-24 |
IT8519050A0 (it) | 1985-01-08 |
DE3600207A1 (de) | 1986-08-21 |
GB2169447A (en) | 1986-07-09 |
DE3600207C2 (de) | 2002-04-11 |
NL8600005A (nl) | 1986-08-01 |
NL193883B (nl) | 2000-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL193883C (nl) | Ge´ntegreerde halfgeleiderinrichting. | |
JPH023241A (ja) | ラテラル トランジスタを有する集積回路 | |
JPH0365663B2 (nl) | ||
JP3556416B2 (ja) | 半導体集積回路装置 | |
US5969544A (en) | Clock driver circuit and semiconductor integrated circuit device incorporating the clock driver circuit | |
JPH08250940A (ja) | 半導体装置 | |
US4672235A (en) | Bipolar power transistor | |
US3968512A (en) | Thyristor | |
JPS6222458B2 (nl) | ||
US4821136A (en) | Power transistor with self-protection against direct secondary breakdown | |
JPH0420264B2 (nl) | ||
JPH084123B2 (ja) | モノリシツクな集積回路中のパラシチツクなトランジスタ−の駆動効果に対する保護デバイス | |
EP0074804B1 (en) | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers | |
US4886982A (en) | Power transistor with improved resistance to direct secondary breakdown | |
US4140922A (en) | Amplifier stage for the current supply of I2 L circuits | |
JPH0412032B2 (nl) | ||
JPH03248440A (ja) | 高出力GaAs電界効果トランジスタ | |
JP2690776B2 (ja) | 半導体装置 | |
JPS63122276A (ja) | 半導体集積回路 | |
JPH01209760A (ja) | 半導体装置 | |
JPH0636595Y2 (ja) | 半導体集積回路装置 | |
JPS5940117B2 (ja) | サ−マルプリンタヘッドの発熱制御方法 | |
JPH0793356B2 (ja) | 論理集積回路 | |
DE3584585D1 (de) | Mehrfunktionsschaltung in verschwommene logik. | |
JPH01147884A (ja) | レーザーダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20020801 |